JPH0774285A

JPH0774285A - 半導体装置

Info

Publication number: JPH0774285A
Application number: JP6067127A
Authority: JP
Inventors: Hiroyuki Sakai; 啓之酒井; Toshimichi Ota; 順道太田; Osamu Ishikawa; 修石川; Junji Ito; 順治伊藤; Manabu Yanagihara; 学柳原; Tomoaki Uno; 智昭宇野; Kaoru Inoue; 薫井上
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1993-04-07
Filing date: 1994-04-05
Publication date: 1995-03-17
Anticipated expiration: 2013-08-27
Also published as: JP2790033B2

Abstract

(57)【要約】【目的】低コスト・高性能で、かつ応用範囲の広い準
ミリ波〜ミリ波半導体集積回路装置を実現する。【構成】基板１上に接地導体１０、層間絶縁膜１１、
配線導体１２〜１４、配線導体１４と接地導体２を接続
するコンタクトホール１５が形成されている。これらで
受動素子や伝送線路を含んだ配線基板が実現されてい
る。高周波トランジスタが形成された半導体チップ２
は、このチップ上の信号配線２０と、バンプ４０を介し
て配線基板上のマイクロストリップ配線とフリップチッ
プ接続されている。これにより、半導体プロセスを用い
て容易に精度の高いマイクロストリップ配線が低コスト
で実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置に関するもの
であり、特に準ミリ波〜ミリ波帯で使用する高周波半導
体装置に関するものである。

【０００２】

【従来の技術】近年、情報通信分野の進展は著しく、扱
う周波数帯もマイクロ波帯からミリ波帯へとより高い周
波数への展開が図られている。それに伴ってこれらの通
信機器に用いられるトランジスタの高速化も著しく、最
近ではヘテロ接合化合物半導体トランジスタなどで１０
０ＧＨｚを越えるカットオフ周波数をもつデバイスが実
現されている。ところが、このようなマイクロ波〜ミリ
波の高周波になると、トランジスタ特性もさることなが
ら、回路実現のための実装方法が問題になる。実装時に
生じる寄生容量や寄生インダクタンスの影響は周波数に
比例して大きくなるため、高周波になればなるほどこれ
ら寄生リアクタンス成分を小さく抑える必要がある。ま
た、マイクロ波〜ミリ波の周波数帯では、回路の物理的
寸法が波長に対して無視できなくなってくるので、これ
らの影響を設計時に十分考慮にいれておかなばならな
い。当然、受動素子や線路などの回路部品には極めて正
確な精度が要求される。

【０００３】このような問題を解決する手段としてイン
ダクタやキャパシタ、抵抗などの受動素子や伝送線路を
トランジスタと同じ半導体基板上に形成し、半導体プロ
セスで一括製作するＭＭＩＣ(Monolithic Microwave In
tegrated Circuit)が注目され、各所で盛んに研究開発
が行われている。図３に従来例におけるＭＭＩＣの概略
図を示す。図において１０１は半絶縁性のＧａＡｓ基
板、１１０が１０１の裏面に形成された接地導体、１０
２が１０１の表面に形成された電界効果トランジスタ、
１１２は配線で、半絶縁体基板１０１と裏面の接地導体
１１０とでマイクロストリップ線路を形成している。１
１５は接地のためのバイア・ホールである。ＭＭＩＣで
はそもそも回路全体が非常に小型にできるため寄生リア
クタンスの影響が少なく、トランジスタ本来の性能を引
き出しやすい。また、半導体プロセスで一括製作するた
めに均一性、再現性に優れている。

【０００４】また、マイクロ波回路として特開昭63-292
701号公報、特開平2-177394号公報がある。

【０００５】

【発明が解決しようとする課題】しかしながら上記の様
な構成では、高周波トランジスタを形成する高価な基板
上に受動素子や伝送線路を同時に形成するため、コスト
高になるという問題点を有していた。準ミリ波〜ミリ波
で動作するトランジスタを実現するには化合物半導体基
板やヘテロエピタキシャル成長基板など一般に非常に高
価な基板が必要となる。本来基板の自由度が大きく、低
コストで実現できるはずの受動素子や伝送線路をこのよ
うな高価な基板上に形成したのでは、受動素子や伝送線
路にもトランジスタ並のコストがかかる事になる。

【０００６】また、ＭＭＩＣの歩留まりが能動素子であ
るトランジスタの歩留まりによってに大きく依存するた
め、比較的製作の容易である受動素子や伝送線路の高歩
留まりメリットが活かせない。また、当然のことながら
ＭＭＩＣでは回路全体を一括製作するために、製作後に
個々の部分の性能を確認する事ができない。このことは
極めて精密な設計技術が必要であることを意味している
が、現実には準ミリ波〜ミリ波の高周波領域において、
精密なインピーダンス設計を行う事は困難であり、この
こともＭＭＩＣのコスト高の要因となっている。

【０００７】また、ＭＭＩＣはカスタム性が強く、製作
の際、同じトランジスタを使用する場合でも使用周波数
帯や用途によって異なるマスクをすべて作る必要があ
る。このことも、ＭＭＩＣを高価にしている大きな要因
である、本発明は上記問題点に鑑み、低コスト・高性能
で、かつ応用範囲の広い準ミリ波〜ミリ波で使用する半
導体装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に本発明の半導体装置は、（１）主面上に形成された接地導体と、前記接地導体上
に形成された誘電体膜と、前記誘電体膜上に形成された
金属配線とを含むマイクロストリップ配線を有するマイ
クロストリップ配線基板と、前記基板上にバンプを介し
て接続された半導体チップとを備えた構成としている。（２）また、絶縁性基板もしくは半導体基板上に形成さ
れた金属配線と、前記金属配線に金属バンプを介して接
続する第一のチップと、前記金属バンプよりも高さの高
い金属バンプを介して接続し、かつ上から見たときに前
記第一のチップ上に少なくとも一部が重なる第二のチッ
プとを備えた構成としている。（３）主面上に形成された接地導体と、前記接地導体上
に形成された誘電体膜と、前記誘電体膜上に形成された
金属配線からなるマイクロストリップ配線と、前記誘電
体膜の一部に誘電率の異なる部分を設けて成した光導波
路とを有する基板と、前記基板上にバンプを介して接続
された半導体チップとを備えた構成としている。（４）半導体基板の一主面上に形成された接地導体と、
前記接地導体上に形成された誘電体膜と、前記誘電体膜
上に形成された金属配線からなるマイクロストリップ配
線とを有するマイクロストリップ配線基板と、前記基板
上にバンプを介して接続された半導体チップとを備えて
なる半導体装置において、前記マイクロストリップ配線
基板が表面より裏面へ開口が大きくなるようなテーパ状
の開口部を有し、表面側開口部の上に前記半導体チップ
がフェースダウンで配置されている構成としている。

【０００９】

【作用】本発明は上記した構成によって受動回路／伝送
線路部分が極めて安価に製作できる上、高周波トランジ
スタの接続前に個々の部品が検査できるのでＩＣ全体と
して高い歩留まりが確保できることとなる。また、各種
用途に対しては同一トランジスタチップを用いて配線基
板のマスク変更のみで対応できるほか、異種のトランジ
スタチップを同一ＩＣ上で使用できるなど応用範囲が広
い。さらに、加工しやすい配線基板を用いることによっ
て、様々な実装方法に対応できる。

【００１０】

【実施例】以下本発明の一実施例の半導体装置につい
て、図面を参照しながら説明する。

【００１１】（実施例１）図１は本発明の第１の実施例
における半導体装置の断面構造図を示すものである。図
１において、１はＳｉあるいはガラス基板、１０は１の
表面に形成された接地導体でＡｌＳｉＣｕで構成されて
いる。１１は層間絶縁膜（誘電体膜）でたとえばプラズ
マＣＶＤで形成している。１２〜１４は配線導体で例え
ばチタン、金の積層構造となっている。１５は配線導体
１４と接地導体２を接続するコンタクトホールで、これ
らで受動素子や伝送線路を含んだ配線基板が実現されて
いる。ここで、たとえば配線導体１２は層間絶縁膜１１
及び接地導体１０によって薄膜状のマイクロストリップ
型伝送線路を形成しているほか、配線導体１３は層間絶
縁膜１１を接地導体１０ではさんだＭＩＭ型のキャパシ
タを形成しており、接地が必要な配線１４は任意の場所
でコンタクトホール１５を介して導体膜１０に接地され
る。

【００１２】また、２は高周波トランジスタが形成され
た半導体チップで、２０はこのチップ上の信号配線であ
り、バンプ４０を介して配線基板上のマイクロストリッ
プ配線とフリップチップ接続されている。３は実装用の
リードフレームで、必要に応じて基板上にとりつけられ
る。

【００１３】本実施例ではマイクロストリップ線路を通
常の半導体ＩＣの配線形成プロセスを用いて作製するた
めに、極めて正確に形成できる。また、本実施例のマイ
クロストリップ配線は、半絶縁性半導体基板自身を誘電
体として用いている従来のＭＭＩＣとは異なり、基板上
に形成された接地導体膜１０と誘電体膜１１及び配線膜
１２〜１４で形成するため、基板の種類を問わない。し
たがってＳｉやガラス等、低価格でかつ前記マイクロス
トリップ配線作製プロセスに合った基板が自由につかえ
るので、従来のＭＭＩＣ上のマイクロストリップ配線に
比べて非常に低コストで実現可能である。また基板に加
工性にすぐれた適当な材料を選ぶことによって表面実装
型やリードレス型など様々な実装形態に応じた半導体装
置とすることができる。

【００１４】従来の半絶縁性基板を用いたマイクロスト
リップ基板に比べて誘電体の厚さ薄くなるために、対地
容量が大きくなるという点が挙げられる。例えば準マイ
クロ波帯でスパイラル型のインダクタを形成した場合、
対地容量のために自己共振周波数が低くなるので大きな
インダクタンスが形成できない。しかしながら、この問
題は準ミリ波〜ミリ波程度の高周波で使用する際にはあ
てはまらない。なぜなら、これらの周波数帯では波長が
ｍｍオーダーであり、ｍｍ程度のマイクロストリップ配
線で自由にインダクタや容量を実現できるからである。

【００１５】また、本実施例ではバンプを用いて半導体
チップとマイクロストリップ配線基板を接続しているた
めに、寄生リアクタンス成分が小さく、高周波トランジ
スタチップ２の性能を十分発揮できる。特に、半導体チ
ップ上の配線を例えばコプレーナ型の伝送線路で構成
し、その信号配線を特性インピーダンスを合わせた配線
基板上のマイクロストリップ配線と接続し、半導体チッ
プ上の接地線を配線基板上のコンタクトホールを介して
接地導体に接続された配線と接続するといった工夫をす
ることで、整合性の良い優れた接続が可能となる。この
ことは第５の実施例でさらに詳しく説明する。

【００１６】半導体チップとマイクロストリップ配線と
の接続にバンプを用いているが、このバンプにはマイク
ロバンプを用いるのが好ましい。その理由を説明する。

【００１７】フリップチップ実装に用いるバンプの大き
さは、その実装方式によって異なる。例えば、ワイヤボ
ンディングの金ワイヤを途中で切断することでバンプを
形成するスタッドバンプと呼ばれる方式では、バンプ径
が７０〜１００μｍのもので高さが５０〜１００μｍ程
度になるため、バンプ自身の長さ（高さ）による寄生イ
ンダクタンス成分が生じる。もちろん、通常のワイヤボ
ンディングによる実装に比べればボンディング部分のイ
ンダクタンス成分は格段に小さいのであるが、本発明の
デバイスは特に準ミリ波〜ミリ波帯の高い周波数での応
用を考えているので、インダクタンス成分は極力小さく
する必要がある。

【００１８】また、基板側のパッドとバンプ、さらにチ
ップ側のパッドを含めた系での電磁解析の結果による
と、パッドの開放端で強い電荷集中が見られるが、バン
プ高が高い場合、基板側のパッドとチップ側のパッドの
間の電界結合は少ないため、開放端で信号が反射され、
両者の信号伝送はほとんどバンプ部分のみで行われるこ
とになる。従ってバンプの抵抗成分等の影響をうけ、伝
達損失が生じる。

【００１９】一方、光硬化型樹脂で小さなバンプを介し
てチップを圧着するマイクロバンプボンディング方式で
は実装後のバンプ系が４０〜５０μｍのものでバンプ高
はわずか２〜３μｍにできるため、バンプ自体のインダ
クタンス成分は十分小さくできる。また、電磁解析結果
によるとマイクロバンプボンディングの場合、基板側の
パッドとチップ側のパッドの開放端間には電界結合が生
じるため、開放端での反射が小さくなる。このことはマ
クロバンプ部とパッド間の空間の両方で信号が伝達され
ることを意味し、伝送損失がさらに小さくなる。これら
は、本発明のデバイスがいずれもミリ波の領域で用いる
ので非常に効果のあることであるまた、半導体チップを
接続する前に、半導体チップ及び配線基板を別々に検査
する事によって不良を未然に防ぐことができるので半導
体装置全体の歩留まりは飛躍的に向上する。また、能動
素子である半導体チップと、受動素子や伝送線路からな
る配線基板を別々に評価できるため、設計値との比較が
容易に行え、高い精度のシミュレーション／設計が可能
となる。

【００２０】さらに、従来のＭＭＩＣと異なり、同一ト
ランジスタを用いて異なる回路応用をしたいときには配
線基板のみ作製すれば良いのでプロセス用のフォトマス
クも配線基板の分だけ作製すればよい。このことは、設
計の自由度が増えるだけでなく、設計から半導体装置作
製までの期間が大きく削減でき、さらには製造コストが
大幅に低減できることを意味している。

【００２１】（実施例２）図２は本発明の第２の実施例
における半導体装置の断面構造図を示すものである。図
１において、１はＳｉあるいはガラス基板、１０は１の
表面に形成された接地導体、１１は層間絶縁膜（誘電体
膜）、１２〜１４は配線導体、１５は配線導体１４と接
地導体２を接続するコンタクトホール、４及び５は高周
波半導体チップ、２０〜２１はチップ上の信号配線、４
０〜４１は半導体チップ２１、２１を配線基板上のマイ
クロストリップ配線とフリップチップ接続するバンプ、
３は必要に応じて基板上にとりつけられる実装用のリー
ドフレームで、以上は図１の構成と同様なものである図
１と異なるのは同一配線基板上に半導体チップを２種類
設けた点である。回路の高集積化・高機能化を図る際
に、目的に応じて異なるトランジスタを用いるのは有効
な手段である。たとえば、受信用増幅器に用いるトラン
ジスタとしては低ＮＦ特性を有するヘテロ接合ＦＥＴが
優れており、発振器用のトランジスタとしては位相雑音
特性の良好なヘテロ接合バイポーラトランジスタが優れ
ていることはよく知られている。しかしながら、これら
の回路を同一ＩＣの中で実現しようとしたときには、従
来のＭＭＩＣでは同一基板上にＦＥＴとバイポーラトラ
ンジスタの両方のプロセスを実現せねばならず、技術的
に非常に困難なであった。したがって、回路設計者はシ
ステム性能にとって最も重要となる単種のトランジスタ
のみで設計せねばならなかった。

【００２２】しかしながら、本実施例に示すように、本
発明によれば、同一の配線基板の上に異なる種類のトラ
ンジスタを容易に接続することができるので、用途に応
じた最適のデバイスを選ぶことが可能となる。

【００２３】なお、本実施例では２個のチップを設けた
構成となっているが、３個以上でも同様に実現できる。
また、必ずしも異種のトランジスタでなくても、例えば
同一トランジスタで、歩留まりを考えてコストが最適と
なるようチップを分割設計し、ひとつの配線基板上に接
続しても良い。

【００２４】（実施例３）図４は本発明の第３の実施例
における半導体装置の断面図を示す物である。第１の実
施例ではマイクロストリップ配線がガラス基板１上の接
地導体１０と、この接地導体１０上に形成された層間絶
縁膜（誘電体）１１と、この層間絶縁膜１１上に形成さ
れた配線導体１２で構成されているのに対して、本実施
例ではこの順序が逆に構成されている。すなわち、図４
に示す通り、基板１上にまず配線導体１２が形成され、
この上に層間絶縁膜１１が形成され、さらにこの上に接
地導体１０が形成されている。

【００２５】半導体チップ２は信号配線２１と接地線２
２が形成されており、信号配線２１はバンプ４０を介し
て配線導体１２に接続されている。また接地線２２はバ
ンプを介して接地導体１０に接続されている。

【００２６】この構成にすれば、半導体チップ２上の信
号配線２１と基板１上の配線導体１２の間に接地導体１
０がはいるので、配線導体１２の信号成分が半導体チッ
プの信号配線２１に結合することが少なく、両配線間の
結合を小さくできるので分離特性を向上できる。

【００２７】なお、基板としてガラス基板を用いている
が、例えば高ドープのシリコン基板などの導電性の基板
を用いる際には、基板と配線導体層との間に絶縁膜を設
ければよい。

【００２８】（実施例４）第１と第３の実施例を組み合
わせた形として第４の実施例が考えられる。すなわち図
５に示す通り、接地導体１０の下側に層間絶縁膜１１ａ
を介して、第３の実施例で示したような配線導体１３を
形成してマイクロストリップ配線とする。接地導体１０
の上側には、第１の実施例で示したように層間絶縁膜１
１を介して導体配線１２を形成してマイクロストリップ
配線とする。両マイクロストリップ配線１２,１３はた
とえば１６のようなコンタクトホールで接続する。

【００２９】このような構成にすることで、２層のマイ
クロストリップ配線が基板上に構成でき、単位面積あた
りの配線を多くとることができる。また、両配線１２,
１３は接地導体１０で分離されているため、マイクロス
トリップ配線１２,１３間での電磁結合を小さくでき
る。

【００３０】この構成をさらに繰り返すことで、基板１
上にさらに多層のマイクロストリップ配線を構成するこ
とができる。これを図６に示す。図６には、ガラス基板
１上に配線導体１４、層間絶縁膜１１ｂを介して接地導
体１０ａ、さらに層間絶縁膜を介して配線導体１３とい
うように、層間絶縁膜を介して配線導体、接地導体が形
成されている。図示はしていないが、各層の配線導体を
接続するには前述のようなコンタクトホールを用いれば
よい。

【００３１】（実施例５）図７（ｂ）は第５の実施例に
おける半導体装置の断面図である。本実施例は実装する
半導体チップ側に特徴がある。同図（ａ）は半導体チッ
プの配線が形成されている面を上からみた平面図であ
る。この図に示すようにチップ上の配線は、信号配線２
１と、その両側に形成されたグランド線２２とからなっ
ており、これでコプレーナ線路を構成している。そして
配線２１の基板との接続部分にはバンプ４１が、グラン
ド線２２と基板との接続部分にはバンプ４２が形成され
ている。バンプ４１とバンプ４２との高さは接続する導
体との距離によって適宜、調整すればよい。またバンプ
の形成方法は、公知である、メッキ方式、スタットバン
プ方式等どの方法であってもよい。

【００３２】半導体チップ２のマイクロストリップ配線
と基板との接続は、チップ上の信号線２１がバンプ４１
を介して基板上の信号配線１２に、チップ上の接地線２
２がバンプ４２を介して基板上の接地導体１０に、各々
接続されるようになされる。

【００３３】このような構成にすることで、マイクロス
トリップ配線基板からチップ上の回路素子に至るまで、
インピーダンス整合のとれた伝送を行うことができ、高
周波特性が向上する。

【００３４】（実施例６）本実施例を図８に示す。これ
は第５の実施例と接地線の接続のしかたが異なるもので
ある。第５の実施例では接地線接続用のバンプ４２と信
号線接続用のバンプ４１が層間絶縁膜１１の厚さ分だけ
異なる高さにする必要があったが、本実施例はこれを改
良するものである。

【００３５】すなわち、基板１の接地導体１０を半導体
チップ２の接地線２２に接続する部分には、あらかじめ
配線導体１３を層間絶縁膜１１と信号配線１２とをあわ
せた厚さ分だけ用意しておく。この導体１３はコンタク
トホール１５で接地導体１０と接続されて、接地線２２
はバンプ４２を介して導体１３に接続されている。この
ようにすることで、シリコン基板１のチップを実装する
部分の高さを同じにすることができるので、チップ２に
形成した信号配線２１,２２に形成したバンプは同じ高
さのものを使用することができる。

【００３６】（実施例７）図９に示されるように、配線
導体の一部に比較的高抵抗の膜を用いる事で、配線基板
上に所望の抵抗を形成することもできる。

【００３７】シリコン基板１の上に、接地導体１０とし
てＡｌＳｉＣｕを形成してグランドとしている。さらに
この上に層間絶縁膜１１としてシリコン酸化膜を形成し
ている。この上には、Ｔｉ、Ａｕが導体配線１２として
形成され、マイクロストリップ配線となっている。半導
体チップ２は実施例１等で説明したように、基板１上の
配線導体１２上に、バンプ４０を介してチップ２の信号
配線２０と接続している。

【００３８】ここで、基板１上に形成されているマイク
ロストリップ配線の５０Ω終端をとるために、ＮｉＣｕ
を抵抗体として層間絶縁膜１１上に形成し、一方をコン
タクトホール１５を介して接地導体１０に接続してい
る。もちろん、ＮｉＣｕ抵抗対を適当な大きさに設定す
るいことによって任意の抵抗値がえられるので、終端抵
抗に限らず様々な用途に使用できる。

【００３９】なお、以上の実施例では、半導体チップと
マイクロストリップ配線との接続はバンプのみによる物
理的・電気的接続からなる構成としたが、樹脂などを用
いたその他のフリップチップボンディングの手法でも差
し支えない。

【００４０】また半導体チップと基板上の導体との接続
に用いるバンプの形成方法は、ＳＢＢ（スタットバンプ
方式）、ＭＢＢ（マイクロバンプ方式）、メッキ方式等
その他の方式でもよい。

【００４１】（実施例８）以下本発明の実施例の半導体
装置について、図面を参照しながら説明する。

【００４２】図１０は、本発明の構成を適用した半導体
装置を示す構造図である。図１０において、1001は基板
で、セラミック等の絶縁体か、半導体から構成されてい
る。1012は基板配線で、金やアルミニウム等の金属によ
り上記基板1001上に形成されている。1013はチップで、
セラミック、半導体、ないしは金属板そのもので構成さ
れている。1014はチップ配線で、金等の金属を用いて上
記チップ1013上に形成されている。1015バンプで、上記
基板配線1012と上記チップ配線1014とを電気的に接続し
ている。1016は樹脂で、上記基板1001と上記チップ1013
とをそれぞれ物理的に固着している。1017はチップで、
セラミック、半導体、ないしは金属板そのもので構成さ
れている。1018はチップ配線で、金等の金属を用いて上
記チップ1017上に形成されている。1019はバンプで、上
記基板配線1012と上記チップ配線1018とを電気的に接続
している。1020は樹脂で、上記基板1001と上記チップ10
17とをそれぞれ物理的に固着している。ここでバンプ10
15に、マイクロバンプと呼ばれる微小バンプを用いる
と、上記バンプ1015の高さは数μｍとなり、上記チップ
1013は低く形成することができる。またバンプ1019にス
タッドバンプと呼ばれる大型バンプを用いると、上記バ
ンプ1019の高さは数十から百数十μｍとなり、上記チッ
プ1017を上記チップ13よりも高い位置に形成することが
できる。ただし、この時上記チップ1013は、裏面研磨等
の基板加工技術を用いて数十μｍの厚さにしておく必要
がある。

【００４３】以上のように本発明による実施例によれ
ば、半導体チップ等を２重に実装することができ、実装
される半導体等のチップの大型化、大きなシステムを形
成する上で生じる実装チップの多数化に対して実装面積
を抑えるという大きな効果を発揮する。また、基板配線
と第１番目のチップおよび第２番目のチップは実質的に
立体配線となるので、例えば配線のクロス部分を上部を
覆う第２番目のチップ上に形成すれば、基板配線の簡略
化が図れる。さらに上部を覆う第２番目のチップを金属
板にしてバンプを通して接地すれば、第１番目のチップ
の電磁界シールドにもなりうる。

【００４４】本発明の実施例において、基板ならびにチ
ップは全ての絶縁材料、半導体材料、導体材料に適用す
ることができる。また、スタッドバンプ等の一部のバン
プでは、それ自身が基板とチップを物理的に固着できる
作用があるため、本発明の実施例における樹脂は主要構
成ではない。

【００４５】以上のように本発明による半導体装置は、
実装される半導体等のチップの大型化、大きなシステム
を形成する上で生じる実装チップの多数化に対して実装
面積を極力抑え、基板の高密度実装を可能にする。

【００４６】（実施例９）この実施例は光信号を入力あ
るいは出力信号として利用できる、半導体装置の実施例
である。

【００４７】図１１は本発明の第９の実施例における半
導体装置の構造図で、ａ）が断面構造図、ｂ）が全体を
上面から見た模式図である。図１１において、１はＳｉ
基板（あるいはガラス基板）、１０は基板１の表面に形
成された接地導体、１１は層間絶縁膜（誘電体膜）、１
２は配線導体で接地導体１０と間でマイクロストリップ
線路を形成している所はこれまでの実施例１〜７と同様
である。

【００４８】本実施例の特徴は、誘電体膜中に誘電率
（屈折率）の異なる部分（導波路）５０を有しているこ
とである。たとえば、誘電体膜１１としてＳｉＯ２膜、
５０としてＳｉＮを選ぶことができる。このように一様
な誘電率の膜１１中に形成された誘電率の異なる部分５
０は光の屈折率の違いを利用して光を閉じこめる、いわ
ゆる導波路として使用する事ができる。たとえば変調さ
れた光をこの導波路５０を通して半導体チップ２の下部
に導く。導波路の終端はａ）に示すように斜めにカット
され、その表面を金属膜等光を反射する材料で覆ってお
けば反射をおこし、ちょうど半導体チップ２上の光・電
気変換素子６０に照射することが可能となる。光・電気
変換素子６０としては、例えばＰＩＮダイオード等の受
光素子が挙げられるが、ＨＢＴやＨＥＭＴに直接光を照
射して電気信号に変換することも可能である。

【００４９】この素子６０に必要なバイアス等はバンプ
４０を介してマイクロストリップ配線基板１から供給で
きる。また、電気信号変換後の信号処理の為の高周波回
路や整合回路もマイクロストリップ配線基板１上にマイ
クロストリップ線路を用いて形成できるので光・電子変
換回路が極めて小型でしかも一体で構成できる。

【００５０】近年特に注目されているミリ波信号を光を
キャリアで伝送するような場合の変調・復調ＩＣを、極
めて小型・低コストで実現できる。

【００５１】なお、この実施例では光信号を半導体チッ
プ上の受光素子に導く例を示したが、半導体チップ上に
発光素子を設けて光を出す場合にも同様に適用できるこ
とは言うまでもない。

【００５２】層間絶縁膜１１のＳｉＯ₂膜中にＳｉＮの
導波路５０を形成するには、ＳｉＯ₂製膜後、導波路を
形成したい部分が開口する様にフォトレジストをパター
ンニングし、ＳｉＯ₂膜をエッチングして溝を堀り、そ
こをＳｉＮで埋めればよい。反射部のテーパは等方性エ
ッチング技術で容易に形成できる。

【００５３】（実施例１０）この実施例は、アンテナ一
体型のMFICの実施例を示すものである。ＧａＡｓ基板を
用いたマイクロ波送受信器としては、特開昭61-182302
号公報、特願昭62-115063号がある。

【００５４】以下、本発明の一実施例の半導体装置につ
いて、図面を参照しながら説明する。図１２は本発明の
実施例における半導体装置の断面構造図を示すものであ
る。

【００５５】図１２において、１はＳｉ基板、１０は基
板１の表面に形成された接地導体、１１は層間絶縁膜
（誘電体膜）、１２〜１４は配線導体、１５は配線導体
１４と接地導体２を接続するコンタクトホールで、これ
らで受動素子や伝送線路を含んだ配線基板が実現されて
いる。

【００５６】ここで、たとえば配線導体１２は層間絶縁
膜１１及び接地導体１０によって薄膜状のマイクロスト
リップ型伝送線路を形成しているほか、配線導体１３は
層間絶縁膜１１を接地導体１０ではさんだＭＩＭ型のキ
ャパシタを形成しており、接地が必要な配線１４は任意
の場所でコンタクトホール１５を介して導体膜１０に接
地される。

【００５７】しかも、この基板は開口部５０を有し、開
口面積は裏面側にいくほど大きくなる、いわゆるホーン
状の開口形状をしている。このホーン状の開口部の内側
は基板表面同様導体膜１０で覆われており、ホーンアン
テナを形成している。このホーンアンテナの中心部分に
高周波トランジスタが形成された半導体チップ２が、チ
ップ上の信号配線２０でバンプ４０を介してＳｉ基板上
のマイクロストリップ配線とフリップチップ接続されて
おり、前記ホーンアンテナとなる開口部５０で集向され
た電波を受信したり、あるいはチップ２で増幅した信号
をホーンアンテナから放射したりできる。

【００５８】半導体チップ２上には例えば図１３に示さ
れたような回路が形成されている。（ａ）が送信回路の
例で、（ｂ）が受信回路の例である。

【００５９】（ａ）では例えば、送信信号が適当にバイ
アスされた出力トランジスタ１３１のゲート端子に入力
され、このトランジスタ１３１で増幅された後、電波長
に合わせた適当な大きさのパッチアンテナ１３０から放
射される。このパッチ部分１３０がちょうどホーンアン
テナの電波が集中するところ（開口部５０の中心か、や
や開口側）にあたる様に半導体チップ２を実装しておけ
ば、開口部５０よりＳｉ基板１の裏面方向に向かって電
波を効率よく放射できる。

【００６０】送信信号はバンプ４０を介してホーンアン
テナのあるＳｉ基板１から半導体チップ２上の配線へと
入力される。また、半導体チップ２の裏面側に導体膜２
１を形成しておけば、反対側に放射される電波を反射し
て前面に出せるので都合がよい。またこうすることで半
導体チップ２上でもマイクロストリップ配線を形成する
ことができる。

【００６１】だだし、一般に高周波トランジスタの基板
はＳｉ基板に比べて高価であるために、受動素子やマイ
クロストリップ線路の回路などはＳｉ基板側に形成する
のがコストの面からは有利である。

【００６２】図１３（ｂ）は受信回路の例であるが、送
信回路と同様にホーンアンテナの電波が集中する部分に
電波長に合わせた適当な大きさのパッチが当たるように
半導体チップ２を実装する。このパッチアンテナ１３０
で受けた信号は適当な整合回路１３４を介して適当にバ
イアスされた入力トランジスタ１３５のゲート端子に入
力され、適当な負荷を介して増幅された信号が、バンプ
４０を介してＳｉ基板１上のマイクロストリップ線路に
伝えられ適当な変換・加工が行われる。半導体チップ２
の裏面を導体膜２１で覆っておけば、（ａ）の場合同様
受信効率を高くできる。また、回路図にある受動素子な
どは、場合に応じて半導体チップ２とマイクロストリッ
プ配線基板１のどちらに形成してもよい。

【００６３】本実施例ではマイクロストリップ線路を通
常の半導体ＩＣの配線形成プロセスを用いて作製するた
めに、極めて正確に形成できる。しかも誘電体膜の厚さ
が、従来のＭＭＩＣに比べて非常に薄いため、マイクロ
ストリップ線路としての配線は非常に小さくなる。

【００６４】また、開口部５０はＳｉの異方性エッチン
グ技術を用いて用意に形成することが可能である。

【００６５】また、本実施例ではバンプを用いて半導体
チップとマイクロストリップ配線基板を接続しているた
めに、寄生リアクタンス成分が小さく、高周波トランジ
スタチップ２の性能を十分発揮できる。特に、半導体チ
ップ上の配線を例えばコプレーナ型の伝送線路で構成
し、その信号配線を特性インピーダンスを合わせた配線
基板上のマイクロストリップ配線と接続し、半導体チッ
プ上の接地線を配線基板上のコンタクトホールを介して
接地導体に接続された配線と接続するといった工夫をす
ることで、整合性の良い優れた接続が可能となる。

【００６６】また、半導体チップを接続する前に、半導
体チップ及び配線基板を別々に検査する事によって不良
を未然に防ぐことができるので半導体装置全体の歩留ま
りは飛躍的に向上する。また、能動素子である半導体チ
ップと、受動素子や伝送線路からなる配線基板を別々に
評価できるため、設計値との比較が容易に行え、高い精
度のシミュレーション／設計が可能となる。

【００６７】さらに、従来のＭＭＩＣと異なり、同一ト
ランジスタを用いて異なる回路応用をしたいときには配
線基板のみ作製すれば良いのでプロセス用のフォトマス
クも配線基板の分だけ作製すればよい。このことは、設
計の自由度が増えるだけでなく、設計から半導体装置作
製までの期間が大きく削減でき、さらには製造コストが
大幅に低減できることを意味している。

【００６８】なお、本実施例では１個のチップを設けた
構成となっているが、必要に応じて個以上のチップ、２
個以上のアンテナを使いたい場合でも同様に実現でき
る。異種のトランジスタチップを同時にしようすること
も可能である。

【００６９】また、本実施例では薄膜状マイクロストリ
ップ配線として、接地導体膜の上部に誘電体膜を介して
配線膜をのせる構成としたが、基板上に配線膜、その上
に誘電体膜、さらに接地導体膜という逆の構成でもよ
い。もちろん接地導体の上下にマイクロストリップ配線
を形成してもよいし、接地導体膜自体を複数（多層）形
成して多層のマイクロストリップ配線を形成してもよ
い。すなわち、通常の半導体ＩＣの多層配線技術を用い
ることで容易に多層化・高密度化が図れ、様々な用途に
応用できる。また、配線導体の一部に高抵抗の膜を用い
る事で、配線基板上に純抵抗を形成することもできる。

【００７０】また、半導体チップとマイクロストリップ
配線との接続はバンプのみによる物理的・電気的接続か
らなる構成としたが、樹脂などを用いたその他のフリッ
プチップボンディングの手法でもかまわない。

【００７１】以上のように本発明は、主面上に形成され
た接地導体と該接地導体上に形成された誘電体膜と該誘
電体膜上に形成された金属配線からなるマイクロストリ
ップ配線と、表面より裏面へ開口が大きくなるようなテ
ーパ状の開口部を有するマイクロストリップ配線基板の
表面側開口部の上に、高周波トランジスタを含む半導体
チップがフリップチップボンディングによって接続され
るという構成を備えることにより、低コスト・高性能
で、かつ応用範囲の広いアンテナ一体型準ミリ波〜ミリ
波半導体集積回路装置を実現することができる。

【００７２】

【発明の効果】以上のように本発明は、基板の主面上に
形成された接地導体と該接地導体上に形成された誘電体
膜と該誘電体膜上に形成された金属配線からなるマイク
ロストリップ配線を有する基板上に、高周波トランジス
タを含む半導体チップをフリップチップボンディングに
よって接続するという構成を備えることにより、低コス
ト・高性能で、かつ応用範囲の広い準ミリ波〜ミリ波半
導体集積回路装置を実現することができる。

【００７３】また本発明による半導体装置は、実装され
る半導体等のチップの大型化、大きなシステムを形成す
る上で生じる実装チップの多数化に対して実装面積を極
力抑え、基板の高密度実装を実現できる。

【００７４】また本発明は、主面上に形成された接地導
体と該接地導体上に形成された誘電体膜と該誘電体膜上
に形成された金属配線からなるマイクロストリップ配線
と、表面より裏面へ開口が大きくなるようなテーパ状の
開口部を有するマイクロストリップ配線基板の表面側開
口部の上に、高周波トランジスタを含む半導体チップが
フリップチップボンディングによって接続されるという
構成を備えることにより、低コスト・高性能で、かつ応
用範囲の広いアンテナ一体型準ミリ波〜ミリ波半導体集
積回路装置を実現することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における半導体装置の断
面図

【図２】本発明の第２の実施例における半導体装置の断
面図

【図３】従来の半導体装置（ＭＭＩＣ）の概略図

【図４】本発明の第３の実施例における半導体装置の断
面図

【図５】本発明の第４の実施例における半導体装置の断
面図

【図６】本発明の第４の実施例を変形した実施例におけ
る半導体装置の断面図

【図７】本発明の第５の実施例における半導体装置の断
面図

【図８】本発明の第６の実施例における半導体装置の断
面図

【図９】本発明の第７の実施例における半導体装置の断
面図

【図１０】本発明の第８の実施例を示す構成断面図

【図１１】本発明の第９の実施例を示す構成断面図およ
び平面図

【図１２】本発明の第１０の実施例を示す構成断面図

【図１３】本発明の第１０の実施例の回路図

【符号の説明】

１Ｓｉあるいはガラス基板２半導体チップ３実装用のリードフレーム４半導体チップ５半導体チップ１０接地導体１１層間絶縁膜（誘電体膜）１２〜１４配線導体１５コンタクトホール２０,２１チップ上の信号配線２２チップ上の接地線４０〜４２バンプ１０１半絶縁性のＧａＡｓ基板１０２電界効果トランジスタ１１０接地導体１１２配線１１５バイア・ホール１３０パッチアンテナ１３１出力トランジスタ１３２負荷１３３バイアス抵抗１３４整合回路１３５入力トランジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者伊藤順治大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者柳原学大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者宇野智昭大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者井上薫大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】主面上に形成された接地導体と、前記接地
導体上に形成された誘電体膜と、前記誘電体膜上に形成
された金属配線とを含むマイクロストリップ配線を有す
るマイクロストリップ配線基板と、前記基板上にバンプ
を介して接続された半導体チップとを備えたことを特徴
とする半導体装置。
【請求項２】半導体チップを接続するバンプがマイクロ
バンプであることを特徴とする請求項１記載の半導体装
置。
【請求項３】マイクロストリップ配線基板が接地導体の
下部に形成された誘電体と金属配線からなることをを特
徴とする請求項１記載の半導体装置。
【請求項４】マイクロストリップ配線基板が接地導体の
上部及び下部に形成された誘電体と金属配線からなるこ
とをを特徴とする請求項１記載の半導体装置。
【請求項５】マイクロストリップ配線基板が多層のマイ
クロストリップ配線を有することを特徴とする請求項１
記載の半導体装置。
【請求項６】半導体チップがコプレーナ型伝送線路を有
し、前記伝送線路の信号線がマイクロストリップ配線基
板のマイクロストリップ配線に接続され、前記伝送線路
の接地線がマイクロストリップ配線基板の接地導体に接
続されていることを特徴とする請求項１〜５のいずれか
１項に記載の半導体装置。
【請求項７】半導体チップがコプレーナ型伝送線路を有
し、前記伝送線路の信号線がマイクロストリップ配線基
板のマイクロストリップ配線に接続され、前記伝送線路
の接地線がコンタクトホールを介して接地導体に接続さ
れたマイクロストリップ配線基板上の配線に接続されて
いることを特徴とする請求項１〜５のいずれか１項に記
載の半導体装置。
【請求項８】２種以上の異なる半導体チップが同一のマ
イクロストリップ配線基板上に接続されていることを特
徴とする請求項１〜５いずれか１項記載の半導体装置。
【請求項９】基板がＳｉあるいはガラスであることを特
徴とする請求項１〜８のいずれか１項に記載の半導体装
置。
【請求項１０】半導体チップがＧａＡｓを含む化合物半
導体であることを特徴とする請求項１〜９のいずれか１
項に記載の半導体装置。
【請求項１１】半導体チップがヘテロ接合を有する半導
体からなることを特徴とする請求項１〜１０のいずれか
１項に記載の半導体装置。
【請求項１２】絶縁性基板もしくは半導体基板上に形成
された金属配線と、前記金属配線に金属バンプを介して
接続する第一のチップと、前記金属バンプよりも高さの
高い金属バンプを介して接続し、かつ上から見たときに
前記第一のチップ上に少なくとも一部が重なる第二のチ
ップとを備えたことを特徴とする半導体装置。
【請求項１３】主面上に形成された接地導体と、前記接
地導体上に形成された誘電体膜と、前記誘電体膜上に形
成された金属配線からなるマイクロストリップ配線と、
前記誘電体膜の一部に誘電率の異なる部分を設けて成し
た光導波路とを有する基板と、前記基板上にバンプを介して接続された半導体チップと
を備えたことを特徴とする半導体装置。
【請求項１４】半導体基板の一主面上に形成された接地
導体と、前記接地導体上に形成された誘電体膜と、前記
誘電体膜上に形成された金属配線からなるマイクロスト
リップ配線とを有するマイクロストリップ配線基板と、前記基板上にバンプを介して接続された半導体チップと
を備えてなる半導体装置において、前記マイクロストリップ配線基板が表面より裏面へ開口
が大きくなるようなテーパ状の開口部を有し、表面側開
口部の上に前記半導体チップがフェースダウンで配置さ
れていることを特徴とする半導体装置。
【請求項１５】テーパ状の開口部を、半導体の異方性エ
ッチングで形成したことを特徴とする請求項１４記載の
半導体装置。