JP2004319905A - 高周波集積回路パッケージ及び電子装置 - Google Patents
高周波集積回路パッケージ及び電子装置 Download PDFInfo
- Publication number
- JP2004319905A JP2004319905A JP2003114614A JP2003114614A JP2004319905A JP 2004319905 A JP2004319905 A JP 2004319905A JP 2003114614 A JP2003114614 A JP 2003114614A JP 2003114614 A JP2003114614 A JP 2003114614A JP 2004319905 A JP2004319905 A JP 2004319905A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- package substrate
- package
- signal wiring
- ground conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】安価で且つ周波数特性に優れた高周波集積回路パッケージ及び電子装置を提供することを目的とする。
【解決手段】高周波集積回路パッケージ１０は、パッケージ基板１２の表面に集積回路素子１４がフリップチップ実装され、集積回路素子１４はパッケージ基板１２上で樹脂１６で封止され、パッケージ基板の表面には集積回路素子に接続される信号配線２６及び接地導体３０がコプレーナ線路として設けられ、パッケージ基板の裏面にはパッケージ基板の表面の信号配線に接続される信号配線３４及び接地導体３６が設けられ、パッケージ基板の裏面の信号配線にははんだボール４２が接続されており、パッケージ基板の表面の接地導体と裏面の接地導体とはスルーホール４０で接続され、パッケージ基板の表面のコプレーナ線路と裏面の接地導体とからなる線路が形成される構成とする。
【選択図】 図１
【解決手段】高周波集積回路パッケージ１０は、パッケージ基板１２の表面に集積回路素子１４がフリップチップ実装され、集積回路素子１４はパッケージ基板１２上で樹脂１６で封止され、パッケージ基板の表面には集積回路素子に接続される信号配線２６及び接地導体３０がコプレーナ線路として設けられ、パッケージ基板の裏面にはパッケージ基板の表面の信号配線に接続される信号配線３４及び接地導体３６が設けられ、パッケージ基板の裏面の信号配線にははんだボール４２が接続されており、パッケージ基板の表面の接地導体と裏面の接地導体とはスルーホール４０で接続され、パッケージ基板の表面のコプレーナ線路と裏面の接地導体とからなる線路が形成される構成とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は高周波集積回路パッケージ及び電子装置に関する。
【０００２】
【従来の技術】
従来の超高速光通信用集積回路パッケージや、マイクロ及びミリ波集積回路パッケージは、マイクロ波集積回路素子（ＭＭＩＣ）をパッケージ基板にフリップチップ実装して構成されている。パッケージ基板としてはセラミック基板が使用されている。集積回路素子を保護するために、集積回路素子はキャップで気密封止されている（例えば、特許文献１参照）。そして、集積回路素子より出力する信号はパッケージ基板の表面の信号配線からスルーホールを介してパッケージ基板の裏面の信号配線へ取り出される（例えば、特許文献１参照）。しかし、この場合、セラミック基板やキャップは高価な部品であるため、低価格化が難しい。
【０００３】
低価格化を実現する方法として、パッケージ基板として安価な有機基板を用い、さらにキャップによる気密封止に代わって、モールド樹脂による封止へ変更することが有効である（例えば、特許文献２、３参照）。例えば、特許文献２では、集積回路素子をモールド樹脂によって封止した場合には、集積回路素子とパッケージ基板との間に入り込んだ樹脂の誘電率が空気よりも大きいために集積回路素子の特性が変化するのを防止するためには、集積回路素子とパッケージ基板との間の樹脂に空洞を設けるようになっている。また、特許文献３では、パッケージ基板として有機基板を用い、パッケージ基板をより薄くしている。
【０００４】
【特許文献１】
特開２０００−１９５９８８号公報
【特許文献２】
特開２００１−６０６４２号公報
【特許文献３】
特開２００１−１２７２３７号公報
【０００５】
【発明が解決しようとする課題】
高周波集積回路パッケージでは、パッケージ基板の表面に信号配線が形成され、この信号配線はスルーホールを介してパッケージ基板の裏面の信号配線に接続される。高周波集積回路パッケージでは、集積回路素子の性能を劣化させることなく信号を取り出すことや、信号のクロストークによる性能劣化を抑制するために信号配線間のアイソレーションを十分確保することが要求されている。このため、パッケージ基板の表面の信号配線は、マイクロストリップ線路、またはコプレーナ線路などの伝送線路で構成される。マイクロストリップ線路においては、パッケージ基板の表面に設けられた信号配線に対して、パッケージ基板の裏面に広い接地導体が設けられる。コプレーナ線路においては、パッケージ基板の表面に、信号配線と、この信号配線の両側にこの信号配線とは間隔をあけて接地導体とが設けられる。
【０００６】
高周波集積回路パッケージが周波数が数ＧＨｚ の領域の信号を扱う場合には、マイクロストリップ線路やコプレーナ線路などの伝送線路によって要求を満足することができる。しかし、より高い周波数の領域の信号を扱う場合には、例えば、３０ＧＨｚ 以上の高周波において使用される高周波集積回路パッケージの場合には、モールド樹脂に起因する以下の問題があった。（ａ）モールド樹脂は誘電損失が空気の誘電損失に比べて大きいため、パッケージ基板上の配線損失が高周波で大きくなり、集積回路素子の性能を劣化させてしまう。（ｂ）モールド樹脂は比誘電率が空気の比誘電率に比べて大きいため、信号配線間の容量結合が大きくなり、配線間のアイソレーションが劣化する。（ｃ）半導体集積回路素子にモールド樹脂が付着することから、樹脂の比誘電率が空気の比誘電率に比べて大きいため、寄生容量が増加し、集積回路素子の特性が増加する。
【０００７】
本発明の目的は、安価で且つ周波数特性に優れた高周波集積回路パッケージを提供することである。
【０００８】
【課題を解決するための手段】
本発明による高周波集積回路パッケージは、パッケージ基板の表面に集積回路素子がフリップチップ実装され、前記集積回路素子はパッケージ基板上で樹脂で封止され、パッケージ基板の表面には集積回路素子に接続される信号配線及び接地導体がコプレーナ線路として設けられ、パッケージ基板の裏面にはパッケージ基板の表面の信号配線に接続される信号配線及び接地導体が設けられ、パッケージ基板の裏面の信号配線にははんだボールが接続されており、パッケージ基板の表面の接地導体と裏面の接地導体とはスルーホールで接続され、パッケージ基板の表面のコプレーナ線路と裏面の接地導体とからなる線路が形成されることを特徴とするものである。
【０００９】
この構成によれば、コプレーナ線路と接地導体とからなる線路を採用することにより、マイクロストリップ線路やコプレーナ線路に比べ、パッケージ基板内に電界を集中させることができるために、モールド樹脂の影響を抑制でき、配線損失を低減することができる。また、同じ理由により、線路間のクロストークが低減され、線路間のアイソレーションを確保することができる。
【００１０】
好ましくは、パッケージ基板の表面の接地導体とパッケージ基板の裏面の接地導体は複数のスルーホールによって接続されており、該スルーホールは信号配線に沿って１／２実効波長以下の間隔で設けられている。
【００１１】
好ましくは、集積回路素子はマイクロ波集積回路素子からなり、該マイクロ波集積回路素子は基板と複数の配線層及び層間絶縁膜を含む多層配線構造とを備え、前記多層配線構造において、高周波信号を伝送する信号配線が前記信号配線よりも上層にある接地導体によって覆われている。
【００１２】
本発明による電子装置は、前記した高周波集積回路パッケージと、該高周波集積回路パッケージにはんだボールを用いて実装されている有機材料製のマザーボードとからなる。
【００１３】
【発明の実施の形態】
以下本発明の実施例について図面を参照して説明する。
【００１４】
図１は本発明の実施例による高周波集積回路パッケージを示す断面図である。図２は樹脂モールド前の図１の高周波集積回路パッケージを示す平面図である。図１及び図２において、高周波集積回路パッケージ１０は、パッケージ基板１２と、パッケージ基板１２の表面にフリップチップ実装された集積回路素子１４とを備える。集積回路素子１４はモールド樹脂１６で封止されている。樹脂１６ａが集積回路素子１４とパッケージ基板１２との間に充填されている。
【００１５】
パッケージ基板１２はポリイミド等の有機系絶縁基板からなる。集積回路素子１４はマイクロ波集積回路素子（ＭＭＩＣ）からなり、ＧａＡｓ、ＩｎＰ等の基板（半導体チップ）１８の表面にトランジスタ、キャパシタ、および抵抗等のコンポーネントが形成されている。半導体チップ１８の表面には配線構造２０が設けられる。実施例においては、配線構造２０はコプレーナ線路を形成する信号配線２２及び接地導体２４を含む。２２ａは信号配線２２の端子部である。
【００１６】
パッケージ基板１２の表面には信号配線２６、電源配線２８、及び接地導体３０が設けられる。集積回路素子１４の信号配線２２及び電源配線はピラー３２によりパッケージ基板１２の表面の信号配線２６及び電源配線２８に接続される。ピラー３２ははんだバンプとすることができる。パッケージ基板１２の表面の信号配線２６及び電源配線２８はパッケージ基板１２の集積回路素子１４に相当する中央部分から外部へほぼ放射状に線状に延びる。接地導体３０は少なくとも信号配線２６の両側に信号配線２６とは間隔をあけて設けられ、パッケージ基板１２の表面の信号配線２６と接地導体３０とはコプレーナ線路を形成する。
【００１７】
パッケージ基板１２の裏面にはパッケージ基板１２の表面の信号配線２６、電源配線２８、及び接地導体３０に接続される信号配線３４、電源配線、及び接地導体３６が設けられる。パッケージ基板１２の表面の信号配線２６、電源配線２８はそれぞれスルーホール３８によりパッケージ基板１２の裏面の信号配線３４、電源配線に接続される。また、パッケージ基板１２の表面の接地導体３０はスルーホール４０によりパッケージ基板１２の裏面の接地導体３６に接続される。従って、パッケージ基板１２の表面のコプレーナ線路とパッケージ基板１２の裏面の接地導体３６は特別の線路（グランデドコプレーナ線路という）を形成する。
【００１８】
パッケージ基板１２の裏面の信号配線３４及び電源配線にははんだボール４２が接続されている。パッケージ基板１２の裏面の信号配線３４及び電源配線ははんだボール４２を設ける端子としての比較的に小さな面積のものでよく、パッケージ基板１２の裏面の接地導体３６はほぼ裏面全体を覆う大きな面積をもつように形成されることができる。はんだボール４２の材料はＳｎＺｎＡｌやＳｎＡｇＣｕである。また、はんだ搭載のために、はんだ搭載部にレジストの開口部が形成され、はんだは流れないようにすることができる。
【００１９】
この構成によれば、グランデドコプレーナ線路を採用することにより、マイクロストリップ線路やコプレーナ線路に比べ、パッケージ基板１２内に電界を集中させることができ、よってモールド樹脂１６、１６ａの影響を抑制でき、配線損失を低減することができる。また、同じ理由により、線路間のクロストークが低減され、線路間のアイソレーションを確保することができる。
【００２０】
パッケージ基板１２の表面の接地導体３０は線状の信号配線２６の両側に信号配線２６とは間隔をあけて設けられる。高周波集積回路パッケージでは信号配線２６の本数はそれほど多くなく、接地導体３０は比較的に大きな面積を占める。パッケージ基板１２の表面の接地導体３０とパッケージ基板１２の裏面の接地導体３６とは、信号配線２６の両側に、信号配線２６に沿ってほぼ一定のピッチで密に配置されている多数のスルーホール４０によって接続されている。従って、各信号配線２６は密に配置されているスルーホール４０によって隣の信号配線２６と分離される。好ましくは、スルーホール４０は信号配線２６に沿って１／２実効波長以下の間隔ａで設けられている。
【００２１】
このようにすることで、パッケージ基板１２の表面のコプレーナ線路を構成する接地導体３０と、パッケージ基板１２の裏面の接地導体３６との間を伝播する不要モードを抑制することができ、ミリ波以上の周波数においても配線損失の小さいパッケージ基板の配線特性を得ることができる。
【００２２】
また、集積回路素子１４の基板（半導体チップ）１８を化合物半導体（ＧａＡｓ、ＩｎＰ）で構成すると、Ｓｉに比べ電子移動度の大きな能動素子を作製できるため、高性能な高周波集積回路を実現できる。
【００２３】
また、パッケージ基板１２がポリイミドを用いた基板であるのが好ましい。ポリイミドは５０μｍ程度の薄い基板に形成できるため、放熱性に優れていると同時に、高周波信号をパッケージ基板１２の裏面に取り出す際のスルーホール部による反射特性劣化の影響を低減することができる。そのため、高出力でかつ高周波向け半導体集積回路モジュールを実現することができる。
【００２４】
図３は本発明の他の実施例による高周波集積回路パッケージを示す断面図である。この実施例は、図１の実施例とほぼ同様であるが、相違点は、マイクロ波集積回路素子（ＭＭＩＣ）からなる集積回路素子１４の半導体チップ１８の表面の配線構造２０にある。
【００２５】
図３においては、配線構造２０は、複数の配線層２０ａ及び有機系層間絶縁膜２０ｂを含む多層配線構造として構成される。多層配線構造において、高周波信号を伝送する信号配線２２が同信号配線２２よりも上層（半導体チップ１８から遠い層）にある接地導体２４によって覆われている。図３においては、広い面積を占める接地導体２４が配線構造２０の表面にあり、パッケージ基板１２の表面のコプレーナ線路を構成する接地導体３０と対向している。接地導体２４と接地導体３０とはスルーホールによって接続される。従って、樹脂１６ａがパッケージ基板１２と集積回路素子１４との間に充填されていても、接地導体２４と接地導体３０との間に形成される寄生容量を防止することができる。
【００２６】
信号配線２２と接地導体２４とはマイクロストリップ線路を形成する。信号配線２２がマイクロストリップ線路により電磁界的に外界から遮蔽されるため、モールド樹脂１６による半導体チップ１８の特性の変化を抑制することができる。そのため、モールド樹脂１６で封止した状態で３０ＧＨｚ を越える周波数で動作するＭＭＩＣモジュールを作製することができる。有機系層間絶縁膜２０ｂはポリイミド（ＰＩ）やベンゾサイクロブテン（ＢＣＢ）を用いることができる。これらの誘導体は誘電率が小さく、低誘電体損失の材料であるため、高周波特性に優れた半導体集積回路を実現できる。
【００２７】
この例でも、パッケージ基板１２の表面の信号配線２６と接地導体３０とはコプレーナ線路を形成する。パッケージ基板１２の表面の接地導体３０はスルーホール４０によりパッケージ基板１２の裏面の接地導体３６に接続される。従って、パッケージ基板１２の表面のコプレーナ線路とパッケージ基板１２の裏面の接地導体３６はグランデドコプレーナ線路を形成する。
【００２８】
集積回路素子１４とパッケージ基板１２を接続するピラー３２はメッキ法で形成した金ピラーを用いる。しかし、これはワイヤボンディング法で形成したスタッドバンプでもよい。このピラーやバンプは量産性と精度の観点から集積回路素子１２側に形成される。
【００２９】
有機パッケージ基板１２へのフリップチップ実装は、例えば、無機質のフィラーの入った非導電性樹脂を有機パッケージ基板１２に塗布し、次に、集積回路素子１４と有機パッケージ基板１２とを温度２５０℃、５秒の条件で圧接することで集積回路素子１４と有機パッケージ基板１２とを接続することができる。非導電性樹脂の代わりに導電性粒子を含む導電性樹脂でもよく、また３００℃以上で接続するＡｕ−Ａｕ熱圧着法でもよい。
【００３０】
また、集積回路素子１４の配線に金を用いたが、銅やアルミであってもよい。また、半導体基板１８にＧａＡｓを用いたが、ＩｎＰでもＳｉでもよく、ウエハ上に導体層をエピタキシャル成長で形成した基板でも、イオン注入で形成した基板でもよい。有機基板上の配線材料は、チップ搭載面はバンプ材料が金である場合、少なくとも表面は金となっている。裏面は、Ｃｕでも、Ｃｕ／Ｎｉ／Ａｕでもよい。金は電界メッキ法や無電界メッキ法で作製することができる。
【００３１】
図４は本発明による高周波集積回路パッケージ１０とマザーボード５０とからなる電子装置を示す断面図である。図４の高周波集積回路パッケージ１０は図３の高周波集積回路パッケージ１０と同じである。ただし、この場合、図１及び図２の高周波集積回路パッケージ１０をマザーボード５０に搭載することもできる。
【００３２】
マザーボード５０の表面には信号配線、電源配線および接地導体を形成する導体層５２がある。高周波集積回路パッケージ１０ははんだボール４２を用いてマザーボード５０に実装される。すなわち、はんだボール４２が導体層５２の信号配線、電源配線および接地導体の端子に接続される。
【００３３】
マザーボード５０には例えばガラスエポキシ基板を用い、同基板上にフラックスを塗布し、次に、高周波集積回路パッケージ１０のはんだボール４２をマザーボード５０上の端子に位置を合わせて搭載し、例えば２４０℃の条件でリフローを行い、次にフラックス洗浄を行って高周波パッケージ集積回路モジュール（電子装置）を作製することができる。
【００３４】
はんだボール４２を用いた実装によれば、ワイヤボンディングやリボンボンディングに比べ短い接続長で高周波集積回路パッケージ１０をマザーボード５０と接続することができるため、高周波においてもこの接続部の反射特性劣化が少なく、より高周波のシステムに向けた高周波集積回路モジュールを実現することができる。
【００３５】
図５は電磁界シミュレータにより計算した樹脂封止したときの本発明の高周波集積回路パッケージ１０の等電位分布を示している。本発明の高周波集積回路パッケージ１０はグランデドコプレーナ線路（ＧＣＰＷ）を形成したものである。図６は電磁界シミュレータにより計算した樹脂封止したときの従来の高周波集積回路パッケージの等電位分布を示している。従来の高周波集積回路パッケージはマイクロストリップ線や（ＭＳＬ）を形成したものである。
【００３６】
パッケージ基板として有機基板１２を用い、その表面と裏面に配線が形成されている。モールド樹脂１６の影響を低減する場合、モールド樹脂１６中に等電位分布の広がりが少ない方が好ましい。また、信号配線間のクロストークを低減する場合、やはり等電位分布の広がりが少ない方が望ましい。
【００３７】
図６に示すＭＳＬの場合、信号配線２６からモールド樹脂１６へ等電位分布が広がっている。これは、モールド樹脂１６の誘電損失の影響を大きく受けていることを示しており、配線損失が大きく、高周波では使用することが難しい。また、線路間アイソレーションも良好ではない。
【００３８】
図５に示すＧＣＰＷの場合、等電位分布は有機基板１２中に閉じ込められており、モールド樹脂１６の影響を低減できる構造であることが分かる。また、線路間アイソレーションもＭＳＬと比べ良好であると推測できる。
【００３９】
図７は電磁界シミュレータにより計算した線路間アイソレーションを示す図である。計算のモデルにおいては、長さＬの２つの信号配線２６を間隔ｄで対向させ、ＭＳＬの場合とＧＣＰＷの場合を計算した。間隔ｄは０．８ｍｍ、長さＬは１ｍｍである。図７の結果より、ＧＣＰＷの方がＭＳＬに比べ１０ｄＢ以上アイソレーション特性に優れていることが分かる。実際にこのＧＣＰＷ配線特性を評価するため、配線ＴＥＧを試作した。
【００４０】
図８は樹脂封止したときの本発明の高周波集積回路パッケージ１０の伝送特性を示す図である。ＧＣＰＷ線路を形成したポリイミドのパッケージ基板１２の厚さは５０μｍであり、モールド樹脂１６の厚さは１ｍｍである。図８は長さ５ｍｍのＧＣＰＷ配線特性の測定結果を示す。
【００４１】
反射特性は１１０ＧＨｚ まで−１０ｄＢ以下と良好で、配線損失は８０ＧＨｚ において０．３４ｄＢ／ｍｍと低損失であることが分かった。このことから、本発明に従って、ＧＣＰＷ線路とすることにより、高性能なモールド樹脂封止高周波集積回路パッケージを作製できることができた。
【００４２】
以上に説明した本発明の例は以下の特徴を含む。
【００４３】
（付記１）パッケージ基板の表面に集積回路素子がフリップチップ実装され、前記集積回路素子はパッケージ基板上で樹脂で封止され、パッケージ基板の表面には集積回路素子に接続される信号配線及び接地導体がコプレーナ線路として設けられ、パッケージ基板の裏面にはパッケージ基板の表面の信号配線に接続される信号配線及び接地導体が設けられ、パッケージ基板の裏面の信号配線にははんだボールが接続されており、パッケージ基板の表面の接地導体と裏面の接地導体とはスルーホールで接続され、パッケージ基板の表面のコプレーナ線路と裏面の接地導体とからなる線路が形成されることを特徴とする高周波集積回路パッケージ。（１）
（付記２）集積回路素子とパッケージ基板の表面との間に樹脂が充填されていることを特徴とする付記１に記載の高周波集積回路パッケージ。
【００４４】
（付記３）パッケージ基板の表面の信号配線は線状に延び、パッケージ基板の表面の接地導体は該線状の信号配線の両側に該信号配線とは間隔をあけて設けられることを特徴とする付記１に記載の高周波集積回路パッケージ。
【００４５】
（付記４）パッケージ基板の表面の接地導体とパッケージ基板の裏面の接地導体は複数のスルーホールによって接続されており、該スルーホールは信号配線に沿って１／２実効波長以下の間隔で設けられていることを特徴とする付記３に記載の高周波集積回路パッケージ。（２）
（付記５）集積回路素子はマイクロ波集積回路素子からなり、該マイクロ波集積回路素子はコプレーナ線路を形成する信号配線及び接地導体を含む配線構造を備えることを特徴とする付記１に記載の高周波集積回路パッケージ。
【００４６】
（付記６）集積回路素子はマイクロ波集積回路素子からなり、該マイクロ波集積回路素子は基板と複数の配線層及び層間絶縁膜を含む多層配線構造とを備え、前記多層配線構造において、高周波信号を伝送する信号配線が前記信号配線よりも上層にある接地導体によって覆われていることを特徴とする付記１に記載の高周波集積回路パッケージ。（３）
（付記７）集積回路素子の層間絶縁膜はポリイミド又はＢＣＢを含む有機系層間絶縁膜からなることを特徴とする付記６に記載の高周波集積回路パッケージ。
【００４７】
（付記８）集積回路素子の基板が化合物半導体（ＧａＡｓ、ＩｎＰ）からなることを特徴とする付記５又は６に記載の高周波集積回路パッケージ。
【００４８】
（付記９）パッケージ基板がポリイミドからなる基板であることを特徴とする付記１に記載の高周波パッケージ集積回路。
【００４９】
（付記１０）付記１から９の１項に記載の高周波集積回路パッケージと、該高周波集積回路パッケージにはんだボールを用いて実装されている有機材料製のマザーボードとからなることを特徴とする電子装置。（４）
【００５０】
【発明の効果】
以上説明したように、本発明によれば、安価で、高性能な高周波集積回路パッケージ及び電子装置及び電子装置を提供することができる。
【図面の簡単な説明】
【図１】図１は本発明の実施例による高周波集積回路パッケージを示す断面図である。
【図２】図２は樹脂モールド前の図１の高周波集積回路パッケージを示す平面図である。
【図３】図３は本発明の他の実施例による高周波集積回路パッケージを示す断面図である。
【図４】図４は本発明による高周波集積回路パッケージとマザーボードとからなる電子装置を示す断面図である。
【図５】図５は電磁界シミュレータにより計算した樹脂封止したときの本発明の高周波集積請回路パッケージの等電位分布を示す図である。
【図６】図６は電磁界シミュレータにより計算した樹脂封止したときの従来の高周波集積回路パッケージの等電位分布を示す図である。
【図７】図７は電磁界シミュレータにより計算した線路間アイソレーションを示す図である。
【図８】図８は樹脂封止したときの本発明の高周波集積回路パッケージの伝送特性を示す図である。
【符号の説明】
１０…高周波集積回路パッケージ
１２…パッケージ基板
１４…集積回路素子
１６…モールド樹脂
１８…半導体チップ
２０…配線構造
２２…信号配線
２４…接地導体
２６…信号配線
２８…電源配線
３０…接地導体
３２…ピラー
３４…信号配線
３６…接地導体
３８…スルーホール
４０…スルーホール
４２…はんだホール
５０…マザーボード
５２…導体層
【発明の属する技術分野】
本発明は高周波集積回路パッケージ及び電子装置に関する。
【０００２】
【従来の技術】
従来の超高速光通信用集積回路パッケージや、マイクロ及びミリ波集積回路パッケージは、マイクロ波集積回路素子（ＭＭＩＣ）をパッケージ基板にフリップチップ実装して構成されている。パッケージ基板としてはセラミック基板が使用されている。集積回路素子を保護するために、集積回路素子はキャップで気密封止されている（例えば、特許文献１参照）。そして、集積回路素子より出力する信号はパッケージ基板の表面の信号配線からスルーホールを介してパッケージ基板の裏面の信号配線へ取り出される（例えば、特許文献１参照）。しかし、この場合、セラミック基板やキャップは高価な部品であるため、低価格化が難しい。
【０００３】
低価格化を実現する方法として、パッケージ基板として安価な有機基板を用い、さらにキャップによる気密封止に代わって、モールド樹脂による封止へ変更することが有効である（例えば、特許文献２、３参照）。例えば、特許文献２では、集積回路素子をモールド樹脂によって封止した場合には、集積回路素子とパッケージ基板との間に入り込んだ樹脂の誘電率が空気よりも大きいために集積回路素子の特性が変化するのを防止するためには、集積回路素子とパッケージ基板との間の樹脂に空洞を設けるようになっている。また、特許文献３では、パッケージ基板として有機基板を用い、パッケージ基板をより薄くしている。
【０００４】
【特許文献１】
特開２０００−１９５９８８号公報
【特許文献２】
特開２００１−６０６４２号公報
【特許文献３】
特開２００１−１２７２３７号公報
【０００５】
【発明が解決しようとする課題】
高周波集積回路パッケージでは、パッケージ基板の表面に信号配線が形成され、この信号配線はスルーホールを介してパッケージ基板の裏面の信号配線に接続される。高周波集積回路パッケージでは、集積回路素子の性能を劣化させることなく信号を取り出すことや、信号のクロストークによる性能劣化を抑制するために信号配線間のアイソレーションを十分確保することが要求されている。このため、パッケージ基板の表面の信号配線は、マイクロストリップ線路、またはコプレーナ線路などの伝送線路で構成される。マイクロストリップ線路においては、パッケージ基板の表面に設けられた信号配線に対して、パッケージ基板の裏面に広い接地導体が設けられる。コプレーナ線路においては、パッケージ基板の表面に、信号配線と、この信号配線の両側にこの信号配線とは間隔をあけて接地導体とが設けられる。
【０００６】
高周波集積回路パッケージが周波数が数ＧＨｚ の領域の信号を扱う場合には、マイクロストリップ線路やコプレーナ線路などの伝送線路によって要求を満足することができる。しかし、より高い周波数の領域の信号を扱う場合には、例えば、３０ＧＨｚ 以上の高周波において使用される高周波集積回路パッケージの場合には、モールド樹脂に起因する以下の問題があった。（ａ）モールド樹脂は誘電損失が空気の誘電損失に比べて大きいため、パッケージ基板上の配線損失が高周波で大きくなり、集積回路素子の性能を劣化させてしまう。（ｂ）モールド樹脂は比誘電率が空気の比誘電率に比べて大きいため、信号配線間の容量結合が大きくなり、配線間のアイソレーションが劣化する。（ｃ）半導体集積回路素子にモールド樹脂が付着することから、樹脂の比誘電率が空気の比誘電率に比べて大きいため、寄生容量が増加し、集積回路素子の特性が増加する。
【０００７】
本発明の目的は、安価で且つ周波数特性に優れた高周波集積回路パッケージを提供することである。
【０００８】
【課題を解決するための手段】
本発明による高周波集積回路パッケージは、パッケージ基板の表面に集積回路素子がフリップチップ実装され、前記集積回路素子はパッケージ基板上で樹脂で封止され、パッケージ基板の表面には集積回路素子に接続される信号配線及び接地導体がコプレーナ線路として設けられ、パッケージ基板の裏面にはパッケージ基板の表面の信号配線に接続される信号配線及び接地導体が設けられ、パッケージ基板の裏面の信号配線にははんだボールが接続されており、パッケージ基板の表面の接地導体と裏面の接地導体とはスルーホールで接続され、パッケージ基板の表面のコプレーナ線路と裏面の接地導体とからなる線路が形成されることを特徴とするものである。
【０００９】
この構成によれば、コプレーナ線路と接地導体とからなる線路を採用することにより、マイクロストリップ線路やコプレーナ線路に比べ、パッケージ基板内に電界を集中させることができるために、モールド樹脂の影響を抑制でき、配線損失を低減することができる。また、同じ理由により、線路間のクロストークが低減され、線路間のアイソレーションを確保することができる。
【００１０】
好ましくは、パッケージ基板の表面の接地導体とパッケージ基板の裏面の接地導体は複数のスルーホールによって接続されており、該スルーホールは信号配線に沿って１／２実効波長以下の間隔で設けられている。
【００１１】
好ましくは、集積回路素子はマイクロ波集積回路素子からなり、該マイクロ波集積回路素子は基板と複数の配線層及び層間絶縁膜を含む多層配線構造とを備え、前記多層配線構造において、高周波信号を伝送する信号配線が前記信号配線よりも上層にある接地導体によって覆われている。
【００１２】
本発明による電子装置は、前記した高周波集積回路パッケージと、該高周波集積回路パッケージにはんだボールを用いて実装されている有機材料製のマザーボードとからなる。
【００１３】
【発明の実施の形態】
以下本発明の実施例について図面を参照して説明する。
【００１４】
図１は本発明の実施例による高周波集積回路パッケージを示す断面図である。図２は樹脂モールド前の図１の高周波集積回路パッケージを示す平面図である。図１及び図２において、高周波集積回路パッケージ１０は、パッケージ基板１２と、パッケージ基板１２の表面にフリップチップ実装された集積回路素子１４とを備える。集積回路素子１４はモールド樹脂１６で封止されている。樹脂１６ａが集積回路素子１４とパッケージ基板１２との間に充填されている。
【００１５】
パッケージ基板１２はポリイミド等の有機系絶縁基板からなる。集積回路素子１４はマイクロ波集積回路素子（ＭＭＩＣ）からなり、ＧａＡｓ、ＩｎＰ等の基板（半導体チップ）１８の表面にトランジスタ、キャパシタ、および抵抗等のコンポーネントが形成されている。半導体チップ１８の表面には配線構造２０が設けられる。実施例においては、配線構造２０はコプレーナ線路を形成する信号配線２２及び接地導体２４を含む。２２ａは信号配線２２の端子部である。
【００１６】
パッケージ基板１２の表面には信号配線２６、電源配線２８、及び接地導体３０が設けられる。集積回路素子１４の信号配線２２及び電源配線はピラー３２によりパッケージ基板１２の表面の信号配線２６及び電源配線２８に接続される。ピラー３２ははんだバンプとすることができる。パッケージ基板１２の表面の信号配線２６及び電源配線２８はパッケージ基板１２の集積回路素子１４に相当する中央部分から外部へほぼ放射状に線状に延びる。接地導体３０は少なくとも信号配線２６の両側に信号配線２６とは間隔をあけて設けられ、パッケージ基板１２の表面の信号配線２６と接地導体３０とはコプレーナ線路を形成する。
【００１７】
パッケージ基板１２の裏面にはパッケージ基板１２の表面の信号配線２６、電源配線２８、及び接地導体３０に接続される信号配線３４、電源配線、及び接地導体３６が設けられる。パッケージ基板１２の表面の信号配線２６、電源配線２８はそれぞれスルーホール３８によりパッケージ基板１２の裏面の信号配線３４、電源配線に接続される。また、パッケージ基板１２の表面の接地導体３０はスルーホール４０によりパッケージ基板１２の裏面の接地導体３６に接続される。従って、パッケージ基板１２の表面のコプレーナ線路とパッケージ基板１２の裏面の接地導体３６は特別の線路（グランデドコプレーナ線路という）を形成する。
【００１８】
パッケージ基板１２の裏面の信号配線３４及び電源配線にははんだボール４２が接続されている。パッケージ基板１２の裏面の信号配線３４及び電源配線ははんだボール４２を設ける端子としての比較的に小さな面積のものでよく、パッケージ基板１２の裏面の接地導体３６はほぼ裏面全体を覆う大きな面積をもつように形成されることができる。はんだボール４２の材料はＳｎＺｎＡｌやＳｎＡｇＣｕである。また、はんだ搭載のために、はんだ搭載部にレジストの開口部が形成され、はんだは流れないようにすることができる。
【００１９】
この構成によれば、グランデドコプレーナ線路を採用することにより、マイクロストリップ線路やコプレーナ線路に比べ、パッケージ基板１２内に電界を集中させることができ、よってモールド樹脂１６、１６ａの影響を抑制でき、配線損失を低減することができる。また、同じ理由により、線路間のクロストークが低減され、線路間のアイソレーションを確保することができる。
【００２０】
パッケージ基板１２の表面の接地導体３０は線状の信号配線２６の両側に信号配線２６とは間隔をあけて設けられる。高周波集積回路パッケージでは信号配線２６の本数はそれほど多くなく、接地導体３０は比較的に大きな面積を占める。パッケージ基板１２の表面の接地導体３０とパッケージ基板１２の裏面の接地導体３６とは、信号配線２６の両側に、信号配線２６に沿ってほぼ一定のピッチで密に配置されている多数のスルーホール４０によって接続されている。従って、各信号配線２６は密に配置されているスルーホール４０によって隣の信号配線２６と分離される。好ましくは、スルーホール４０は信号配線２６に沿って１／２実効波長以下の間隔ａで設けられている。
【００２１】
このようにすることで、パッケージ基板１２の表面のコプレーナ線路を構成する接地導体３０と、パッケージ基板１２の裏面の接地導体３６との間を伝播する不要モードを抑制することができ、ミリ波以上の周波数においても配線損失の小さいパッケージ基板の配線特性を得ることができる。
【００２２】
また、集積回路素子１４の基板（半導体チップ）１８を化合物半導体（ＧａＡｓ、ＩｎＰ）で構成すると、Ｓｉに比べ電子移動度の大きな能動素子を作製できるため、高性能な高周波集積回路を実現できる。
【００２３】
また、パッケージ基板１２がポリイミドを用いた基板であるのが好ましい。ポリイミドは５０μｍ程度の薄い基板に形成できるため、放熱性に優れていると同時に、高周波信号をパッケージ基板１２の裏面に取り出す際のスルーホール部による反射特性劣化の影響を低減することができる。そのため、高出力でかつ高周波向け半導体集積回路モジュールを実現することができる。
【００２４】
図３は本発明の他の実施例による高周波集積回路パッケージを示す断面図である。この実施例は、図１の実施例とほぼ同様であるが、相違点は、マイクロ波集積回路素子（ＭＭＩＣ）からなる集積回路素子１４の半導体チップ１８の表面の配線構造２０にある。
【００２５】
図３においては、配線構造２０は、複数の配線層２０ａ及び有機系層間絶縁膜２０ｂを含む多層配線構造として構成される。多層配線構造において、高周波信号を伝送する信号配線２２が同信号配線２２よりも上層（半導体チップ１８から遠い層）にある接地導体２４によって覆われている。図３においては、広い面積を占める接地導体２４が配線構造２０の表面にあり、パッケージ基板１２の表面のコプレーナ線路を構成する接地導体３０と対向している。接地導体２４と接地導体３０とはスルーホールによって接続される。従って、樹脂１６ａがパッケージ基板１２と集積回路素子１４との間に充填されていても、接地導体２４と接地導体３０との間に形成される寄生容量を防止することができる。
【００２６】
信号配線２２と接地導体２４とはマイクロストリップ線路を形成する。信号配線２２がマイクロストリップ線路により電磁界的に外界から遮蔽されるため、モールド樹脂１６による半導体チップ１８の特性の変化を抑制することができる。そのため、モールド樹脂１６で封止した状態で３０ＧＨｚ を越える周波数で動作するＭＭＩＣモジュールを作製することができる。有機系層間絶縁膜２０ｂはポリイミド（ＰＩ）やベンゾサイクロブテン（ＢＣＢ）を用いることができる。これらの誘導体は誘電率が小さく、低誘電体損失の材料であるため、高周波特性に優れた半導体集積回路を実現できる。
【００２７】
この例でも、パッケージ基板１２の表面の信号配線２６と接地導体３０とはコプレーナ線路を形成する。パッケージ基板１２の表面の接地導体３０はスルーホール４０によりパッケージ基板１２の裏面の接地導体３６に接続される。従って、パッケージ基板１２の表面のコプレーナ線路とパッケージ基板１２の裏面の接地導体３６はグランデドコプレーナ線路を形成する。
【００２８】
集積回路素子１４とパッケージ基板１２を接続するピラー３２はメッキ法で形成した金ピラーを用いる。しかし、これはワイヤボンディング法で形成したスタッドバンプでもよい。このピラーやバンプは量産性と精度の観点から集積回路素子１２側に形成される。
【００２９】
有機パッケージ基板１２へのフリップチップ実装は、例えば、無機質のフィラーの入った非導電性樹脂を有機パッケージ基板１２に塗布し、次に、集積回路素子１４と有機パッケージ基板１２とを温度２５０℃、５秒の条件で圧接することで集積回路素子１４と有機パッケージ基板１２とを接続することができる。非導電性樹脂の代わりに導電性粒子を含む導電性樹脂でもよく、また３００℃以上で接続するＡｕ−Ａｕ熱圧着法でもよい。
【００３０】
また、集積回路素子１４の配線に金を用いたが、銅やアルミであってもよい。また、半導体基板１８にＧａＡｓを用いたが、ＩｎＰでもＳｉでもよく、ウエハ上に導体層をエピタキシャル成長で形成した基板でも、イオン注入で形成した基板でもよい。有機基板上の配線材料は、チップ搭載面はバンプ材料が金である場合、少なくとも表面は金となっている。裏面は、Ｃｕでも、Ｃｕ／Ｎｉ／Ａｕでもよい。金は電界メッキ法や無電界メッキ法で作製することができる。
【００３１】
図４は本発明による高周波集積回路パッケージ１０とマザーボード５０とからなる電子装置を示す断面図である。図４の高周波集積回路パッケージ１０は図３の高周波集積回路パッケージ１０と同じである。ただし、この場合、図１及び図２の高周波集積回路パッケージ１０をマザーボード５０に搭載することもできる。
【００３２】
マザーボード５０の表面には信号配線、電源配線および接地導体を形成する導体層５２がある。高周波集積回路パッケージ１０ははんだボール４２を用いてマザーボード５０に実装される。すなわち、はんだボール４２が導体層５２の信号配線、電源配線および接地導体の端子に接続される。
【００３３】
マザーボード５０には例えばガラスエポキシ基板を用い、同基板上にフラックスを塗布し、次に、高周波集積回路パッケージ１０のはんだボール４２をマザーボード５０上の端子に位置を合わせて搭載し、例えば２４０℃の条件でリフローを行い、次にフラックス洗浄を行って高周波パッケージ集積回路モジュール（電子装置）を作製することができる。
【００３４】
はんだボール４２を用いた実装によれば、ワイヤボンディングやリボンボンディングに比べ短い接続長で高周波集積回路パッケージ１０をマザーボード５０と接続することができるため、高周波においてもこの接続部の反射特性劣化が少なく、より高周波のシステムに向けた高周波集積回路モジュールを実現することができる。
【００３５】
図５は電磁界シミュレータにより計算した樹脂封止したときの本発明の高周波集積回路パッケージ１０の等電位分布を示している。本発明の高周波集積回路パッケージ１０はグランデドコプレーナ線路（ＧＣＰＷ）を形成したものである。図６は電磁界シミュレータにより計算した樹脂封止したときの従来の高周波集積回路パッケージの等電位分布を示している。従来の高周波集積回路パッケージはマイクロストリップ線や（ＭＳＬ）を形成したものである。
【００３６】
パッケージ基板として有機基板１２を用い、その表面と裏面に配線が形成されている。モールド樹脂１６の影響を低減する場合、モールド樹脂１６中に等電位分布の広がりが少ない方が好ましい。また、信号配線間のクロストークを低減する場合、やはり等電位分布の広がりが少ない方が望ましい。
【００３７】
図６に示すＭＳＬの場合、信号配線２６からモールド樹脂１６へ等電位分布が広がっている。これは、モールド樹脂１６の誘電損失の影響を大きく受けていることを示しており、配線損失が大きく、高周波では使用することが難しい。また、線路間アイソレーションも良好ではない。
【００３８】
図５に示すＧＣＰＷの場合、等電位分布は有機基板１２中に閉じ込められており、モールド樹脂１６の影響を低減できる構造であることが分かる。また、線路間アイソレーションもＭＳＬと比べ良好であると推測できる。
【００３９】
図７は電磁界シミュレータにより計算した線路間アイソレーションを示す図である。計算のモデルにおいては、長さＬの２つの信号配線２６を間隔ｄで対向させ、ＭＳＬの場合とＧＣＰＷの場合を計算した。間隔ｄは０．８ｍｍ、長さＬは１ｍｍである。図７の結果より、ＧＣＰＷの方がＭＳＬに比べ１０ｄＢ以上アイソレーション特性に優れていることが分かる。実際にこのＧＣＰＷ配線特性を評価するため、配線ＴＥＧを試作した。
【００４０】
図８は樹脂封止したときの本発明の高周波集積回路パッケージ１０の伝送特性を示す図である。ＧＣＰＷ線路を形成したポリイミドのパッケージ基板１２の厚さは５０μｍであり、モールド樹脂１６の厚さは１ｍｍである。図８は長さ５ｍｍのＧＣＰＷ配線特性の測定結果を示す。
【００４１】
反射特性は１１０ＧＨｚ まで−１０ｄＢ以下と良好で、配線損失は８０ＧＨｚ において０．３４ｄＢ／ｍｍと低損失であることが分かった。このことから、本発明に従って、ＧＣＰＷ線路とすることにより、高性能なモールド樹脂封止高周波集積回路パッケージを作製できることができた。
【００４２】
以上に説明した本発明の例は以下の特徴を含む。
【００４３】
（付記１）パッケージ基板の表面に集積回路素子がフリップチップ実装され、前記集積回路素子はパッケージ基板上で樹脂で封止され、パッケージ基板の表面には集積回路素子に接続される信号配線及び接地導体がコプレーナ線路として設けられ、パッケージ基板の裏面にはパッケージ基板の表面の信号配線に接続される信号配線及び接地導体が設けられ、パッケージ基板の裏面の信号配線にははんだボールが接続されており、パッケージ基板の表面の接地導体と裏面の接地導体とはスルーホールで接続され、パッケージ基板の表面のコプレーナ線路と裏面の接地導体とからなる線路が形成されることを特徴とする高周波集積回路パッケージ。（１）
（付記２）集積回路素子とパッケージ基板の表面との間に樹脂が充填されていることを特徴とする付記１に記載の高周波集積回路パッケージ。
【００４４】
（付記３）パッケージ基板の表面の信号配線は線状に延び、パッケージ基板の表面の接地導体は該線状の信号配線の両側に該信号配線とは間隔をあけて設けられることを特徴とする付記１に記載の高周波集積回路パッケージ。
【００４５】
（付記４）パッケージ基板の表面の接地導体とパッケージ基板の裏面の接地導体は複数のスルーホールによって接続されており、該スルーホールは信号配線に沿って１／２実効波長以下の間隔で設けられていることを特徴とする付記３に記載の高周波集積回路パッケージ。（２）
（付記５）集積回路素子はマイクロ波集積回路素子からなり、該マイクロ波集積回路素子はコプレーナ線路を形成する信号配線及び接地導体を含む配線構造を備えることを特徴とする付記１に記載の高周波集積回路パッケージ。
【００４６】
（付記６）集積回路素子はマイクロ波集積回路素子からなり、該マイクロ波集積回路素子は基板と複数の配線層及び層間絶縁膜を含む多層配線構造とを備え、前記多層配線構造において、高周波信号を伝送する信号配線が前記信号配線よりも上層にある接地導体によって覆われていることを特徴とする付記１に記載の高周波集積回路パッケージ。（３）
（付記７）集積回路素子の層間絶縁膜はポリイミド又はＢＣＢを含む有機系層間絶縁膜からなることを特徴とする付記６に記載の高周波集積回路パッケージ。
【００４７】
（付記８）集積回路素子の基板が化合物半導体（ＧａＡｓ、ＩｎＰ）からなることを特徴とする付記５又は６に記載の高周波集積回路パッケージ。
【００４８】
（付記９）パッケージ基板がポリイミドからなる基板であることを特徴とする付記１に記載の高周波パッケージ集積回路。
【００４９】
（付記１０）付記１から９の１項に記載の高周波集積回路パッケージと、該高周波集積回路パッケージにはんだボールを用いて実装されている有機材料製のマザーボードとからなることを特徴とする電子装置。（４）
【００５０】
【発明の効果】
以上説明したように、本発明によれば、安価で、高性能な高周波集積回路パッケージ及び電子装置及び電子装置を提供することができる。
【図面の簡単な説明】
【図１】図１は本発明の実施例による高周波集積回路パッケージを示す断面図である。
【図２】図２は樹脂モールド前の図１の高周波集積回路パッケージを示す平面図である。
【図３】図３は本発明の他の実施例による高周波集積回路パッケージを示す断面図である。
【図４】図４は本発明による高周波集積回路パッケージとマザーボードとからなる電子装置を示す断面図である。
【図５】図５は電磁界シミュレータにより計算した樹脂封止したときの本発明の高周波集積請回路パッケージの等電位分布を示す図である。
【図６】図６は電磁界シミュレータにより計算した樹脂封止したときの従来の高周波集積回路パッケージの等電位分布を示す図である。
【図７】図７は電磁界シミュレータにより計算した線路間アイソレーションを示す図である。
【図８】図８は樹脂封止したときの本発明の高周波集積回路パッケージの伝送特性を示す図である。
【符号の説明】
１０…高周波集積回路パッケージ
１２…パッケージ基板
１４…集積回路素子
１６…モールド樹脂
１８…半導体チップ
２０…配線構造
２２…信号配線
２４…接地導体
２６…信号配線
２８…電源配線
３０…接地導体
３２…ピラー
３４…信号配線
３６…接地導体
３８…スルーホール
４０…スルーホール
４２…はんだホール
５０…マザーボード
５２…導体層
Claims (4)
- パッケージ基板の表面に集積回路素子がフリップチップ実装され、前記集積回路素子はパッケージ基板上で樹脂で封止され、パッケージ基板の表面には集積回路素子に接続される信号配線及び接地導体がコプレーナ線路として設けられ、パッケージ基板の裏面にはパッケージ基板の表面の信号配線に接続される信号配線及び接地導体が設けられ、パッケージ基板の裏面の信号配線にははんだボールが接続されており、パッケージ基板の表面の接地導体と裏面の接地導体とはスルーホールで接続され、パッケージ基板の表面のコプレーナ線路と裏面の接地導体とからなる線路が形成されることを特徴とする高周波集積回路パッケージ。
- グランデドコプレーナ線路を構成するパッケージ基板の表面の接地導体とパッケージ基板の裏面の接地導体は複数のスルーホールによって接続されており、該スルーホールは信号配線に沿って１／２実効波長以下の間隔で設けられていることを特徴とする請求項１に記載の高周波集積回路パッケージ。
- 集積回路素子はマイクロ波集積回路素子からなり、該マイクロ波集積回路素子は基板と複数の配線層及び層間絶縁膜を含む多層配線構造とを備え、前記多層配線構造において、高周波信号を伝送する信号配線が前記信号配線よりも上層にある接地導体によって覆われていることを特徴とする請求項１に記載の高周波集積回路パッケージ。
- 請求項１から３の１項に記載の高周波集積回路パッケージと、該高周波集積回路パッケージにはんだボールを用いて実装されている有機材料製のマザーボードとからなることを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003114614A JP3933601B2 (ja) | 2003-04-18 | 2003-04-18 | 高周波集積回路パッケージ及び電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003114614A JP3933601B2 (ja) | 2003-04-18 | 2003-04-18 | 高周波集積回路パッケージ及び電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004319905A true JP2004319905A (ja) | 2004-11-11 |
| JP3933601B2 JP3933601B2 (ja) | 2007-06-20 |
Family
ID=33474142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003114614A Expired - Lifetime JP3933601B2 (ja) | 2003-04-18 | 2003-04-18 | 高周波集積回路パッケージ及び電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3933601B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010155605A (ja) * | 2008-12-01 | 2010-07-15 | Advics Co Ltd | 車両用ブレーキ液圧制御装置 |
| JP2017085132A (ja) * | 2016-12-15 | 2017-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010205941A (ja) | 2009-03-03 | 2010-09-16 | Panasonic Corp | 半導体チップ及び半導体装置 |
-
2003
- 2003-04-18 JP JP2003114614A patent/JP3933601B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010155605A (ja) * | 2008-12-01 | 2010-07-15 | Advics Co Ltd | 車両用ブレーキ液圧制御装置 |
| JP2017085132A (ja) * | 2016-12-15 | 2017-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3933601B2 (ja) | 2007-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7911066B2 (en) | Through-chip via interconnects for stacked integrated circuit structures | |
| US6400010B1 (en) | Substrate including a metal portion and a resin portion | |
| US8729680B2 (en) | Semiconductor device | |
| US7268426B2 (en) | High-frequency chip packages | |
| JP5443594B2 (ja) | チップから導波管ポートへの変換器 | |
| US8592959B2 (en) | Semiconductor device mounted on a wiring board having a cap | |
| KR20010110421A (ko) | 집적 고주파 능력을 갖는 다중 칩 모듈 | |
| EP1675178A2 (en) | Connection arrangement for micro lead frame plastic packages | |
| JP6643714B2 (ja) | 電子装置及び電子機器 | |
| US6507110B1 (en) | Microwave device and method for making same | |
| US9093442B1 (en) | Apparatus and method for achieving wideband RF performance and low junction to case thermal resistance in non-flip bump RFIC configuration | |
| US6483186B1 (en) | High power monolithic microwave integrated circuit package | |
| WO2022146969A1 (en) | Antenna in package having antenna on package substrate | |
| JP2003007910A (ja) | 半導体装置 | |
| US6998292B2 (en) | Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier | |
| JP3933601B2 (ja) | 高周波集積回路パッケージ及び電子装置 | |
| JP6952913B2 (ja) | 半導体装置及びアンテナ装置 | |
| KR20040063784A (ko) | 반도체장치 | |
| US20240021971A1 (en) | Microelectronic device package with integral waveguide transition | |
| EP4312471A1 (en) | Component carrier with signal conductive element and shielding conductive structure | |
| JP2004153179A (ja) | 半導体装置および電子装置 | |
| US20240113413A1 (en) | Microelectronic device package including antenna and semiconductor device | |
| US20230352850A1 (en) | Microelectronic device package with integral slotted waveguide antenna | |
| JP3831173B2 (ja) | 半導体モジュール | |
| CN116153859A (zh) | 一种单片微波集成电路的晶圆级封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070313 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3933601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |