JPH11252019A - 光受信回路 - Google Patents

光受信回路

Info

Publication number
JPH11252019A
JPH11252019A JP10047289A JP4728998A JPH11252019A JP H11252019 A JPH11252019 A JP H11252019A JP 10047289 A JP10047289 A JP 10047289A JP 4728998 A JP4728998 A JP 4728998A JP H11252019 A JPH11252019 A JP H11252019A
Authority
JP
Japan
Prior art keywords
transistor
optical receiving
receiving circuit
inductance
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10047289A
Other languages
English (en)
Inventor
Sadao Tanikoshi
貞夫 谷越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10047289A priority Critical patent/JPH11252019A/ja
Publication of JPH11252019A publication Critical patent/JPH11252019A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

(57)【要約】 【課題】比較的簡単な構成で、帰還抵抗を小さくするこ
となく広帯域化を図り、低雑音特性と広帯域特性を両立
させ、受信感度を改善した高感度の光受信回路を提供す
る。 【解決手段】受光素子から出力される電気信号を増幅す
る電圧帰還型増幅器を構成する第1のトランジスタと、
この第1のトランジスタの出力信号を更に増幅する第2
のトランジスタと、この第1のトランジスタのゲート電
極に直列に接続されたインダクタンスとを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば10Gbp
s以上の符号速度の光通信システムで用いる光受信回路
に関するものである。
【0002】
【従来の技術】図7は、光通信システムで用いられてい
る光受信器の一般的な構成を示す回路図であり、例えば
PINフォトダイオードで構成された受光素子1は、光
ファイバ2を通じて入力された光信号を電気信号に変換
して光受信回路3に入力する。この光受信回路3は、受
光素子1から出力された微弱な電気信号を所定の振幅ま
で増幅し、次段の可変利得増幅回路4に入力する。可変
利得増幅回路4は、識別回路5に入力される信号振幅が
一定となるように利得制御回路6によって利得制御され
る。クロック再生回路7は、可変利得増幅回路4の出力
信号から、識別回路5を駆動するのに必要なクロック信
号を抽出し、識別回路5のクロック入力端子(CK)に
入力する。識別回路5は、クロック信号によって光信号
中のデータ信号を識別し、その出力端子からデータ信号
を出力する。データ信号は、クロック再生回路7が抽出
したクロック信号と共に出力される。
【0003】図8は、このような構成の光受信器で用い
られている光受信回路3の従来構成を示す回路図であ
り、受光素子1のアノード電極は、第1のトランジスタ
31のゲート電極に接続されている。この第1のトラン
ジスタ31のドレイン電極からゲート電極には直流カッ
ト用のコンデンサ33および帰還抵抗32(抵抗値=R
f)を介して帰還が掛けられている。また、第1のトラ
ンジスタ31のドレイン電極は負荷抵抗34を介して電
源電圧VDDに接続され、さらにコンデンサ35を介して
第2のトランジスタ36のゲート電極に接続されてい
る。第2のトランジスタ36のゲート電極は抵抗37を
介して電源電圧VG2に接続され、またドレイン電極は負
荷抵抗38を介して電源電圧VDDに接続されると共に、
コンデンサ39を介して出力端子に接続されている。な
お、帰還抵抗32とコンデンサ33の接続点は抵抗40
により電源電圧VG1に接続されている。
【0004】このような構成において、受光素子1のア
ノード電極には光ファイバ2から受信した光信号に対応
する信号電流Ipが流れる。すると、第1のトランジスタ
31のドレイン電極には、低周波領域ではおよそRf?Ip
の振幅の信号電圧が生じる。この信号は、第2のトラン
ジスタ36で増幅されて出力端子から出力される。しか
し、高周波領域では受光素子1の接合容量Cpdや第1の
トランジスタ31の入力容量Cgsなどの寄生容量により
利得が低下する。
【0005】第1のトランジスタ31のドレイン負荷抵
抗34の抵抗値をRLl、相互コンダクタンスをgml、ゲー
ト・ドレイン間容量をCgdlとすると、遮断周波数は概
略、 f3dB=(1+gml・RLl)/(2πRf・(Cgsl+Cpd+(1+gml・RLl)Cgdl)) …‥(1) で与えられる。一例として、gml=0.1S(ジーメン
ス)、RLl=50Ω、Rf=400Ω、Cgsl=0.3pF、Cpd=0.
3pF、Cgdl=0.05pF とすると、遮断周波数は約2.6GH
zとなる。これでは、10Gbps以上の高速の光信号を受
信するには不十分であり、遮断周波数を2〜3倍に引き上
げる必要がある。
【0006】前記(1)式によると、遮断周波数f3dB
は帰還抵抗32の値Rfと反比例の関係にある。そこで、
Rfの値を例えば150Ω程度に小さくすることにより遮断
周波数を引き上げる方法が考えられる。
【0007】
【発明が解決しようとする課題】しかし、Rfを小さくす
ると、熱雑音が増大し、受信感度を劣化させることにな
る。また、利得とRfは比例関係があるためRfを小さくす
ると利得が低下し、必要な利得を確保するため本受信回
路の後段に従属接続される増幅段数が増えることにな
り、これらの帯域や雑音の影響により広帯域・低雑音化
がますます困難になるという問題がある。このため、Rf
を小さくすることなく広帯域化を図る必要がある。
【0008】このように、従来の光受信回路の構成で
は、約10Gbps以上の符号速度で用いる場合、種々の寄生
容量のため、必要な帯域の確保と低雑音化を両立させる
ことは非常に困難であるという問題があった。
【0009】本発明は、比較的簡単な構成で、帰還抵抗
を小さくすることなく広帯域化を図り、低雑音特性と広
帯域特性を両立させ、さらに周波数特性の平坦化を図る
ことにより受信感度を改善した高感度の光受信回路を提
供することを目的とする。
【0010】
【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明は、受光素子から出力される電気信
号を増幅する電圧帰還型増幅器を構成する第1のトラン
ジスタと、この第1のトランジスタの出力信号を更に増
幅する第2のトランジスタと、この第1のトランジスタ
のゲート電極に直列に接続されたインダクタンスとを備
えたことを特徴とする。
【0011】また、請求項2の発明は、請求項1の発明
において、前記第1のトランジスタのドレイン電極に直
列に接続されたインダクタンスを備えたことを特徴とす
る。
【0012】また、請求項3の発明は、請求項1または
2の発明において、前記受光素子の電気信号出力端に直
列に接続されたインダクタンスを備えたことを特徴とす
る。
【0013】また、請求項4の発明は、請求項1〜3記
載のいずれかの発明において、前記第2のトランジスタ
のドレイン電極に直列に接続されたインダクタンスを備
えたことを特徴とする。
【0014】また、請求項5の発明は、請求項1〜4記
載のいずれかの発明において、前記第1のトランジスタ
の出力信号を入力側に帰還する帰還抵抗と直列に接続さ
れたインダクタンスを備えたことを特徴とする。
【0015】また、請求項6の発明は、請求項1〜5記
載のいずれかの発明において、前記第1および第2のト
ランジスタとして、高電子移動度トランジスタを用いた
ことを特徴とする。
【0016】また、請求項7の発明は、請求項1〜5記
載のいずれかの発明において、前記第1および第2のト
ランジスタとして、ガリウム・砒素電界効果型トランジ
スタを用いたことを特徴とする。
【0017】また、請求項8の発明は、請求項1〜5記
載のいずれかの発明において、前記第1および第2のト
ランジスタとして、パイボーラトランジスタを用いたこ
とを特徴とする。
【0018】また、請求項9の発明は、請求項1〜8記
載のいずれかの発明において、前記インダクタンスはボ
ンディングワイヤにより構成したことを特徴とする。
【0019】また、請求項10の発明は、請求項1〜8
記載のいずれかの発明において、前記インダクタンス
を、回路基板上に形成されたマイクロストリップライ
ン、あるいはボンディングワイヤとマイクロストリップ
ラインとの組み合わせにより構成したことを特徴とす
る。
【0020】また、請求項11の発明は、請求項9記載
の発明において、前記ボンディングワイヤを、基板上に
予め設けられた複数のボンディングパッドを経由して接
続された構成にしたことを特徴とする。
【0021】また、請求項12の発明は、 前記第1の
トランジスタのドレイン電極と第2のトランジスタのゲ
ート電極とを直流結合したことを特徴とする。
【0022】また、請求項13の発明は、請求項1〜1
2記載のいずれかの発明において、前記第2のトランジ
スタのソース電極の電圧を検出し、設定値からの誤差を
第1のトランジスタのゲート電極に帰還する回路を設け
たことを特徴とする。
【0023】
【発明の実施の形態】以下、この発明に係わる光受信回
路の一実施の形態を添付図面を参照して詳細に説明す
る。
【0024】図1は、この発明に係る光受信回路の一実
施の形態を示す回路図であり、図8と同一部分には同一
符号を付し、詳しい説明は省略する。
【0025】図1において、光フアイバ2を伝搬して入
力される光信号は、受光素子1で光電変換され、光強度
変化が受光素子1を流れる電流の変化に変換されて光受
信回路3に入力される。光受信回路3の第1のトランジ
スタ31の出力側から入力側に帰還抵抗32(値=Rf)
および直流カット用のコンデンサ33を介して帰還が掛
けられている。第1のトランジスタ31のゲート電極
(バイポーラトランジスタの場合、ベース電極)には帯域
補償用のインダクタ41(値=L2)が挿入されている。
また、第1のトランジスタ31のドレイン負荷抵抗34
にもインダクタンス42(値=L3)が直列に挿入されてい
る。
【0026】次段の第2のトランジスタ36のゲート電
極は、直流カット用のコンデンサを介さずに第1のトラ
ンジスタ31のドレイン電極と直接接続された直流結合
となっている。
【0027】第2のトランジスタ36のソース電極に
は、抵抗43とコンデンサ44の並列回路が挿入され、
自己バイアスで動作するようになっている。そして、第
2のトランジスタ36のソース電極には、動作点安定化
回路45の第3のトランジスタ46のエミッタ電極が接
続されている。また、第2のトランジスタ36のドレイ
ン電極と負荷抵抗38との間にもインダクタンス55
(値=L5)が接続されている。
【0028】以上の他に、帰還抵抗32と直列にインダ
クタンス46(値=L4)が直列接続されると共に、第1の
トランジスタ21のゲートバイアス抵抗48と直列にイ
ンダクタンス49(値=L6)が接続され、さらに受光素子
1のアノード電極に直列にインダクタンス47(値=L
1)が接続されている。
【0029】動作点安定化回路45は、PNP型の第3の
トランジスタ46と、コレクタ電極と電源電圧VSSとの
間に接続された負荷抵抗53、ベース電極とコレクタ電
極との間に接続されたコンデンサ54を備え、第3のト
ランジスタ46のべ一ス電極に電源電圧(VDD)を抵抗
51と抵抗52で分割した一定の電圧を印加してある。
そして、第3のトランジスタ43のエミッタ電極は第2
のトランジスタ36のソースと接続されている。第3の
トランジスタ46はトランジスタ36の動作点の変動に
より生じるソース電圧の変動を検出し、その変化分を増
幅し、抵抗48や帰還抵抗32などを通じて第1のトラ
ンジスタ31のゲート電極に帰還するようになってい
る。
【0030】このように構成された本実施形態の回路の
動作を図2および図3を参照して説明する。図2は本実
施形態の光受信回路の変換利得の周波数特性を示し、図
3は雑音特性を示す図である。帰還抵抗Rfを大きく取っ
た場合(例えばRf=400Ω)、変換利得は図2の(a)で
示すように、変換利得の帯域が狭いという特性を示す。
一方、Rfを150Ω程度に小さくすると(b)のように帯域
は拡大されるが、入力換算雑音電流密度が増加し、受信
感度を劣化させる。
【0031】しかし、第1のトランジスタ31のゲート
電極にインダクタンス41を挿入した場合、その変換利
得の周波数特性は図2の(c)に示すようなものに改善
される。これは、インダクタンス41とトランジスタ3
1の入力容量Cgslとの共振により、高域の変換利得が上
昇し、帯域が拡大されるからである。また、変換利得が
上昇した分、入力換算雑音電流密度が減少する。
【0032】また、横軸を周波数[Hz]、縦軸を入力換
算雑音電流密度[pA/√Hz]とした図3の雑音特性図に
示すように、本発明の光受信回路の雑音特性は従来の光
受信回路の雑音特性に比って、特に高周波領域での雑音
が縮著に低減される。これは、変換利得が上昇した分、
入力換算雑音電流密度が減少するからである。
【0033】この場合、受光素子1と直列にインダクタ
ンス47を挿入しても高域の変換利得が上昇するのであ
るが、この場合はインダクタンス41を用いた場合より
も狭い帯域幅について利得のピーキングが生じるという
性質がある。
【0034】本実施形態におけるインダクタンスとして
は、ペアチップ部品の配線に用いられるボンディングワ
イヤで構成することができる。図4(a)にボンディン
グパッド56と57とを結ぶボンディングワイヤ58で
インダクタンスを構成した例を示している。また、図4
(b)に、マイクロストリップライン59とボンディング
ワイヤ60でインダクタンスを構成し、ボンディングパ
ッド61に接続した例を示している。
【0035】図5は、ボンディングワイヤでインダクタ
ンスを構成した場合の図1の回路の部品実装状態の一部
を示す図であり、インダクタンス47(L2)を構成する
ボンディングワイヤは、基板上に予め設けられた複数の
ボンディングパッド62〜64のうちいずれか一つを経
由して配線されており、部品実装終了後に、破線で示す
ように別のパッドにワイヤを掛け直すことにより、ボン
ディングワイヤの全長を変化させ、インダクタンスの値
を調整できるようにしている。これにより、実装終了後
に周波数特性の調整が可能になる。製品毎このインダク
タンス値を調整することにより、全ての製品について周
波数特性を均一にすることができる。
【0036】さらに、本発明では第1のトランジスタ3
1のドレイン電極と第2のトランジスタ32のゲート電
極とをコンデンサ(図8の35)を介さず直結構成とし
たことにより、コンデンサ35を実装するのに必要な長
さ5mm程度のストリップラインを削除することができ
る。これにより、第2のトランジスタ36の入力容量に
よる高周波の反射を低減し、変換利得の周波数特性に現
れるリップルを低減することが可能となり、応答波形の
改善および高感度化を図ることが可能になる。図6は横
軸に周波数、縦軸に変換利得(相対値)をとって示した
周波数特性図であり、(a)が本発明、(b)が従来構
成における特性である。図から明らかなように、本実施
形態の構成によれば、従来の構成に比べて高周波の反射
に起因するリップルが低減されている。
【0037】ところで、第1のトランジスタ31と第2
のトランジスタ36とを直結構成とした場合、周波数特
性上のリップルは低減されるが、大入力時は受光素子1
を流れる受光電流のため、第1のトランジスタ31の動
作点(ドレイン電圧)が変動し、これが第2のトランジ
スタ36にも波及し、出力波形を歪ませるという悪影響
を与える恐れがある。本発明においては、これを防ぐた
めに、第3のトランジスタ46から構成される動作点安
定化回路45を設け、大入力時にも波形歪みを生じない
ように第2のトランジスタ36の動作点の変動を抑圧し
ている。
【0038】すなわち、PNP型で構成される第3のトラ
ンジスタ46のべ一ス電極には電源電圧(VDD)を抵抗
51と抵抗52で分割した一定の電圧を印加してあり、
またエミッタ電極は第2のトランジスタ36のソース電
極と接続されている。第3のトランジスタ46は第2の
トランジスタ36の動作点の変動により生じるソース電
圧の変動を検出し、その変化分を増幅し、抵抗48、イ
ンダクタンス49、46、帰還抵抗32、インダクタン
ス41を通じて第1のトランジスタ31のゲートに帰還
する。この結果、第2のトランジスタ36の動作点の変
動が抑圧される。
【0039】なお、本実施形態において、第1および第
2のトランジスタ31、36は高電子移動度トランジス
タ(HEMT)で構成するのが望ましい。また、これに
代えて、ガリウム・砒素電界効果型トランジスタまたは
パイボーラトランジスタを用いて構成するようにしても
よい。
【0040】さらに、各部分の寄生容量に起因する帯域
特性の劣化を防止するために、インダクタンス41、4
2,46,47,49,55を接続しているが、少なく
とも第1のトランジスタ31のゲート電極に接続された
インダクタンス41のみを接続することによって周波数
特性の改善が可能である。他のインダクタンスについて
は要求される周波数特性に応じて付加するようにしても
よい。
【0041】
【発明の効果】以上のように本発明によれば、光受信回
路の各部分の寄生容量に起因する帯域特性の劣化をイン
ダクタンスとの共振作用によって改善し、広帯域・低雑
音化および周波数特性の平坦化を図るように構成したた
め、約10Gbps以上の超高速光信号を受信する光受信回路
の高感度化が達成される。これにより、無中縦伝送距離
の拡大に貢献することが可能になるなどの効果が得られ
る。
【図面の簡単な説明】
【図1】本発明に係る光受信回路の一実施の形態を示す
回路図。
【図2】図1の光受信回路の変換利得の周波数特性を従
来回路の周波数特性と比較して示した図。
【図3】図1の光受信回路の入力換算雑音電流密度の周
波数特性を従来回路の周波数特性と比較して示した図。
【図4】図1の光受信回路のインダクタンスの構成例を
示す図。
【図5】図1の光受信回路の回路基板上への実装状態の
一部を示す図。
【図6】図1の光受信回路の変換利得に現れるリップル
を示す図。
【図7】一般的な光受信器の構成図。
【図8】従来の光受信回路の構成図。
【符号の説明】
1 受光素子 2 光ファイバ 3 光受信回路 4 可変利得増幅器 5 識別可路 6 利得制御回路 7 クロック再生回路 31 第1のトランジスタ 32 帰還抵抗 36 第2のトランジスタ、 41,42、46、47、49、55 インダクタン
ス 45 バイアス安定化回路 58、60 ボンディングワイヤ 59 マイクロストリップライン 56、57、62〜64 ボンディングパッド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H03F 1/34 3/08 H03H 11/02

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 光信号を電気信号に変換する受光素子
    と、 この受光素子から出力される電気信号を増幅する電圧帰
    還型増幅器を構成する第1のトランジスタと、 この第1のトランジスタの出力信号を更に増幅する第2
    のトランジスタと、 この第1のトランジスタのゲート電極に直列に接続され
    たインダクタンスとを備えたことを特徴とする光受信回
    路。
  2. 【請求項2】 前記第1のトランジスタのドレイン電極
    に直列に接続されたインダクタンスを備えたことを特徴
    とする請求項1記載の光受信回路。
  3. 【請求項3】 前記受光素子の電気信号出力端に直列に
    接続されたインダクタンスを備えたことを特徴とする請
    求項1または2記載の光受信回路。
  4. 【請求項4】 前記第2のトランジスタのドレイン電極
    に直列に接続されたインダクタンスを備えたことを特徴
    とする請求項1〜3記載のいずれかの光受信回路。
  5. 【請求項5】 前記第1のトランジスタの出力信号を入
    力側に帰還する帰還抵抗と直列に接続されたインダクタ
    ンスを備えたことを特徴とする請求項1〜4記載のいず
    れかの光受信回路。
  6. 【請求項6】 前記第1および第2のトランジスタとし
    て、高電子移動度トランジスタを用いたことを特徴とす
    る請求項1〜5記載のいずれかの光受信回路。
  7. 【請求項7】 前記第1および第2のトランジスタとし
    て、ガリウム・砒素電界効果型トランジスタを用いたこ
    とを特徴とする請求項1〜5記載のいずれかの光受信回
    路。
  8. 【請求項8】 前記第1および第2のトランジスタとし
    て、パイボーラトランジスタを用いたことを特徴とする
    請求項1〜5記載のいずれかの光受信回路。
  9. 【請求項9】 前記インダクタンスはボンディングワイ
    ヤにより構成されることを特徴とする請求項1〜8記載
    のいずれかの光受信回路。
  10. 【請求項10】 前記インダクタンスは回路基板上に形
    成されたマイクロストリップライン、あるいはボンディ
    ングワイヤとマイクロストリップラインとの組み合わせ
    により構成されることを特徴とする請求項1〜8記載の
    いずれかの光受信回路。
  11. 【請求項11】 前記ボンディングワイヤは、基板上に
    予め設けられた複数のボンディングパッドを経由して接
    続されていることを特徴とする請求項9記載の光受信回
    路。
  12. 【請求項12】 前記第1のトランジスタのドレイン電
    極と第2のトランジスタのゲート電極とを直流結合した
    ことを特徴とする請求項1〜11記載のいずれかの光受
    信回路。
  13. 【請求項13】 前記第2のトランジスタのソース電極
    の電圧を検出し、設定値からの誤差を第1のトランジス
    タのゲート電極に帰還する回路を設けたことを特徴とす
    る請求項1〜12記載のいずれかの光受信回路。
JP10047289A 1998-02-27 1998-02-27 光受信回路 Pending JPH11252019A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10047289A JPH11252019A (ja) 1998-02-27 1998-02-27 光受信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10047289A JPH11252019A (ja) 1998-02-27 1998-02-27 光受信回路

Publications (1)

Publication Number Publication Date
JPH11252019A true JPH11252019A (ja) 1999-09-17

Family

ID=12771140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10047289A Pending JPH11252019A (ja) 1998-02-27 1998-02-27 光受信回路

Country Status (1)

Country Link
JP (1) JPH11252019A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095869A (ja) * 2002-08-30 2004-03-25 Mitsubishi Electric Corp 受光素子および受光装置
JP2008011257A (ja) * 2006-06-29 2008-01-17 Advantest Corp ハイパスフィルタ、ハイパスフィルタの製造方法、及びスペクトラムアナライザ
JP2010157887A (ja) * 2008-12-26 2010-07-15 Fujitsu Ltd 増幅回路
JP2015154485A (ja) * 2014-02-13 2015-08-24 富士通株式会社 増幅回路の帯域幅を改善するための方法及び回路
US10637240B2 (en) 2014-01-24 2020-04-28 Fujitsu Limited Energy curtailment event implementation based on uncertainty of demand flexibility
JPWO2021186651A1 (ja) * 2020-03-18 2021-09-23

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095869A (ja) * 2002-08-30 2004-03-25 Mitsubishi Electric Corp 受光素子および受光装置
JP2008011257A (ja) * 2006-06-29 2008-01-17 Advantest Corp ハイパスフィルタ、ハイパスフィルタの製造方法、及びスペクトラムアナライザ
JP2010157887A (ja) * 2008-12-26 2010-07-15 Fujitsu Ltd 増幅回路
US10637240B2 (en) 2014-01-24 2020-04-28 Fujitsu Limited Energy curtailment event implementation based on uncertainty of demand flexibility
JP2015154485A (ja) * 2014-02-13 2015-08-24 富士通株式会社 増幅回路の帯域幅を改善するための方法及び回路
JPWO2021186651A1 (ja) * 2020-03-18 2021-09-23

Similar Documents

Publication Publication Date Title
US7839217B2 (en) High-frequency amplifier, high-frequency module, and mobile wireless apparatus using the same
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
US10355653B2 (en) Power amplifier circuit
JP2007096585A (ja) 高周波電力増幅用電子部品
JP2005516444A (ja) 補償されたrf増幅器デバイス
US10897231B2 (en) Power amplifier circuit
US9419563B2 (en) RF amplifier
CN108429541B (zh) 用于对放大器的线性度进行补偿的前置补偿器
US7049893B2 (en) Apparatus, methods and articles of manufacture for power amplifier control in a communication system
JPH11252019A (ja) 光受信回路
JP2003283263A (ja) 高周波増幅回路
US7282993B2 (en) Frequency characteristics-variable amplifying circuit and semiconductor integrated circuit device
US6590455B1 (en) Common-base amplifier with high input overload and/or tunable transimpedance
US6456163B1 (en) High-frequency amplifier circuit having a directly-connected bias circuit
JP4202088B2 (ja) 増幅器
US20190356281A1 (en) Power amplifier
Darwazeh et al. A distributed optical receiver preamplifier with unequal gate/drain impedances
JP3937426B2 (ja) プリアンプ回路
US10892714B2 (en) Power amplifier circuit
US12021489B2 (en) Amplifier circuit for driving electro-optical modulators with reduced process, voltage and temperature (PVT) sensitivity
US20220115992A1 (en) Amplifier circuit for driving electro-optical modulators with reduced process, voltage and temperature (pvt) sensitivity
KR100729746B1 (ko) 저전력 초광대역 수신기를 위한 저잡음 증폭기
US10855227B2 (en) Distortion compensation circuit
US20220149790A1 (en) Variable gain amplifier circuit and semiconductor integrated circuit
JP3211729B2 (ja) 増幅器及び電圧制御ゲインコントロール回路