JP7485262B2 - 光導波路型受光素子 - Google Patents

光導波路型受光素子 Download PDF

Info

Publication number
JP7485262B2
JP7485262B2 JP2022184976A JP2022184976A JP7485262B2 JP 7485262 B2 JP7485262 B2 JP 7485262B2 JP 2022184976 A JP2022184976 A JP 2022184976A JP 2022184976 A JP2022184976 A JP 2022184976A JP 7485262 B2 JP7485262 B2 JP 7485262B2
Authority
JP
Japan
Prior art keywords
layer
optical waveguide
type
semiconductor layer
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022184976A
Other languages
English (en)
Other versions
JP2023010832A (ja
Inventor
昌博 米田
拓也 沖本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2022184976A priority Critical patent/JP7485262B2/ja
Publication of JP2023010832A publication Critical patent/JP2023010832A/ja
Application granted granted Critical
Publication of JP7485262B2 publication Critical patent/JP7485262B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Description

本発明は、光導波路型受光素子に関するものである。
特許文献1には、光導波路構造と導波路型フォトダイオード構造とが共通の基板上に集積された光導波路型受光素子に関する技術が記載されている。
特開2013-110207号公報
近年、光導波路構造と導波路型フォトダイオード構造とが共通の基板上に集積された光導波路型受光素子が研究・開発されている。このような光導波路型受光素子は、例えば40Gb/s以上といった高速な伝送速度を有する、多値変調方式とデジタルコヒーレント受信方式とを組み合わせた光伝送システムの受信フロントエンドとして用いられる。光導波路型受光素子は、光吸収層を含むフォトダイオードのための半導体積層部と、光導波コア層を含む光導波路のための半導体積層部とのバットジョイント構造を半導体基板上に形成することにより作製される。
将来、光通信システムには、例えば400Gb/sといった伝送速度を実現する更に高速な光通信技術が求められ、変調速度の更なる高速化(例えば64GBaud)や変調フォーマットの多値化(例えば64QAM)が必要とされている。従って、受信装置に用いられる光導波路型受光素子の導波路型フォトダイオード構造には、より高い周波数応答特性が求められる。
導波路型フォトダイオード構造の周波数応答特性は、フォトダイオードのCR時定数(C:容量、R:抵抗)とキャリア(ホール、電子)の走行時間とによって主に決定される。周波数応答特性を高めるためには、キャリアの走行時間は短いほど良く、CR時定数は小さいほど良い。しかしながら、キャリアの走行時間を短くするためにフォトダイオードの光吸収層を薄くすると、静電容量が大きくなりCR時定数が大きくなってしまうというトレードオフが存在する。
本発明は、このような問題点に鑑みてなされたものであり、導波路型フォトダイオードの周波数応答特性をより高めることができる光導波路型受光素子を提供することを目的とする。
上述した課題を解決するために、一実施形態に係る光導波路型受光素子は、n型の導電型を有する第1半導体層と、第1半導体層の第1領域上に設けられた光導波路構造と、第1半導体層の第1領域と隣接する第2領域上に設けられた導波路型フォトダイオード構造と、を備え、光導波路構造は、第1半導体層上に設けられた光導波コア層と、光導波コア層上に設けられたクラッド層と、を有し、導波路型フォトダイオード構造は、第1半導体層上において光導波コア層の側面と隣接して設けられ、第1半導体層よりも低い不純物濃度のn型もしくはi型の導電型を有する第2半導体層と、第2半導体層上に光導波コア層の側面と隣接して設けられ、光導波コア層と光結合され、光導波コア層の厚みよりも薄い光吸収層と、光吸収層上に設けられ、光吸収層に接し、p型の導電型を有する第3半導体層と、を有し、第1半導体層の上面を基準とする光導波コア層の厚み方向における中心高さと、第1半導体層の上面を基準とし、第2半導体層を介した光吸収層の厚み方向における中心高さとが互いに等しく、第2半導体層の屈折率は、第3半導体層の屈折率に比べて大きい。
本発明による光導波路型受光素子によれば、導波路型フォトダイオードの周波数応答特性をより高めることができる。
図1は、本発明の一実施形態に係る光導波路型受光素子を備える受光デバイスの構成を示す平面図である。 図2は図1に示されたII-II線に沿った断面を示している。 図3は図2の一部を拡大して示している。 図4は、図1に示されたIV-IV線に沿った断面を部分的に示している。 図5は、変形例に係る受光素子部と光導波路部との接合部分の断面図である。 図6は、比較例における受光素子部と光導波路部との接合部分の断面図である。
[本発明の実施形態の説明]
最初に、本発明の実施形態の内容を列記して説明する。一実施形態に係る光導波路型受光素子は、n型の導電型を有する第1半導体層と、第1半導体層の第1領域上に設けられた光導波路構造と、第1半導体層の第1領域と隣接する第2領域上に設けられた導波路型フォトダイオード構造と、を備え、光導波路構造は、第1半導体層上に設けられた光導波コア層と、光導波コア層上に設けられたクラッド層と、を有し、導波路型フォトダイオード構造は、第1半導体層上において光導波コア層の側面と隣接して設けられ、第1半導体層よりも低い不純物濃度のn型もしくはi型の導電型を有する第2半導体層と、第2半導体層上に光導波コア層の側面と隣接して設けられ、光導波コア層と光結合され、光導波コア層の厚みよりも薄い光吸収層と、光吸収層上に設けられ、光吸収層に接し、p型の導電型を有する第3半導体層と、を有すし、第1半導体層の上面を基準とする光導波コア層の厚み方向における中心高さと、第1半導体層の上面を基準とし、第2半導体層を介した光吸収層の厚み方向における中心高さとが互いに等しく、第2半導体層の屈折率は、第3半導体層の屈折率に比べて大きい。
この光導波路型受光素子では、第1半導体層と光吸収層との間に、低い不純物濃度のn型もしくはi型の第2半導体層が設けられている。この場合、逆バイアス印加時の空乏化領域が光吸収層から第2半導体層まで広がるので、光吸収層を薄くして少数キャリア(ホール)の走行時間を短くした場合であっても、静電容量の増大を抑制してCR時定数を小さく抑えることができる。このように上記の光導波路型受光素子によれば、導波路型フォトダイオードのCR時定数とキャリア走行時間とのトレードオフを解決して、周波数応答特性をより高めることができる。
更に、上記の光導波路型受光素子では、第2半導体層が、第1半導体層上において光導波コア層と並んで設けられている。第1半導体層上に光吸収層と光導波コア層とが単に並んでいる場合、周波数応答特性を高めるために光吸収層を光導波コア層よりも薄くすると、第1半導体層上に厚さの異なる光導波コア層と光吸収層とが並ぶこととなる。従って、第1半導体層の上面を基準とする光吸収層の中心高さと光導波コア層の中心高さとが異なってしまい、光吸収層と光導波コア層との光結合効率が低下してしまう。これに対し、上記の光導波路型受光素子によれば、第1半導体層と光吸収層との間に第2半導体層が設けられているので、光吸収層を薄くした場合であっても光吸収層の中心高さを光導波コア層の中心高さに近づけることができる。故に、光吸収層と光導波コア層との光結合効率が低下を抑制することができる。
上記の光導波路型受光素子において、第1半導体層の上面を基準とする光導波コア層の中心高さと光吸収層の中心高さとが互いに等しい。これにより、光吸収層と光導波コア層との光結合効率の低下をより効果的に抑制することができる。
上記の光導波路型受光素子において、第2半導体層の不純物濃度は1×1016cm-3以下であってもよい。第2半導体層が例えばこのような不純物濃度を有することによって、逆バイアス印加時の空乏化領域を第2半導体層にまでより効果的に広げることができる。
上記の光導波路型受光素子において、第2半導体層のバンドギャップは、光吸収層のバンドギャップよりも大きく、第1半導体層のバンドギャップと等しいか若しくは小さくてもよい。第2半導体層が例えばこのようなバンドギャップを有することによって、逆バイアス印加時の空乏化領域を第2半導体層にまでより効果的に広げることができる。
[本発明の実施形態の詳細]
本発明の実施形態に係る光導波路型受光素子の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、以下の説明においてアンドープとは、例えば不純物濃度が1×1015cm-3以下といった極めて低い濃度であることをいう。
本発明の一実施形態は、主にコヒーレント光通信システムに使用される90°ハイブリッド機能がモノリシック集積された光導波路型受光素子に関するものであり、特にその素子の高周波応答特性の広帯域化と受光感度特性の高感度化に関するものである。図1は、本発明の一実施形態に係る光導波路型受光素子を備える受光デバイスの構成を示す平面図である。図2は図1に示されたII-II線に沿った断面を示しており、図3は図2の一部を拡大して示している。図4は、図1に示されたIV-IV線に沿った断面を部分的に示している。
図1に示されるように、本実施形態の受光デバイス1Aは、光導波路型受光素子2と、信号増幅部3A,3Bとを備えている。光導波路型受光素子2は、略矩形状といった平面形状を有しており、例えばInPといった化合物半導体から成る基板上に光導波路が形成されて成る。光導波路型受光素子2は、2つの入力ポート4a,4bと、光分岐部(光カプラ)5とを有している。また、光導波路型受光素子2は、該基板上に形成された受光素子部6a~6dと、容量素子部7a~7dとを更に有している。すなわち、光導波路型受光素子2は、光導波路と受光素子部6a~6dとが共通基板上にモノリシックに集積された構造を備えている。
光導波路型受光素子2は、所定の方向Aに沿って延びる一対の端縁2a,2bを有している。2つの入力ポート4a,4bは、光導波路型受光素子2の端縁2a,2bのうち、一方の端縁2aに設けられている。2つの入力ポート4a,4bのうち一方の入力ポート4aには、QPSK(Quadrature Phase Shift Keying:4位相偏移変調)方式によって変調された4つの信号成分を含む光信号Laが受光デバイス1Aの外部より入力される。また、他方の入力ポート4bには、局部発振光Lbが入力される。入力ポート4a,4bそれぞれは、光導波路部8a,8bそれぞれを介して光分岐部5と光学的に結合されている。なお、光導波路部8a,8bは、屈折率が比較的大きい材料(例えばInGaAsP)から成るコア層と、屈折率が該コア層よりも小さい材料(例えばInP)から成り該コア層を覆うクラッド層とによって好適に構成される。
光分岐部5は、90°光ハイブリッドを構成する。すなわち、光分岐部5は、MMI(Multi-Mode Interference:多モード光干渉)カプラによって構成されており、光信号Laと局部発振光Lbとを相互に干渉させることによって、光信号Laを、QPSK方式によって変調された4つの信号成分Lc1~Lc4それぞれに分岐する。なお、これら4つの信号成分Lc1~Lc4のうち、信号成分Lc1及びLc2は偏波状態が互いに等しく、同相(In-phase)関係を有する。また、信号成分Lc3及びLc4の偏波状態は、互いに等しく且つ信号成分Lc1及びLc2の偏波状態とは異なっている。信号成分Lc3及びLc4は、直角位相(Quadrature)関係を有する。
受光素子部6a~6dは、PINフォトダイオードとしての構成を有しており、光導波路型受光素子2の端縁2bに沿って、この順で並んで配置されている。受光素子部6a~6dそれぞれは、光導波路部8c~8fそれぞれを介して光分岐部5の4つの出力端と光学的に結合されている。受光素子部6a~6dのカソードには、一定のバイアス電圧が供給される。受光素子部6a~6dそれぞれは、4つの信号成分Lc1~Lc4それぞれを光分岐部5から受け、これら信号成分Lc1~Lc4それぞれの光強度に応じた電気信号(光電流)を生成する。光導波路型受光素子2上には、受光素子部6a~6dのアノードに電気的に接続された信号出力用電極パッド21a~21dが設けられている。信号出力用電極パッド21a~21dは、光導波路型受光素子2の端縁2bに沿って、方向Aに沿って並んで設けられている。信号出力用電極パッド21a~21dそれぞれは、ボンディングワイヤ20a~20dそれぞれを介して、信号増幅部3A,3Bの信号入力用電極パッド61a~61dそれぞれと電気的に接続されている。
容量素子部7a~7dは、下部金属層、上部金属層、および下部金属層と上部金属層との間に挟まれた絶縁膜45によって構成される、いわゆるMIM(Metal-Insulator-Metal)キャパシタである。下部金属層および上部金属層は、例えばTiW/Au若しくはTi/Pt/Auといった積層構造を有する。容量素子部7a~7dそれぞれは、光導波路型受光素子2上において受光素子部6a~6dそれぞれに対し端縁2bに沿って並んで(隣り合って)配置されており、受光素子部6a~6dそれぞれのカソードにバイアス電圧を供給するバイアス配線42と、基準電位配線(GND線)との間に電気的に接続される。バイアス配線42は、容量素子部7a~7dの下部金属層として用いられる。また、容量素子部7a~7dの上部金属層43は、光導波路型受光素子2の端縁2bに沿って配置された基準電位側電極パッド23a~23dへ引き出されるか、若しくは基準電位側電極パッド23a~23dになる。基準電位側電極パッド23a~23dは、基板10を貫通するビア(不図示)を介して、基板10の裏面に設けられた裏面金属膜50と電気的に接続される。容量素子部7a~7dの下部金属層42は、基板10の内側に向けて延びている。これらの容量素子部7a~7dによって、受光素子部6a~6dのカソードと、図示しないバイパスコンデンサとの間のインダクタンス成分を設計的に揃えることができる。
容量素子部7a~7dそれぞれは、下部金属層42に接続されたバイアス電圧側電極パッド22a~22dそれぞれを有している。基準電位側電極パッド23a~23dは、方向Aと交差する(例えば直交する)方向Bにおいて、バイアス電圧側電極パッド22a~22dと光導波路型受光素子2の端縁2bとの間に配置されている。
バイアス電圧側電極パッド22a~22dそれぞれには、ボンディングワイヤ20i~20mそれぞれの一端が接続されている。ボンディングワイヤ20i~20mそれぞれの他端は、図示しないバイアス電圧源と電気的に接続されている。ボンディングワイヤ20i~20mは、受光素子部6a~6dそれぞれにバイアス電圧を供給する配線の一部を構成する。
基準電位側電極パッド23a~23dそれぞれには、ボンディングワイヤ20e~20hそれぞれの一端が接続されている。ボンディングワイヤ20e~20hは、ボンディングワイヤ20a~20dに沿って設けられており、ボンディングワイヤ20e~20hそれぞれの他端は、信号増幅部3A,3Bの基準電位用電極パッド62a、62c、62d及び62fそれぞれに接続されている。
本実施形態では、基板10上において容量素子部7a~7dと受光素子部6a~6dとがモノリシックに集積されており、容量素子部7a~7dが受光素子部6a~6dの近くに配置されている。加えて、容量素子部7a~7dの一方の電極(上部金属層43)は、基板10を貫通するビアを介して裏面金属膜50に接地され、この裏面金属膜50を介して信号増幅部3A及び3Bの基準電位に接続される。従って、受光素子部6a~6dの基準電位の質を高めることができる。
信号増幅部3A及び3Bは、受光素子部6a~6dから出力された電気信号(光電流)を増幅する増幅器(TIA:Trans Impedance Amplifier)である。信号増幅部3A及び3Bは、光導波路型受光素子2の後方に配置される。信号増幅部3Aは、2つの信号入力用電極パッド61a及び61bを有しており、信号入力用電極パッド61a及び61bに入力された電気信号の差動増幅を行って一つの電圧信号を生成する。また、信号増幅部3Bは、2つの信号入力用電極パッド61c及び61dを有しており、信号入力用電極パッド61c及び61dに入力された電気信号の差動増幅を行って一つの電圧信号を生成する。信号入力用電極パッド61a~61dは、光導波路型受光素子2の端縁2bに沿って、方向Aにこの順で並んで配置されている。前述したように、信号入力用電極パッド61a~61dそれぞれは、ボンディングワイヤ20a~20dそれぞれを介して信号出力用電極パッド21a~21dそれぞれと電気的に接続されている。
また、信号増幅部3Aは、3つの基準電位用電極パッド62a,62b,及び62cを更に有している。基準電位用電極パッド62a~62cは、光導波路型受光素子2の端縁2bに沿って、方向Aに沿ってこの順で並んで配置されている。信号入力用電極パッド61aは基準電位用電極パッド62a及び62bの間に配置されており、信号入力用電極パッド61bは基準電位用電極パッド62b及び62cの間に配置されている。同様に、信号増幅部3Bは、3つの基準電位用電極パッド62d,62e,及び62fを更に有している。基準電位用電極パッド62d~62fは、光導波路型受光素子2の端縁2bに沿って、方向Aに沿ってこの順で並んで配置されている。上述した信号入力用電極パッド61cは基準電位用電極パッド62d及び62eの間に配置されており、信号入力用電極パッド61dは基準電位用電極パッド62e及び62fの間に配置されている。前述したように、信号増幅部3A,3Bの基準電位用電極パッド62a、62c、62d及び62fそれぞれは、ボンディングワイヤ20e~20hそれぞれを介して基準電位側電極パッド23a~23dそれぞれと電気的に接続されている。
図2には4つの受光素子部6a~6dのうち2つの受光素子部6c,6dの断面構造が示されており、図3には受光素子部6dの断面構造が示されているが、他の受光素子部6a,6bの断面構造もこれらと同様である。また、図4には、受光素子部6dと光導波路部8fとの接合部分の断面構造が示されているが、他の接合部分(受光素子部6aと光導波路部8cとの接合部分、受光素子部6bと光導波路部8dとの接合部分、及び受光素子部6cと光導波路部8eとの接合部分)の断面構造もこれと同様である。図4に示されるように、受光素子部6a~6d及び光導波路部8c~8fは、共通の基板10上に集積されている。基板10は、例えば半絶縁性のInP基板である。
受光素子部6a~6dの断面構造について、受光素子部6dを例に説明する。図3に示されるように、受光素子部6dは、基板10上に設けられた高濃度のn型の導電型を有するバッファ層11と、n型バッファ層11の領域D(第2領域、図4参照)上に設けられた導波路型フォトダイオード構造19とを有している。導波路型フォトダイオード構造19は、n型バッファ層11上に設けられた低濃度半導体層12、低濃度半導体層12上に設けられた光吸収層13、光吸収層13上に設けられたp型の導電型を有するクラッド層14、及びp型クラッド層14上に設けられたp型コンタクト層15を有している。n型バッファ層11は本実施形態における第1半導体層であり、低濃度半導体層12は本実施形態における第2半導体層であり、p型クラッド層14は本実施形態における第3半導体層である。
n型バッファ層11は、例えばSiドープInP層である。n型バッファ層11のSiドーピング濃度は、例えば1×1017cm-3以上である。n型バッファ層11の厚さは、例えば1μm~2μmである。
低濃度半導体層12は、n型バッファ層11と光吸収層13との間に設けられた低濃度のn型またはi型の半導体層である。低濃度半導体層12の不純物濃度はn型バッファ層11よりも低いか、或いはアンドープである。一例では、低濃度半導体層12のSiドーピング濃度は1×1016cm-3以下である。また、低濃度半導体層12のバンドギャップは、光吸収層13のバンドギャップよりも大きく、n型バッファ層11のバンドギャップよりも小さい。低濃度半導体層12は、例えばSiドープInGaAsP層である。この場合、バンドギャップ波長は1.4μmである。低濃度半導体層12の厚さは、例えば0.1μm~0.2μmである。。一例では、低濃度半導体層12の下面12bはn型バッファ層11の上面11aと接している。
光吸収層13は、例えばアンドープInGaAs層、若しくはSiドーピング濃度が3×1016cm-3以下である低濃度n型InGaAs層である。光吸収層13の厚さは、例えば0.1μm~0.4μmであり、一実施例では0.25μmである。図4には、n型バッファ層11の上面11aを基準とする光吸収層13の中心高さH1が示されている。中心高さH1とは、光吸収層13の厚さ方向における、上面13a及び下面13bから等距離の架空平面と上面11aとの距離である。一例では、光吸収層13の下面13bは低濃度半導体層12の上面12aと接している。
p型クラッド層14は、例えばZnドープInP層である。p型クラッド層14のZnドーピング濃度は、例えば2×1017cm-3以上である。p型クラッド層14の厚さは、例えば1μm~2.5μmである。p型コンタクト層15は、例えばZnドープInGaAs層である。p型コンタクト層15のZnドーピング濃度は、例えば1×1018cm-3以上である。p型コンタクト層15の厚さは、例えば0.1μm~0.3μmである。
なお、低濃度半導体層12は、ヘテロエネルギー障壁(ΔEc:Conduction band(伝導帯))の緩和層としても機能する。或いは、低濃度半導体層12は、n型バッファ層11と光吸収層13とのヘテロエネルギー障壁(ΔEc)を緩和させる組成グレーデッド(傾斜)層であってもよい。その場合、低濃度半導体層12は、例えば2層のアンドープまたはSiドープInGaAsPからなり、2層それぞれのバンドギャップ波長は例えば1.3μm及び1.1μmである。Si濃度は1×1016cm-3以下である。
また、光吸収層13とp型クラッド層14との間には、高速応答を実現するため少数キャリア(ホール)の走行遅延低減を目的としてInGaAsP層が設けられてもよい。また、光吸収層13とp型クラッド層14との間に、両層間のヘテロエネルギー障壁(ΔEv:Valence band(価電子帯))を緩和させる組成グレーデッド(傾斜)層が設けられてもよい。この組成グレーデッド層は、例えば2層のアンドープまたはZnドープInGaAsPからなり、2層それぞれのバンドギャップ波長は例えば1.3μm及び1.1μmである。Zn濃度は1×1017cm-3以下である。
また、p型クラッド層14とp型コンタクト層15との間には、p型のヘテロ障壁緩和層が設けられてもよい。このヘテロ障壁緩和層のZnドーピング濃度は、例えば1×1018cm-3以上である。このヘテロ障壁緩和層は、例えば2層のZnドープInGaAsPからなり、2層それぞれのバンドギャップ波長は例えば1.1μm及び1.3μmである。
低濃度半導体層12、光吸収層13、p型クラッド層14、及びp型コンタクト層15は、所定の光導波方向(本実施形態では図1の方向B)に延びるメサ構造を構成しており、このメサ構造は、一対の側面を有している。このメサ構造の一対の側面は、例えばFeドープInPといった半絶縁性材料からなる埋込領域18によって埋め込まれている。光導波方向と直交する方向におけるメサ構造の幅は、例えば1.5~3μmである。メサ構造の高さは、例えば2~3.5μmである。
受光素子部6dは、2層の絶縁膜16,17を更に有している。絶縁膜16,17は、メサ構造の上面から埋込領域18上にかけて設けられて、これらを覆って保護している。絶縁膜16,17は、例えば絶縁性シリコン化合物(SiN、SiON、またはSiO)膜である。また、絶縁膜16,17は、メサ構造の上面に開口を有しており、該開口により絶縁膜16,17から露出したp型コンタクト層15の上には、p型オーミック電極31が設けられている。p型オーミック電極31は、例えばAuZn若しくはPtとp型コンタクト層15との合金からなる。そして、p型オーミック電極31上には、配線32が設けられている。配線32は、光導波方向(第2の方向B)に延びており、p型オーミック電極31と信号出力用電極パッド21dとを電気的に接続する。配線32は例えばTiW/Au若しくはTi/Pt/Auといった積層構造を有しており、信号出力用電極パッド21dは例えばAuメッキによって形成される。
絶縁膜16,17は、受光素子部6dのメサ構造から離れたn型バッファ層11の上にも、別の開口を有している。該開口により絶縁膜16,17から露出したn型バッファ層11の上には、カソードとしてのn型オーミック電極41が設けられている。n型オーミック電極41は、例えばAuGe若しくはAuGeNiとn型バッファ層11との合金からなる。そして、n型オーミック電極41上にはバイアス配線42が設けられている。図2に示されるように、バイアス配線42は、容量素子部7dの下部金属層まで延びており、下部金属層とn型オーミック電極41とを電気的に接続している。
続いて、光導波路部8c~8fの断面構造について説明する。図4には、光導波路部8fの光導波方向に垂直な断面の構造が含まれている。他の光導波路部8c~8eは、光導波路部8fと同様の断面構造を有している。光導波路部8fは、基板10上に設けられたn型バッファ層11と、n型バッファ層11の領域Dと隣接する領域E(第1領域)上に設けられた光導波路構造80とを含んで構成されている。光導波路構造80は、n型バッファ層11上に設けられた光導波コア層81と、光導波コア層81上に設けられたクラッド層82と、を含んで構成されている。
n型バッファ層11は、受光素子部6dと共通の半導体層であり、光導波路部8fにおいては第1の下部クラッド層として機能する。n型バッファ層11は、受光素子部6dにおける基板10上から、光導波路部8fにおける基板10上にわたって設けられている。
光導波路部8fと受光素子部6dとはバットジョイント構造を有しており、光導波コア層81と光吸収層13とは互いに接している。これにより、光導波コア層81と光吸収層13とは互いに光学的に結合されている。また、光導波コア層81と低濃度半導体層12とは、n型バッファ層11上において、所定の光導波方向(図1の方向B)に互いに並んでいる。一例では、低濃度半導体層12の端面と光導波コア層81の端面とが、バットジョイント界面において互いに接している。光導波コア層81の下面81bと低濃度半導体層12の下面12bとは、共通の半導体層(本実施形態ではn型バッファ層11)に接している。
図4には、n型バッファ層11の上面11aを基準とする光導波コア層81の中心高さH2が示されている。中心高さH2とは、光導波コア層81の厚さ方向における、上面81a及び下面81bから等距離の架空平面と上面11aとの距離である。一例では、中心高さH1と中心高さH2とは互いに等しい。すなわち、光導波コア層81の厚さ方向の中心と、光吸収層13の厚さ方向の中心とが互いに揃っている。
光導波コア層81は、屈折率がn型バッファ層11よりも大きく且つバッファ層11と格子整合できる材料(例えばInGaAsP)からなる。一例では、光導波コア層81のInGaAsPのバンドギャップ波長は1.05μmである。光導波コア層81の厚さは、例えば0.3μm~0.5μmであり、一実施例では0.5μmである。クラッド層82は、屈折率が光導波コア層81よりも小さく且つ光導波コア層81と格子整合できる材料(例えばアンドープInP)からなる。クラッド層82の厚さは例えば1μm~3μmであり、n型バッファ層11の上面11aを基準とするクラッド層82の上面の高さとp型コンタクト層15の上面の高さとは互いに揃っている。n型バッファ層11の一部、光導波コア層81、及びクラッド層82は、所定の光導波方向に延びるメサ構造を構成している。バッファ層11及びクラッド層82と光導波コア層81との屈折率差、並びにこのメサ構造によって、光導波コア層81内に光信号が閉じ込められ、光信号を受光素子部6dへ伝搬することができる。なお、このメサ構造の側面及び上面は、2層の絶縁膜16,17(図3を参照)に覆われることによって保護されている。
以上の構成を備える本実施形態の光導波路型受光素子2によって得られる効果について説明する。図6は、比較例に係る光導波路型受光素子100の受光素子部106と光導波路部108との接合部分の断面を示す図である。この光導波路型受光素子100では、共通の基板10上にn型バッファ層11が設けられている。n型バッファ層11の領域D上には、受光素子部106のための光吸収層13、p型クラッド層14、及びp型コンタクト層15がこの順で積層されている。n型バッファ層11の領域E上には、光導波路部108のための光導波コア層81及びクラッド層82がこの順で積層されている。それぞれ異なる層の上で光吸収層13及び光導波コア層81が成長された場合には、異常成長により接合部分の光結合効率が低下してしまう。このため、共通のn型バッファ層11上に光吸収層13及び光導波コア層81が設けられることで、バットジョイント構造を異常成長なく再成長することができる。これにより、接合部分の光結合効率の低下を抑制することができる。
ここで、受光素子部106の周波数応答特性を高める際には、受光素子部106のCR時定数とキャリア走行時間とのトレードオフが問題となる。すなわち、受光素子部106の光吸収層13が厚いほど静電容量が小さくなりCR時定数を小さくできるが、光吸収層13において発生した少数キャリア(ホール)の走行時間が長くなってしまう。また、受光素子部106の光吸収層13が薄いほど少数キャリア(ホール)の走行時間を短くできるが、静電容量が大きくなりCR時定数が大きくなってしまう。従って、このようなトレードオフを解決して周波数応答特性をより高めることが望まれる。
このような課題に対し、本実施形態の光導波路型受光素子2では、n型バッファ層11と光吸収層13との間に、低い不純物濃度のn型もしくはi型の低濃度半導体層12が設けられている。この場合、逆バイアス印加時の空乏化領域が光吸収層13から低濃度半導体層12まで広がるので、光吸収層13を薄くして少数キャリア(ホール)の走行時間を短くした場合であっても、空乏化領域の薄層化を抑制することができる。従って、静電容量の増大を抑制(或いは、低減若しくは維持)してCR時定数を小さく抑えることができる。このように本実施形態の光導波路型受光素子2によれば、受光素子部6a~6dのCR時定数とキャリア走行時間とのトレードオフを解決して、周波数応答特性をより高めることができる。
また、本実施形態では、低濃度半導体層12が、n型バッファ層11上において光導波コア層81と並んで設けられている。図5に示されるように、n型バッファ層11上に光吸収層13と光導波コア層81とが単に並んでいる場合、周波数応答特性を高めるために光吸収層13を光導波コア層81よりも薄くすると、n型バッファ層11上に厚さの異なる光導波コア層81と光吸収層13とが並ぶこととなる。従って、n型バッファ層11の上面11aを基準とする光吸収層13の中心高さH1と光導波コア層81の中心高さH2とが互いに異なってしまい、光吸収層13と光導波コア層81との光結合効率が低下し、受光感度が劣化してしまう。これに対し、本実施形態によれば、n型バッファ層11と光吸収層13との間に低濃度半導体層12が設けられているので、光吸収層13を薄くした場合であっても光吸収層13の中心高さH1を光導波コア層81の中心高さH2に近づけることができる。故に、光吸収層13と光導波コア層81との光結合効率の低下を抑制して、受光感度の劣化を抑制(或いは受光感度を向上)することができる。
本実施形態のように、n型バッファ層11の上面11aを基準とする光吸収層13の中心高さH1と光導波コア層81の中心高さH2とは互いに等しくてもよい。これにより、光吸収層13と光導波コア層81との光結合効率の低下をより効果的に抑制することができる。
また、本実施形態のように、光吸収層13を挟んだ上下の層構造が非対称であってもよい。光吸収層13の上側に位置するp型クラッド層14を構成するp型InPにおいては、材料物性上、光吸収層13の下側に位置するn型バッファ層11,低濃度半導体層12をそれぞれ構成するn型InP及びp型InGaAsPと比較して、自由キャリア吸収による損失が大きい。本実施形態のように、低濃度半導体層12によってn型バッファ層11と光吸収層13とのヘテロ界面での屈折率差を緩和して、p型クラッド層14と光吸収層13とのヘテロ界面での屈折率差を比較的大きくすることにより、光吸収層13中における光の吸収導波の際にp型クラッド層14への光の滲み出しを低減することができる。これにより、光損失を低減し、受光感度の向上に寄与できる。
また、本実施形態のように、低濃度半導体層12の不純物濃度は1×1016cm-3以下であってもよい。低濃度半導体層12が例えばこのような不純物濃度を有することによって、逆バイアス印加時の空乏化領域を低濃度半導体層12にまでより効果的に広げることができる。
また、本実施形態のように、低濃度半導体層12のバンドギャップは、光吸収層13のバンドギャップよりも大きく、n型バッファ層11のバンドギャップよりも小さくてもよい。低濃度半導体層12が例えばこのようなバンドギャップを有することによって、逆バイアス印加時の空乏化領域を低濃度半導体層12にまでより効果的に広げることができる。
また、本実施形態のように、受光素子部6a~6dと光導波路部8a~8fとに共通の半導体層であるn型バッファ層11と、低濃度半導体層12とは互いに異なる組成を有してもよい。これにより、受光素子部6a~6dの再成長の際にn型バッファ層11と低濃度半導体層12とのエッチング選択性を高め、n型バッファ層11をエッチング停止層として有効に機能させることができる。従って、受光素子部6a~6dにおけるn型バッファ層11の上面11aの高さを精度良く形成し、光導波路部8a~8fにおけるn型バッファ層11の上面11aの高さと揃えることができる。故に、光吸収層13の中心高さH1と光導波コア層81の中心高さH2とをより精度良く一致させることができる。
(変形例)
図5は、変形例に係る受光素子部6dと光導波路部8fとの接合部分の断面図である。上記実施形態では低濃度半導体層12及び光導波コア層81がn型バッファ層11に接している例を説明したが、低濃度半導体層12及び光導波コア層81とn型バッファ層11との間に、別のバッファ層11Aが設けられてもよい。バッファ層11Aは、n型バッファ層11上に設けられ、領域Dから領域Eにわたって形成されている。バッファ層11Aは、n型バッファ層11と同じ導電型を有し、そのSiドーピング濃度はn型バッファ層11よりも低いか、或いはアンドープである。バッファ層11AのSiドーピング濃度は例えば1×1016cm-3以下である。バッファ層11Aのバンドギャップはn型バッファ層11と同じかn型バッファ層11よりも小さい。バッファ層11Aは、例えばn型若しくはアンドープのInP層である。バッファ層11Aの厚さは例えば0.1μm~0.3μmである。
本変形例では、逆バイアス印加時の空乏化領域が光吸収層13から低濃度半導体層12を超えてバッファ層11Aまで広がるので、静電容量の増大をより効果的に抑制することができ、光吸収層13をより薄くして少数キャリア(ホール)の走行時間を更に短くすることができる。従って、本変形例によれば、周波数応答特性を更に高めることができる。
また、本変形例では、バッファ層11Aが、光導波路構造におけるn型バッファ層11と光導波コア層81との間に延びている。n型バッファ層11にはn型の不純物(例えばSi)が多く含まれるので、自由キャリア吸収係数が大きく、光導波コア層81を導波する光の損失が大きくなってしまう。これに対し、低い不純物濃度の(すなわち自由キャリア吸収係数が小さい)n型もしくはアンドープのバッファ層11Aがn型バッファ層11と光導波コア層81との間に設けられていれば、バッファ層11Aにおける光損失は小さく、また光導波コア層81からn型バッファ層11が遠ざかるので、光導波コア層81を導波する光の損失を低減することができる。従って、光導波路部8c~8fの伝搬損失が改善される。故に、光導波路型受光素子2の受光感度が更に向上する。
以上、本発明を実施例に基づいて具体的に説明したが、本発明は、上記実施例に限定されるものではなく、その要旨を逸脱しない範囲において変更可能である。例えば、上記実施形態の光導波コア層81の組成は、InGaAsP系に限定されるものではなく、例えば、AlGaInAs系でも良い。また、上記実施形態では、共通の基板10上に光導波路部8a~8f及び受光素子部6a~6dが集積された構成を例示したが、基板10上に、他のInP系電子デバイス(例えば、ヘテロ接合バイポーラトランジスタ)、キャパシタ及び抵抗を含む光電変換回路が更に集積されてもよい。また、上記実施形態では、基板10上にバッファ層11が設けられているが、基板がn型の半導体基板である場合には、バッファ層11は省略されてもよい。その場合、n型の半導体基板が第1半導体層となり、上記の説明におけるバッファ層11と他の半導体層との関係は、全てn型の半導体基板と他の半導体層との関係に読み替えられる。
1A…受光デバイス、2…光導波路型受光素子、2a,2b…端縁、3A,3B…信号増幅部、4a,4b…入力ポート、5…光分岐部、6a~6d…受光素子部、7a~7d…容量素子部、8a~8f…光導波路部、10…基板、11…n型バッファ層、11A…バッファ層、12…低濃度半導体層、13…光吸収層、14…p型クラッド層、15…p型コンタクト層、16,17…絶縁膜、18…埋込領域、19…導波路型フォトダイオード構造、20a~20m…ボンディングワイヤ、21a~21d…信号出力用電極パッド、22a~22d…バイアス電圧側電極パッド、23a~23d…基準電位側電極パッド、31…p型オーミック電極、32…配線、41…n型オーミック電極、42…バイアス配線(下部金属層)、43…上部金属層、50…裏面金属膜、61a~61d…信号入力用電極パッド、62a~62f…基準電位用電極パッド、80…光導波路構造、81…光導波コア層、82…クラッド層、D…領域、E…領域、H1,H2…中心高さ、La…光信号、Lb…局部発振光、Lc1~Lc4…信号成分。

Claims (3)

  1. n型の導電型を有する第1半導体層と、
    前記第1半導体層の第1領域上に設けられた光導波路構造と、
    前記第1半導体層の前記第1領域と隣接する第2領域上に設けられた導波路型フォトダイオード構造と、を備え、
    前記光導波路構造は、
    前記第1半導体層上に設けられた光導波コア層と、
    前記光導波コア層上に設けられたクラッド層と、を有し、
    前記導波路型フォトダイオード構造は、
    前記第1半導体層上において前記光導波コア層の側面と隣接して設けられ、前記第1半導体層よりも低い不純物濃度のn型もしくはi型の導電型を有する第2半導体層と、
    前記第2半導体層上に前記光導波コア層の側面と隣接して設けられ、前記光導波コア層と光結合され、前記光導波コア層の厚みよりも薄い光吸収層と、
    前記光吸収層上に設けられ、前記光吸収層に接し、p型の導電型を有する第3半導体層と、
    を有し、前記第1半導体層の上面を基準とする前記光導波コア層の厚み方向における中心高さと、前記第1半導体層の上面を基準とし、前記第2半導体層を介した前記光吸収層の厚み方向における中心高さとが互いに等しく、
    前記第2半導体層の屈折率は、前記第3半導体層の屈折率に比べて大きい、光導波路型受光素子。
  2. 前記第2半導体層の不純物濃度が1×1016cm-3以下である、請求項1に記載の光導波路型受光素子。
  3. 前記第2半導体層のバンドギャップは、前記光吸収層のバンドギャップよりも大きく、前記第1半導体層のバンドギャップと等しいか若しくは小さい、請求項1または請求項2に記載の光導波路型受光素子。
JP2022184976A 2018-03-02 2022-11-18 光導波路型受光素子 Active JP7485262B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022184976A JP7485262B2 (ja) 2018-03-02 2022-11-18 光導波路型受光素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018037296A JP2019153671A (ja) 2018-03-02 2018-03-02 光導波路型受光素子
JP2022184976A JP7485262B2 (ja) 2018-03-02 2022-11-18 光導波路型受光素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018037296A Division JP2019153671A (ja) 2018-03-02 2018-03-02 光導波路型受光素子

Publications (2)

Publication Number Publication Date
JP2023010832A JP2023010832A (ja) 2023-01-20
JP7485262B2 true JP7485262B2 (ja) 2024-05-16

Family

ID=67946980

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018037296A Pending JP2019153671A (ja) 2018-03-02 2018-03-02 光導波路型受光素子
JP2022184976A Active JP7485262B2 (ja) 2018-03-02 2022-11-18 光導波路型受光素子

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018037296A Pending JP2019153671A (ja) 2018-03-02 2018-03-02 光導波路型受光素子

Country Status (1)

Country Link
JP (2) JP2019153671A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070133636A1 (en) 2005-12-10 2007-06-14 Park Sahng G Waveguide pin photodiode having graded index distribution centering around optical absorption layer
JP2017092137A (ja) 2015-11-05 2017-05-25 住友電気工業株式会社 半導体光素子、半導体組立体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3687700B2 (ja) * 1996-04-05 2005-08-24 日本電信電話株式会社 フォトダイオード
JP5626897B2 (ja) * 2011-04-19 2014-11-19 日本電信電話株式会社 フォトダイオード
JP5790211B2 (ja) * 2011-07-01 2015-10-07 住友電気工業株式会社 導波路型フォトダイオードの製造方法
JP6364830B2 (ja) * 2014-03-11 2018-08-01 住友電気工業株式会社 半導体光集積素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070133636A1 (en) 2005-12-10 2007-06-14 Park Sahng G Waveguide pin photodiode having graded index distribution centering around optical absorption layer
JP2017092137A (ja) 2015-11-05 2017-05-25 住友電気工業株式会社 半導体光素子、半導体組立体

Also Published As

Publication number Publication date
JP2023010832A (ja) 2023-01-20
JP2019153671A (ja) 2019-09-12

Similar Documents

Publication Publication Date Title
JP2018148209A (ja) 光導波路型受光素子
JP5866911B2 (ja) 多チャネル光導波路型受光デバイス
JP5742345B2 (ja) 受光素子および光受信モジュール
US9147781B2 (en) Light receiving element with offset absorbing layer
JP7056827B2 (ja) 光導波路型受光素子
JP7294572B2 (ja) 光導波路型受光素子
JP7302775B2 (ja) 半導体受光素子
US10921516B2 (en) Photodiode device monolithically integrating waveguide element with photodiode element type of optical waveguide
US9406832B2 (en) Waveguide-coupled MSM-type photodiode
JP7485262B2 (ja) 光導波路型受光素子
US10859766B2 (en) Optical semiconductor device
US10514516B2 (en) Semiconductor optical device monolithically integrating optical waveguides with photodiodes having a shared bias pad and apparatus implementing the same
JP5962373B2 (ja) 光導波路型半導体素子の製造方法および光導波路型半導体素子
JPH04286168A (ja) アバランシェ・フォト・ダイオード
JP2022120466A (ja) 受光デバイス及び受光デバイスの製造方法
JP2841876B2 (ja) 半導体受光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240417

R150 Certificate of patent or registration of utility model

Ref document number: 7485262

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150