JP5866911B2 - 多チャネル光導波路型受光デバイス - Google Patents

多チャネル光導波路型受光デバイス Download PDF

Info

Publication number
JP5866911B2
JP5866911B2 JP2011203724A JP2011203724A JP5866911B2 JP 5866911 B2 JP5866911 B2 JP 5866911B2 JP 2011203724 A JP2011203724 A JP 2011203724A JP 2011203724 A JP2011203724 A JP 2011203724A JP 5866911 B2 JP5866911 B2 JP 5866911B2
Authority
JP
Japan
Prior art keywords
light receiving
signal
optical waveguide
receiving element
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011203724A
Other languages
English (en)
Other versions
JP2013065714A (ja
Inventor
米田　昌博
昌博 米田
英樹 八木
英樹 八木
尚子 井上
尚子 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011203724A priority Critical patent/JP5866911B2/ja
Priority to US13/609,591 priority patent/US8811830B2/en
Publication of JP2013065714A publication Critical patent/JP2013065714A/ja
Application granted granted Critical
Publication of JP5866911B2 publication Critical patent/JP5866911B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)
  • Optical Communication System (AREA)

Description

本発明は、多チャネル光導波路型受光デバイスに関するものである。
近年、光通信システムにおける伝送容量を増大させる為に、４０Ｇｂ／ｓ以上といった高いビットレートを有する光伝送システムが開発されている。このような光伝送システムの通信方式として、周波数利用効率が高く且つ伝送時の分散耐性が高い多値変調方式と、デジタルコヒーレント受信方式とを組み合わせたものがある。そして、１００Ｇｂ／ｓ以上の光通信を可能にする変調方式の一つに、四位相偏移変調（ＱＰＳＫ：quadrature phase shift keying）がある。なお、ＱＰＳＫ信号は２つの偏波によって伝送されるので、この変調方式は、二重偏波ＱＰＳＫ（ＤＰ−ＱＰＳＫ）若しくは偏波モードＱＰＳＫ（ＰＭ−ＱＰＳＫ）と呼ばれることがある。
このような多値変調方式とデジタルコヒーレント受信方式とを組み合わせた通信方式では、光信号の遅延処理、各変調成分毎の分岐、および移相処理等を行う光復調回路と、多チャネルのバランス受信用高速ＯＥ（Optical/Electrical）変換部を含んで構成される受信フロントエンド（Front End：ＦＥ）とが必要となる。
例えば、特許文献１や非特許文献１には、ＤＰ−ＱＰＳＫに使用される受光デバイスが開示されている。これらの受光デバイスは、入力した光信号を互いに直交する２つの偏波状態に分離する偏波分離器（Polarized Beam Spritter：ＰＢＳ）と、光信号と局部発振（Local oscillator）光を干渉させる９０°光ハイブリッドと、光信号を電気信号に変換する複数の受光素子及びＴＩＡ（Trans-Impedance Amplifier）とがハイブリッドに集積されて構成されている。
特開平５−１５８０９６号公報
小川育生他、「ＰＬＣ／ＰＤアレイを用いた集積型コヒーレント受信ＦＥモジュール」、電子情報通信学会、電子情報通信学会総合大会 エレクトロニクス講演論文集１、２３９頁、２０１０年３月
図６は、ＤＰ−ＱＰＳＫに使用される受光デバイスの構成例を示す平面図である。図６を参照すると、この受光デバイス１００は、光導波路基板１１０と、フォトダイオードアレイ１２０と、増幅器（プリアンプ）１３０Ａ及び１３０Ｂとを備えている。
光導波路基板１１０は、石英系平面光波回路（Planar-Lightwave-Cuircut：ＰＬＣ）からなり、９０°光ハイブリッドを構成する。具体的には、光導波路基板１１０は、ＤＰ−ＱＰＳＫによって変調された２つの偏波状態の光信号のうち、一方の偏波状態の光信号Ｌ１を入力する入力ポート１１１ａと、他方の偏波状態の光信号Ｌ２を入力する入力ポート１１１ｂとを有している。また、光導波路基板１１０は、局部発振光Ｌ３を入力する入力ポート１１１ｃ，１１１ｄを更に有している。入力ポート１１１ａ及び１１１ｂからそれぞれ入力された光信号Ｌ１及びＬ２は、光導波路基板１１０が有する方向性結合器１１３ａ及び１１３ｂにおいて局部発振光Ｌ３とそれぞれ干渉することにより、コヒーレント検波が可能な４つの光信号Ｌ１１〜Ｌ１４に分離される。これらの光信号Ｌ１１〜Ｌ１４それぞれは、光導波路基板１１０の出力ポート１１２ａ〜１１２ｄそれぞれから出射される。
フォトダイオードアレイ１２０は、面入射型の４つのフォトダイオード１２１ａ〜１２１ｄを有しており、ＰＤキャリア１２２上に実装されている。フォトダイオード１２１ａ〜１２１ｄそれぞれは、光導波路基板１１０の出力ポート１１２ａ〜１１２ｄそれぞれに対向して配置されており、出力ポート１１２ａ〜１１２ｄから出射される光信号Ｌ１１〜Ｌ１４それぞれを受光する。ＰＤキャリア１２２には、フォトダイオード１２１ａ〜１２１ｄに直流バイアス電圧を供給するための電極パッド１２３ａ〜１２３ｄと、フォトダイオード１２１ａ〜１２１ｄによって生成された光電流を出力するための電極パッド１２４ａ〜１２４ｄとが設けられている。
増幅器１３０Ａは、フォトダイオード１２１ａ及び１２１ｂから出力された光電流を増幅して電圧信号に変換（差動コヒーレント検波）するための差動増幅回路を有している。同様に、増幅器１３０Ｂは、フォトダイオード１２１ｃ及び１２１ｄから出力された光電流を増幅して電圧信号に変換するための差動増幅回路を有している。増幅器１３０Ａの表面には、差動増幅回路に光電流を入力するための電極パッド１３１ａ及び１３１ｂが設けられており、増幅器１３０Ｂの表面には、差動増幅回路に光電流を入力するための電極パッド１３１ｃ及び１３１ｄが設けられている。これらの電極パッド１３１ａ〜１３１ｄは、ボンディングワイヤ１４１ａ〜１４１ｄを介してＰＤキャリア１２２の電極パッド１２４ａ〜１２４ｄと電気的に接続されている。なお、電極パッド１３１ａ〜１３１ｄの間には、基準電位（ＧＮＤ電位）用の電極パッド１３２ａ〜１３２ｆが配置されている。
図６を参照すると、受光デバイス１００は、直流バイアス電圧に対してバイパスコンデンサとして作用するチップ状のキャパシタ１５１〜１５４を更に備えている。キャパシタ１５１及び１５２は、光導波路基板１１０及びＰＤキャリア１２２の側面に沿って並んで配置されており、キャパシタ１５３及び１５４は、光導波路基板１１０及びＰＤキャリア１２２の反対側の側面に沿って並んで配置されている。キャパシタ１５１〜１５４が有する一対の電極のうち一方の電極１５１ａ〜１５４ａは、キャパシタ１５１〜１５４の上面に設けられている。これらの電極１５１ａ〜１５４ａは、ボンディングワイヤ１４２ａ〜１４２ｄを介してＰＤキャリア１２２の電極パッド１２３ａ〜１２３ｄと電気的に接続されており、また、ボンディングワイヤ１４３ａ〜１４３ｄを介して直流電源（不図示）と電気的に接続されている。なお、キャパシタ１５１〜１５４が有する一対の電極のうち他方の電極（不図示）は、基準電位（ＧＮＤ電位）に接続されている。
以上の構成を備える受光デバイス１００には、次に述べる課題がある。ＤＰ−ＱＰＳＫに使用される受光デバイス１００では、出力される電気信号が高周波であるため、フォトダイオード１２１ａ〜１２１ｄからの光電流を増幅器１３０Ａ、１３０Ｂに入力するための信号配線（ボンディングワイヤ１４１ａ〜１４１ｄ）の長さが、できるだけ短く且つ互いに等しいことが望ましい。このようにボンディングワイヤ１４１ａ〜１４１ｄの長さを揃えることによって、大きなリードインダクタンス成分による周波数応答特性の劣化や、各信号間での周波数応答特性のばらつきを回避することができる。
これと同様の理由から、キャパシタ１５１〜１５４とフォトダイオード１２１ａ〜１２１ｄとを接続するボンディングワイヤ１４２ａ〜１４２ｄの長さもまた、できるだけ短く且つ互いに等しいことが望ましい。しかしながら、図６に示されたようにキャパシタ１５１〜１５４を光導波路基板１１０及びＰＤキャリア１２２の両側面に沿って配置したのでは、内側の電極パッド１２３ｂ及び１２３ｃとキャパシタ１５２及び１５３とを接続するボンディングワイヤ１４２ｂ及び１４２ｃの長さが、外側の電極パッド１２３ａ及び１２３ｄとキャパシタ１５１及び１５４とを接続するボンディングワイヤ１４２ａ及び１４２ｄの長さよりも長くなってしまう。したがって、内側のフォトダイオード１２１ｂ及び１２１ｃから出力される各信号に、大きなリードインダクタンス成分による周波数応答特性の劣化が生じるおそれがある。また、ボンディングワイヤ１４１ａ〜１４１ｄの長さを短く揃えることが困難となるので、各フォトダイオード１２１ａ〜１２１ｄから出力される各信号間での周波数応答特性のばらつきを抑えることが困難となる。
本発明は、このような問題点に鑑みてなされたものであり、バイパスコンデンサと受光素子との間の配線長を短く揃えることが可能な多チャネル光導波路型受光デバイスを提供することを目的とする。
上述した課題を解決するために、本発明による多チャネル光導波路型受光デバイスは、四位相偏移変調方式によって変調された第１〜第４の信号成分を含む光信号を入力する入力ポートと、入力ポートに光結合され、光信号を第１〜第４の信号成分に分岐する光分岐部と、光分岐部から出力された第１〜第４の信号成分の光強度に応じた電気信号をそれぞれ生成する第１〜第４の受光素子部と、第１〜第４の受光素子部それぞれにバイアス電圧を供給する第１〜第４の配線と、バイアス電圧が供給される第１〜第４の受光素子部の電極と基準電位線との間に電気的に接続された第１〜第４のキャパシタと、第１〜第４の受光素子部から出力された電気信号をそれぞれ増幅する信号増幅部とを備え、光分岐部、第１〜第４の受光素子部、及び第１〜第４のキャパシタが、共通の光導波路基板に形成されており、信号増幅部の第１〜第４の信号入力用電極が、光導波路基板の第１の方向に延びる一端縁に沿ってこの順で配置されており、第１〜第４の受光素子部が光導波路基板において一端縁に沿ってこの順で配置されており、第１〜第４の受光素子部それぞれの信号出力用電極が、信号増幅部の第１〜第４の信号入力用電極と第１〜第４のボンディングワイヤそれぞれを介して電気的に接続されており、第１〜第４のキャパシタそれぞれが、第１〜第４の受光素子部それぞれに対し第１の方向に並んで配置されており、第１〜第４のキャパシタの基準電位側電極にそれぞれの一端が接続された第５〜第８のボンディングワイヤが第１〜第４のボンディングワイヤに沿って設けられており、該第５〜第８のボンディングワイヤの各他端が信号増幅部の第１〜第４の基準電位用電極に接続されていることを特徴とする。
この多チャネル光導波路型受光デバイスでは、第１〜第４の受光素子部及び第１〜第４のキャパシタが、共通の光導波路基板に形成されている。そして、第１〜第４の受光素子部が、第１の方向に延びる一端縁に沿って配置されており、第１〜第４のキャパシタそれぞれが、第１〜第４の受光素子部それぞれに対し第１の方向に並んで配置されている。このように各受光素子部および各キャパシタが配置されることにより、図６のようにキャパシタ１５１〜１５４が光導波路基板１１０の側面に沿って配置される場合と比較して、各キャパシタと受光素子部との間の配線長を短く揃えることが可能となる。したがって、この多チャネル光導波路型受光デバイスによれば、リードインダクタンス成分による周波数応答特性の劣化や、受光素子から出力される各信号間での周波数応答特性のばらつきを効果的に抑えることができる。なお、光導波路基板において、第１〜第４のキャパシタは、例えば２層の金属層と、該２層の金属層間に挟まれた絶縁層とによって好適に構成されることができる。
また、図６に示された構成では、光導波路基板１１０とフォトダイオードアレイ１２０とが別個に設けられているので、光導波路基板１１０の出力ポート１１２ａ〜１１２ｄの光軸上にフォトダイオード１２１ａ〜１２１ｄの位置を調整することが必要となり、製造時の工程数が増加してしまう。これに対し、上記した多チャネル光導波路型受光デバイスでは、四位相偏移変調方式によって変調された光信号を第１〜第４の信号成分に分岐する光分岐部と、第１〜第４の信号成分の光強度に応じた電気信号をそれぞれ生成する第１〜第４の受光素子部とが、共通の光導波路基板に形成されている。これにより、第１〜第４の受光素子部の光軸調整が不要となり、製造時の工程数を抑えることができる。また、多チャネル光導波路型受光デバイスを小型に構成することができる。
また、上記した多チャネル光導波路型受光デバイスでは、信号増幅部の第１〜第４の信号入力用電極が光導波路基板の一端縁に沿って配置されており、第１〜第４の受光素子部の信号出力用電極が、信号増幅部の第１〜第４の信号入力用電極に第１〜第４のボンディングワイヤを介して接続されている。更に、第１〜第４のキャパシタの基準電位側電極と信号増幅部の第１〜第４の基準電位用電極とが、上記第１〜第４のボンディングワイヤに沿って配置された第５〜第８のボンディングワイヤによって接続されている。信号増幅部、受光素子部およびキャパシタの各電極をこのように配置し、これらをボンディングワイヤで接続することによって、高周波信号が通過する第１〜第４のボンディングワイヤを、基準電位線としての第５〜第８のボンディングワイヤによって挟むことができ、高周波信号へのノイズを低減することができる。特に、第１及び第２の受光素子部が、第１の方向において第１のキャパシタと第２のキャパシタとの間に配置されており、第３及び第４の受光素子部が、第１の方向において第３のキャパシタと第４のキャパシタとの間に配置されていることによって、このような効果が顕著となる。
また、多チャネル光導波路型受光デバイスは、第１〜第４の配線が、第１〜第４のキャパシタのバイアス電圧側電極にそれぞれの一端が接続され、他端がバイアス電圧源に電気的に接続された第９〜第１２のボンディングワイヤを含んでおり、第１の方向と交差する第２の方向における第２及び第３のキャパシタのバイアス電圧側電極の先端と光導波路基板の一端縁との距離が、第１及び第４のキャパシタのバイアス電圧側電極の該第２の方向における先端と一端縁との距離よりも長いことを特徴としてもよい。このように、第１〜第４のキャパシタのバイアス電圧側電極の先端の位置を設定することによって、第９〜第１２のボンディングワイヤが互いに交錯することを回避することができる。
本発明による多チャネル光導波路型受光デバイスによれば、バイパスコンデンサ（キャパシタ）と受光素子との間の配線長を短く揃えることができる。
図１は、本発明の一実施形態に係る多チャネル光導波路型受光デバイスの構成を示す平面図である。 図２は、図１に示されたII−II線に沿った断面図である。 図３は、図１に示されたIII−III線に沿った断面図である。 図４は、図１に示されたIV−IV線に沿った断面図である。 図５は、図１に示されたＶ−Ｖ線に沿った断面図である。 図６は、ＤＰ−ＱＰＳＫに使用される受光デバイスの構成例を示す平面図である。
以下、添付図面を参照しながら本発明による多チャネル光導波路型受光デバイスの実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、本発明の一実施形態に係る多チャネル光導波路型受光デバイス（以下、単に受光デバイスという）の構成を示す平面図である。また、図２は図１に示されたII−II線に沿った断面を示しており、図３は図１に示されたIII−III線に沿った断面を示しており、図４は図１に示されたIV−IV線に沿った断面を示しており、図５は図１に示されたＶ−Ｖ線に沿った断面を示している。
図１に示されるように、本実施形態の受光デバイス１Ａは、光導波路基板１０と、信号増幅部５０Ａ，５０Ｂとを備えている。光導波路基板１０は、略矩形状といった平面形状を有しており、例えばＩｎＰといった化合物半導体から成る基板上に光導波路が形成されて成る。光導波路基板１０は、２つの入力ポート１１ａ，１１ｂと、光分岐部（光カプラ）１２とを有している。また、光導波路基板１０は、基板上に形成された第１〜第４の受光素子部１３ａ〜１３ｄと、第１〜第４のキャパシタ１４ａ〜１４ｄとを更に有している。
光導波路基板１０は、所定の第１の方向Ａに沿って延びる一対の端縁１０ａ，１０ｂを有している。２つの入力ポート１１ａ，１１ｂは、光導波路基板１０の端縁１０ａ，１０ｂのうち、一方の端縁１０ａに設けられている。２つの入力ポート１１ａ，１１ｂのうち一方の入力ポート１１ａには、ＱＰＳＫ方式によって変調された４つの信号成分（第１〜第４の信号成分）を含む光信号Ｌａが受光デバイス１Ａの外部より入力される。また、他方の入力ポート１１ｂには、局部発振光Ｌｂが入力される。入力ポート１１ａ，１１ｂそれぞれは、光導波路１５ａ，１５ｂそれぞれを介して光分岐部１２と光学的に結合されている。なお、光導波路１５ａ，１５ｂは、屈折率が比較的大きい材料（例えばＩｎＧａＡｓＰ）から成るコアと、屈折率が該コアよりも小さい材料（例えばＩｎＰ）から成り該コアを覆うクラッドとによって好適に構成される。
光分岐部１２は、９０°光ハイブリッドを構成する。すなわち、光分岐部１２は、ＭＭＩカプラによって構成されており、光信号Ｌａと局部発振光Ｌｂとを相互に干渉させることによって、光信号Ｌａを、ＱＰＳＫ方式によって変調された４つの信号成分Ｌｃ１〜Ｌｃ４それぞれに分岐する。なお、これら４つの信号成分Ｌｃ１〜Ｌｃ４のうち、信号成分Ｌｃ１及びＬｃ２は偏波状態が互いに等しく、同相（In-phase）関係を有する。また、信号成分Ｌｃ３及びＬｃ４の偏波状態は、互いに等しく且つ信号成分Ｌｃ１及びＬｃ２の偏波状態とは異なっている。信号成分Ｌｃ３及びＬｃ４は、直角位相（Quadrature）関係を有する。
受光素子部１３ａ〜１３ｄは、ＰＩＮフォトダイオードとしての構成を有しており、光導波路基板１０の端縁１０ｂに沿って、この順で並んで配置されている。受光素子部１３ａ〜１３ｄそれぞれは、光導波路１５ｃ〜１５ｆそれぞれを介して光分岐部１２の４つの出力端と光学的に結合されている。受光素子部１３ａ〜１３ｄのカソードには、一定のバイアス電圧が供給される。受光素子部１３ａ〜１３ｄそれぞれは、４つの信号成分Ｌｃ１〜Ｌｃ４それぞれを光分岐部１２から受け、これら信号成分Ｌｃ１〜Ｌｃ４それぞれの光強度に応じた電気信号（光電流）を生成する。光導波路基板１０上には、受光素子部１３ａ〜１３ｄのアノードに電気的に接続された信号出力用電極パッド１６ａ〜１６ｄが設けられている。信号出力用電極パッド１６ａ〜１６ｄは、光導波路基板１０の端縁１０ｂに沿って、第１の方向Ａに並んで設けられている。信号出力用電極パッド１６ａ〜１６ｄそれぞれは、ボンディングワイヤ２０ａ〜２０ｄそれぞれを介して、後述する信号増幅部５０Ａ，５０Ｂの信号入力用電極パッド５１ａ〜５１ｄそれぞれと電気的に接続されている。なお、ボンディングワイヤ２０ａ〜２０ｄは、本実施形態における第１〜第４のボンディングワイヤである。
キャパシタ１４ａ〜１４ｄは、例えば、光導波路基板１０上に積層された２層の金属層と、該２層の金属層間に挟まれた絶縁層とによって好適に構成される。キャパシタ１４ａ〜１４ｄそれぞれは、受光素子部１３ａ〜１３ｄそれぞれに対し第１の方向Ａに並んで（隣り合って）配置されており、バイアス電圧が供給される受光素子部１３ａ〜１３ｄそれぞれのカソードと、基準電位線（ＧＮＤ線）との間に電気的に接続される。すなわち、２層の金属層のうち一方の金属層が受光素子部１３ａ〜１３ｄのカソードに接続され、他方の金属層が基準電位線（ＧＮＤ線）に接続される。本実施形態では、受光素子部１３ａ及び１３ｂが、第１の方向Ａにおいてキャパシタ１４ａとキャパシタ１４ｂとの間に配置されており、受光素子部１３ｃ及び１３ｄが、第１の方向Ａにおいてキャパシタ１４ｃとキャパシタ１４ｄとの間に配置されている。
キャパシタ１４ａ〜１４ｄそれぞれは、上記一方の金属層に接続されたバイアス電圧側電極パッド１７ａ〜１７ｄそれぞれと、上記他方の金属層に接続された基準電位側電極パッド１８ａ〜１８ｄそれぞれとを有している。基準電位側電極パッド１８ａ〜１８ｄは、第１の方向Ａと交差する第２の方向Ｂにおいて、バイアス電圧側電極パッド１７ａ〜１７ｄと光導波路基板１０の端縁１０ｂとの間に配置されている。そして、基準電位側電極パッド１８ａ〜１８ｄは端縁１０ｂに向けて延びており、バイアス電圧側電極パッド１７ａ〜１７ｄは端縁１０ｂから離れる向きに延びている。
バイアス電圧側電極パッド１７ａ〜１７ｄそれぞれには、ボンディングワイヤ２０ｉ〜２０ｍそれぞれの一端が接続されている。ボンディングワイヤ２０ｉ〜２０ｍそれぞれの他端は、図示しないバイアス電圧源と電気的に接続されている。バイアス電圧側電極パッド１７ｂ，１７ｃの第２の方向Ｂの長さは、バイアス電圧側電極パッド１７ａ，１７ｄの第２の方向Ｂの長さよりも長く形成されている。換言すれば、第２の方向Ｂにおけるバイアス電圧側電極パッド１７ｂ，１７ｃの先端と光導波路基板１０の端縁１０ｂとの距離は、第２の方向Ｂにおけるバイアス電圧側電極パッド１７ａ，１７ｄの先端と端縁１０ｂとの距離よりも長い。
基準電位側電極パッド１８ａ〜１８ｄそれぞれには、ボンディングワイヤ２０ｅ〜２０ｈそれぞれの一端が接続されている。ボンディングワイヤ２０ｅ〜２０ｈは、ボンディングワイヤ２０ａ〜２０ｄに沿って設けられており、ボンディングワイヤ２０ｅ〜２０ｈそれぞれの他端は、信号増幅部５０Ａ，５０Ｂの基準電位用電極パッド５２ａ、５２ｃ、５２ｄ及び５２ｆそれぞれに接続されている。なお、ボンディングワイヤ２０ｅ〜２０ｈは、本実施形態における第４〜第８のボンディングワイヤである。また、ボンディングワイヤ２０ｉ〜２０ｍは、本実施形態における第９〜第１２のボンディングワイヤであり、受光素子部１３ａ〜１３ｄそれぞれにバイアス電圧を供給する第１〜第４の配線の各一部を構成する。
信号増幅部５０Ａ及び５０Ｂは、受光素子部１３ａ〜１３ｄから出力された電気信号（光電流）を増幅する増幅器（プリアンプ）である。信号増幅部５０Ａは、２つの信号入力用電極パッド５１ａ及び５１ｂを有しており、信号入力用電極パッド５１ａ及び５１ｂに入力された電気信号の差動増幅を行って一つの電圧信号を生成する。また、信号増幅部５０Ｂは、２つの信号入力用電極パッド５１ｃ及び５１ｄを有しており、信号入力用電極パッド５１ｃ及び５１ｄに入力された電気信号の差動増幅を行って一つの電圧信号を生成する。信号入力用電極パッド５１ａ〜５１ｄは、光導波路基板１０の端縁１０ｂに沿って、第１の方向Ａにこの順で並んで配置されている。前述したように、信号入力用電極パッド５１ａ〜５１ｄそれぞれは、ボンディングワイヤ２０ａ〜２０ｄそれぞれを介して信号出力用電極パッド１６ａ〜１６ｄそれぞれと電気的に接続されている。なお、本実施形態において、信号入力用電極パッド５１ａ及び５１ｂは第１及び第２の信号入力用電極であり、信号入力用電極パッド５１ｃ及び５１ｄは第３及び第４の信号入力用電極である。
また、信号増幅部５０Ａは、３つの基準電位用電極パッド５２ａ〜５２ｃを更に有している。基準電位用電極パッド５２ａ〜５２ｃは、光導波路基板１０の端縁１０ｂに沿って、第１の方向Ａにこの順で並んで配置されている。上述した信号入力用電極パッド５１ａは基準電位用電極パッド５２ａ及び５２ｂの間に配置されており、信号入力用電極パッド５１ｂは基準電位用電極パッド５２ｂ及び５２ｃの間に配置されている。同様に、信号増幅部５０Ｂは、３つの基準電位用電極パッド５２ｄ〜５２ｆを更に有している。基準電位用電極パッド５２ｄ〜５２ｆは、光導波路基板１０の端縁１０ｂに沿って、第１の方向Ａにこの順で並んで配置されている。上述した信号入力用電極パッド５１ｃは基準電位用電極パッド５２ｄ及び５２ｅの間に配置されており、信号入力用電極パッド５１ｄは基準電位用電極パッド５２ｅ及び５２ｆの間に配置されている。前述したように、信号増幅部５０Ａ，５０Ｂの基準電位用電極パッド５２ａ、５２ｃ、５２ｄ及び５２ｆそれぞれは、ボンディングワイヤ２０ｅ〜２０ｈそれぞれを介して基準電位側電極パッド１８ａ〜１８ｄそれぞれと電気的に接続されている。なお、本実施形態において、基準電位用電極パッド５２ａは第１の基準電位用電極であり、基準電位用電極パッド５２ｃは第２の基準電位用電極であり、基準電位用電極パッド５２ｄは第３の基準電位用電極であり、基準電位用電極パッド５２ｆは第４の基準電位用電極である。
ここで、図２〜図５を参照して、受光素子部１３ａ〜１３ｄ、キャパシタ１４ａ〜１４ｄ、及び光導波路１５ａ〜１５ｆの断面構造について詳細に説明する。
まず、光導波路１５ａ〜１５ｆの断面構造について説明する。図２は、光導波路１５ｆの光導波方向に垂直な断面の構造を示す図である。また、図３には、光導波路１５ｆの光導波方向に沿った断面構造が含まれている。なお、他の光導波路１５ａ〜１５ｅは、光導波路１５ｆと同様の断面構造を有している。
図２及び図３を参照すると、光導波路１５ｆは、基板２１上に設けられたバッファ層２２と、半絶縁性のバッファ層２２上に設けられた光導波コア層２３と、光導波コア層２３上に設けられたクラッド層２４とを含んで構成されている。基板２１及びバッファ層２２は、例えば半絶縁性のＩｎＰからなる。光導波コア層２３は、屈折率がバッファ層２２よりも大きく且つバッファ層２２と格子整合できる材料（例えばＩｎＧａＡｓＰ）からなる。一例では、光導波コア層２３のＩｎＧａＡｓＰのバンドギャップ波長は１．０５μｍである。クラッド層２４は、屈折率が光導波コア層２３よりも小さく且つ光導波コア層２３と格子整合できる材料（例えばアンドープＩｎＰ）からなる。バッファ層２２の一部、光導波コア層２３、及びクラッド層２４は、所定の光導波方向に延びるメサ構造を構成しており、このメサ構造は、一対の側面２５ａ，２５ｂを有している。このメサ構造により、光導波路１５ｆにおいて光導波コア層２３内を光信号が伝搬することができる。なお、このメサ構造の一対の側面２５ａ，２５ｂ及び上面は、３層の絶縁膜２６〜２８に覆われることによって保護されている。絶縁膜２６〜２８は、例えば絶縁性シリコン化合物（ＳｉＮ、ＳｉＯＮ、またはＳｉＯ２）から成る。
次に、受光素子部１３ａ〜１３ｄの断面構造について説明する。図３には、受光素子部１３ｄの光導波方向に沿った断面構造が含まれている。また、図４には、受光素子部１３ｄの光導波方向に垂直な断面の構造が含まれている。なお、他の受光素子部１３ａ〜１３ｃは受光素子部１３ｄと同様の断面構造を有している。
図３及び図４を参照すると、受光素子部１３ｄは、基板２１上に順に積層された、エッチングストップ層３１、ｎ型バッファ層３２、ｎ型ヘテロ障壁緩和層３３、光吸収層３４、ｉ型またはｐ型のヘテロ障壁緩和層３５、ｐ型クラッド層３６、ｐ型ヘテロ障壁緩和層３７、及びｐ型コンタクト層３８を有している。エッチングストップ層３１は、例えばアンドープＩｎＧａＡｓＰからなり、そのバンドギャップ波長は例えば１．１５μｍである。ｎ型バッファ層３２は、例えばＳｉドープＩｎＰからなる。ｎ型ヘテロ障壁緩和層３３は、例えばＳｉドープＩｎＧａＡｓＰからなり、そのバンドギャップ波長は例えば１．４μｍである。光吸収層３４は、例えばアンドープＩｎＧａＡｓからなる。ｉ型またはｐ型ヘテロ障壁緩和層３５は、例えば２層のアンドープまたはＺｎドープＩｎＧａＡｓＰからなり、２層それぞれのバンドギャップ波長は例えば１．３μｍ及び１．１μｍである。ｐ型クラッド層３６は、例えばＺｎドープＩｎＰからなる。ｐ型ヘテロ障壁緩和層３７は、例えば２層のＺｎドープＩｎＧａＡｓＰからなり、２層それぞれのバンドギャップ波長は例えば１．１μｍ及び１．３μｍである。ｐ型コンタクト層３８は、例えばＺｎドープＩｎＧａＡｓからなる。
図４に示されるように、ｎ型バッファ層３２の一部、ｎ型ヘテロ障壁緩和層３３、光吸収層３４、ｉ型またはｐ型ヘテロ障壁緩和層３５、ｐ型クラッド層３６、ｐ型ヘテロ障壁緩和層３７、及びｐ型コンタクト層３８は、所定の光導波方向（本実施形態では第２の方向Ｂ）に延びるメサ構造を構成しており、このメサ構造は、一対の側面４０ａ，４０ｂを有している。そして、光導波方向におけるｎ型ヘテロ障壁緩和層３３、光吸収層３４、及びｉ型またはｐ型ヘテロ障壁緩和層３５の一端は、前述した光導波路１５ｆの光導波コア層２３と接することにより、光導波コア層２３と光学的に結合されている。また、このメサ構造の一対の側面４０ａ，４０ｂは、例えばＦｅドープＩｎＰといった半絶縁性材料からなる埋込領域４１ａ，４１ｂによって埋め込まれている。
受光素子部１３ｄは、３層の絶縁膜２６〜２８を更に有している。絶縁膜２６〜２８は、前述した光導波路１５ａ〜１５ｆと共通のものであり、メサ構造の上面から埋込領域４１ａ，４１ｂ上にかけて設けられており、これらを覆って保護している。また、絶縁膜２６〜２８は、メサ構造の上面に開口を有しており、該開口により絶縁膜２６〜２８から露出したｐ型コンタクト層３８の上には、ｐ型オーミック電極３９が設けられている。ｐ型オーミック電極３９は、例えばＡｕＺｎ若しくはＰｔとコンタクト層３８との合金からなる。そして、ｐ型オーミック電極３９上には、配線４２が設けられている。図３に示されるように、配線４２は、光導波方向（第２の方向Ｂ）に延びており、ｐ型オーミック電極３９と信号出力用電極パッド１６ｄとを電気的に接続する。配線４２は例えばＴｉＷ／Ａｕ若しくはＴｉ／Ｐｔ／Ａｕといった積層構造を有しており、信号出力用電極パッド１６ｄは例えばＡｕメッキによって形成される。
また、図４に示されるように、絶縁膜２６は、受光素子部１３ｄのメサ構造から離れたｎ型バッファ層３２の上にも、別の開口を有している。該開口により絶縁膜２６から露出したｎ型バッファ層３２の上には、ｎ型オーミック電極４３が設けられている。ｎ型オーミック電極４３は、例えばＡｕＧｅ若しくはＡｕＧｅＮｉとｎ型バッファ層３２との合金からなる。そして、ｎ型オーミック電極４３上には、後述するキャパシタ１４ｄから下部金属層４４が延びている。
次に、キャパシタ１４ａ〜１４ｄの断面構造について説明する。図４には、キャパシタ１４ｄの光導波方向に垂直な断面の構造が含まれている。また、図５は、キャパシタ１４ｄの光導波方向に沿った断面構造が含まれている。なお、他のキャパシタ１４ａ〜１４ｃはキャパシタ１４ｄと同様の断面構造を有している。
図４及び図５を参照すると、キャパシタ１４ｄは、基板２１上に順に積層された、絶縁膜２６、下部金属層４４、絶縁膜２７、上部金属層４５、及び絶縁膜２８を有している。下部金属層４４及び上部金属層４５は、例えばＴｉＷ／Ａｕ若しくはＴｉ／Ｐｔ／Ａｕといった金属積層構造を有している。絶縁膜２６〜２８は、受光素子部１３ａ〜１３ｄ及び光導波路１５ａ〜１５ｆと共通のものであり、例えば絶縁性シリコン化合物（ＳｉＮ、ＳｉＯＮ、またはＳｉＯ２）から成る。このように、キャパシタ１４ｄは、絶縁膜２７が下部金属層４４及び上部金属層４５に挟まれた構成を備えており、いわゆるＭＩＭ（Metal insulator metal）構造を有している。
図５に示されるように、基板２１の板面に沿った方向における上部金属層４５の寸法は、同方向における下部金属層４４の寸法より小さくなっている。そして、上部金属層４５に覆われていない下部金属層４４の部分上では、絶縁膜２７，２８に開口が形成されている。該開口から露出した下部金属層４４上には、配線４６が設けられている。配線４６は、光導波方向（第２の方向Ｂ）において光導波路基板１０の端縁１０ｂから遠ざかる向きに延びており、下部金属層４４とバイアス電圧側電極パッド１７ｄとを電気的に接続する。また、上部金属層４５を覆う絶縁膜２８には別の開口が形成されており、該開口から露出した上部金属層４５上には、配線４７が設けられている。配線４７は、光導波方向（第２の方向Ｂ）において光導波路基板１０の端縁１０ｂに近づく向きに延びており、上部金属層４５と基準電位側電極パッド１８ｄとを電気的に接続する。なお、配線４６及び４７は例えばＴｉＷ／Ａｕ若しくはＴｉ／Ｐｔ／Ａｕといった積層構造を有しており、バイアス電圧側電極パッド１７ｄ及び基準電位側電極パッド１８ｄは例えばＡｕメッキによって形成される。
以上の構成を備える本実施形態の受光デバイス１Ａによって得られる効果について説明する。
受光デバイス１Ａでは、受光素子部１３ａ〜１３ｄ及びキャパシタ１４ａ〜１４ｄが、共通の光導波路基板１０に形成されている。そして、受光素子部１３ａ〜１３ｄが、第１の方向Ａに延びる端縁１０ｂに沿って配置されており、キャパシタ１４ａ〜１４ｄそれぞれが、受光素子部１３ａ〜１３ｄそれぞれに対し第１の方向Ａに並んで配置されている。このように受光素子部１３ａ〜１３ｄおよびキャパシタ１４ａ〜１４ｄが配置されることにより、図６のようにキャパシタ１５１〜１５４が光導波路基板１１０の側面に沿って配置される場合と比較して、キャパシタと受光素子との間の配線長を短く揃えることが可能となる。したがって、本実施形態の受光デバイス１Ａによれば、リードインダクタンス成分による周波数応答特性の劣化や、受光素子から出力される各信号間での周波数応答特性のばらつきを効果的に抑えることができる。
また、図６に示された構成では、光導波路基板１１０とフォトダイオードアレイ１２０とが別個に設けられているので、光導波路基板１１０の出力ポート１１２ａ〜１１２ｄの光軸上にフォトダイオード１２１ａ〜１２１ｄの位置を調整することが必要となり、製造時の工程数が増加してしまう。これに対し、本実施形態の受光デバイス１Ａでは、ＱＰＳＫ方式によって変調された光信号Ｌａを信号成分Ｌｃ１〜Ｌｃ４に分岐する光分岐部１２と、信号成分Ｌｃ１〜Ｌｃ４の光強度に応じた電気信号をそれぞれ生成する受光素子部１３ａ〜１３ｄとが、共通の光導波路基板１０に形成されている。これにより、受光素子の光軸調整が不要となり、製造時の工程数を抑えることができる。また、受光デバイス１Ａを小型に構成することができる。
また、上記した受光デバイス１Ａでは、信号増幅部５０Ａ，５０Ｂの信号入力用電極パッド５１ａ〜５１ｄが光導波路基板１０の端縁１０ｂに沿って配置されており、受光素子部１３ａ〜１３ｄの信号出力用電極パッド１６ａ〜１６ｄが、信号増幅部５０Ａ，５０Ｂの信号入力用電極パッド５１ａ〜５１ｄにボンディングワイヤ２０ａ〜２０ｄを介して接続されている。更に、キャパシタ１４ａ〜１４ｄの基準電位側電極パッド１８ａ〜１８ｄと信号増幅部５０Ａ，５０Ｂの基準電位用電極パッド５２ａ，５２ｃ，５２ｄ及び５２ｆとが、ボンディングワイヤ２０ａ〜２０ｄに沿って配置されたボンディングワイヤ２０ｅ〜２０ｈによって接続されている。信号増幅部５０Ａ，５０Ｂ、受光素子部１３ａ〜１３ｄおよびキャパシタ１４ａ〜１４ｄの各電極パッドをこのように配置し、これらをボンディングワイヤ２０ａ〜２０ｈで接続することによって、高周波信号が通過するボンディングワイヤ２０ａ〜２０ｄを、基準電位線としてのボンディングワイヤ２０ｅ〜２０ｈによって挟むことができ、高周波信号へのノイズを低減することができる。特に、本実施形態のように、受光素子部１３ａ及び１３ｂが、第１の方向Ａにおいてキャパシタ１４ａとキャパシタ１４ｂとの間に配置されており、受光素子部１３ｃ及び１３ｄが、第１の方向Ａにおいてキャパシタ１４ｃとキャパシタ１４ｄとの間に配置されていることによって、このような効果が顕著となる。
また、本実施形態のように、キャパシタ１４ｂ及び１４ｃのバイアス電圧側電極パッド１７ｂ及び１７ｃの先端と、光導波路基板１０の端縁１０ｂとの第２の方向Ｂにおける距離が、キャパシタ１４ａ及び１４ｄのバイアス電圧側電極パッド１７ａ及び１７ｄの先端と、端縁１０ｂとの第２の方向Ｂにおける距離よりも長いことが好ましい。キャパシタ１４ａ〜１４ｄのバイアス電圧側電極パッド１７ａ〜１７ｄの先端の位置をこのように設定することによって、ボンディングワイヤ２０ｉ〜２０ｍが互いに交錯することを回避することができる。
本発明による多チャネル光導波路型受光デバイスは、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態では基板２１として半絶縁性基板が用いられているが、この半絶縁性基板に代えて絶縁性の基板が用いられてもよい。また、上述した実施形態では活性層より下層（基板側）の導電型がｎ型となっており、活性層より上層の導電型がｐ型となっているが、これらの導電型は逆であってもよい。すなわち、活性層より下層（基板側）の導電型がｐ型であり、活性層より上層の導電型がｎ型であっても、本発明の効果を好適に奏することができる。
また、上述した実施形態では、光導波路や第１〜第４の受光素子部として、ＧａＡｓ系半導体により構成されたものを例示しているが、光導波路や第１〜第４の受光素子部を構成する半導体はこれに限定されない。
以上、本発明を実施例に基づいて具体的に説明したが、本発明は、この実施例に限定されるものではなく、その要旨に逸脱しない範囲において変更可能である。
１Ａ…受光デバイス、１０…光導波路基板、１０ａ，１０ｂ…端縁、１１ａ，１１ｂ…入力ポート、１２…光分岐部、１３ａ〜１３ｄ…受光素子部、１４ａ〜１４ｄ…キャパシタ、１５ａ〜１５ｆ…光導波路、１６ａ〜１６ｄ…信号出力用電極パッド、１７ａ〜１７ｄ…バイアス電圧側電極パッド、１８ａ〜１８ｄ…基準電位側電極パッド、２０ａ〜２０ｍ…ボンディングワイヤ、２１…基板、２２…バッファ層、２３…光導波コア層、２４…クラッド層、２６〜２８…絶縁膜、３１…エッチングストップ層、３２…ｎ型バッファ層、３３…ｎ型ヘテロ障壁緩和層、３４…光吸収層、３５…ｉ型またはｐ型ヘテロ障壁緩和層、３６…ｐ型クラッド層、３７…ｐ型ヘテロ障壁緩和層、３８…ｐ型コンタクト層、３９…ｐ型オーミック電極、４１ａ，４１ｂ…埋込領域、４２，４６，４７…配線、４３…ｎ型オーミック電極、４４…下部金属層、４５…上部金属層、５０Ａ，５０Ｂ…信号増幅部、５１ａ〜５１ｄ…信号入力用電極パッド、５２ａ〜５２ｆ…基準電位用電極パッド、Ａ…第１の方向、Ｂ…第２の方向、Ｌａ…光信号、Ｌｂ…局部発振光、Ｌｃ１〜Ｌｃ４…信号成分。

Claims (3)

  1. 四位相偏移変調方式によって変調された第１〜第４の信号成分を含む光信号を入力する入力ポートと、
    前記入力ポートに光結合され、前記光信号を前記第１〜第４の信号成分に分岐する光分岐部と、
    前記光分岐部から出力された前記第１〜第４の信号成分の光強度に応じた電気信号をそれぞれ生成する第１〜第４の受光素子部と、
    前記第１〜第４の受光素子部それぞれにバイアス電圧を供給する第１〜第４の配線と、
    前記バイアス電圧が供給される前記第１〜第４の受光素子部の電極と基準電位線との間に電気的に接続された第１〜第４のキャパシタと、
    前記第１〜第４の受光素子部から出力された電気信号を増幅する信号増幅部とを備え、
    前記光分岐部、前記第１〜第４の受光素子部、及び前記第１〜第４のキャパシタが、共通の光導波路基板に形成されており、
    前記信号増幅部の第１〜第４の信号入力用電極が、前記光導波路基板の第１の方向に延びる一端縁に沿ってこの順で配置されており、
    前記第１〜第４の受光素子部が前記光導波路基板において前記一端縁に沿ってこの順で配置されており、前記第１〜第４の受光素子部それぞれの信号出力用電極が、前記信号増幅部の前記第１〜第４の信号入力用電極と第１〜第４のボンディングワイヤそれぞれを介して電気的に接続されており、
    前記第１〜第４のキャパシタそれぞれが、前記第１〜第４の受光素子部それぞれに対し前記第１の方向に並んで配置されており、
    前記第１〜第４のキャパシタの基準電位側電極にそれぞれの一端が接続された第５〜第８のボンディングワイヤが前記第１〜第４のボンディングワイヤに沿って設けられており、該第５〜第８のボンディングワイヤの各他端が前記信号増幅部の第１〜第４の基準電位用電極に接続されており、
    前記第１〜第４の配線が、前記第１〜第４のキャパシタのバイアス電圧側電極にそれぞれの一端が接続され、他端がバイアス電圧源に電気的に接続された第９〜第１２のボンディングワイヤを含んでおり、
    前記第１の方向と交差する第２の方向における前記第２及び第３のキャパシタの前記バイアス電圧側電極の先端と前記光導波路基板の前記一端縁との距離が、前記第１及び第４のキャパシタの前記バイアス電圧側電極の該第２の方向における先端と前記一端縁との距離よりも長い、ことを特徴とする多チャネル光導波路型受光デバイス。
  2. 前記第１及び第２の受光素子部が、前記第１の方向において前記第１のキャパシタと前記第２のキャパシタとの間に配置されており、
    前記第３及び第４の受光素子部が、前記第１の方向において前記第３のキャパシタと前記第４のキャパシタとの間に配置されていることを特徴とする、請求項１に記載の多チャネル光導波路型受光デバイス。
  3. 前記第１〜第４のキャパシタそれぞれが、２層の金属層と、該２層の金属層間に挟まれた絶縁層とを有することを特徴とする、請求項１または２に記載の多チャネル光導波路型受光デバイス。
JP2011203724A 2011-09-16 2011-09-16 多チャネル光導波路型受光デバイス Active JP5866911B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011203724A JP5866911B2 (ja) 2011-09-16 2011-09-16 多チャネル光導波路型受光デバイス
US13/609,591 US8811830B2 (en) 2011-09-16 2012-09-11 Multi-channel optical waveguide receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011203724A JP5866911B2 (ja) 2011-09-16 2011-09-16 多チャネル光導波路型受光デバイス

Publications (2)

Publication Number Publication Date
JP2013065714A JP2013065714A (ja) 2013-04-11
JP5866911B2 true JP5866911B2 (ja) 2016-02-24

Family

ID=47880764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011203724A Active JP5866911B2 (ja) 2011-09-16 2011-09-16 多チャネル光導波路型受光デバイス

Country Status (2)

Country Link
US (1) US8811830B2 (ja)
JP (1) JP5866911B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027479A (ja) * 2012-07-26 2014-02-06 Seiko Instruments Inc 光電変換装置
JP5968713B2 (ja) * 2012-07-30 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP5920128B2 (ja) * 2012-09-07 2016-05-18 住友電気工業株式会社 光導波路型受光素子の製造方法および光導波路型受光素子
JP6089953B2 (ja) * 2013-05-17 2017-03-08 住友電気工業株式会社 Ｉｉｉ−ｖ化合物半導体素子を作製する方法
US9848782B2 (en) 2014-02-13 2017-12-26 Nec Corporation Blood pressure estimation device, blood pressure estimation method, blood pressure measurement device, and recording medium
US10072977B2 (en) 2014-02-26 2018-09-11 Nec Corporation Optical module with capacitor and digital coherent receiver using the same
JP2015162576A (ja) * 2014-02-27 2015-09-07 住友電気工業株式会社 半導体光集積素子、半導体光集積素子を作製する方法
JP6364830B2 (ja) * 2014-03-11 2018-08-01 住友電気工業株式会社 半導体光集積素子
JP6447045B2 (ja) * 2014-11-20 2019-01-09 住友電気工業株式会社 光受信モジュール
JP6798662B2 (ja) * 2016-04-25 2020-12-09 住友電工デバイス・イノベーション株式会社 コヒーレント光受信器の特性評価方法
JP6957825B2 (ja) * 2017-03-03 2021-11-02 住友電工デバイス・イノベーション株式会社 コヒーレント光通信用受光デバイス
JP7037958B2 (ja) * 2018-02-27 2022-03-17 住友電気工業株式会社 半導体光集積デバイス
JP7003819B2 (ja) * 2018-04-09 2022-01-21 富士通株式会社 光受信器
JP2020030333A (ja) * 2018-08-23 2020-02-27 住友電工デバイス・イノベーション株式会社 光９０°ハイブリッド素子
CN113924658B (zh) * 2019-06-12 2023-09-05 三菱电机株式会社 光接收模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05158096A (ja) * 1991-12-09 1993-06-25 Fujitsu Ltd コヒーレント光波通信用光受信機
US20020033979A1 (en) * 1999-05-27 2002-03-21 Edwin Dair Method and apparatus for multiboard fiber optic modules and fiber optic module arrays
US8687981B2 (en) * 2007-10-02 2014-04-01 Luxtera, Inc. Method and system for split voltage domain transmitter circuits
JP5077158B2 (ja) * 2008-09-09 2012-11-21 三菱電機株式会社 受光素子
JP2012518202A (ja) * 2009-02-17 2012-08-09 オクラロ テクノロジー リミテッド 光通信用の光チップおよび光デバイス

Also Published As

Publication number Publication date
US20130071129A1 (en) 2013-03-21
US8811830B2 (en) 2014-08-19
JP2013065714A (ja) 2013-04-11

Similar Documents

Publication Publication Date Title
JP5866911B2 (ja) 多チャネル光導波路型受光デバイス
JP6094268B2 (ja) 半導体集積受光デバイス
US8546899B2 (en) Light receiving element, light receiving device, and light receiving module
JP2018148209A (ja) 光導波路型受光素子
US9366835B2 (en) Integrated optical semiconductor device and integrated optical semiconductor device assembly
US10151877B2 (en) Optical circuit module, optical transceiver using the same, and semiconductor photonic device
JP7056827B2 (ja) 光導波路型受光素子
JP5920128B2 (ja) 光導波路型受光素子の製造方法および光導波路型受光素子
US20210249835A1 (en) Photodetector chip, optical receiving and transceiver components, optical module, and communications device
JP7302775B2 (ja) 半導体受光素子
JP7294572B2 (ja) 光導波路型受光素子
JP2017092262A (ja) 光集積素子及びその製造方法並びに光通信装置
US10859766B2 (en) Optical semiconductor device
JP6957825B2 (ja) コヒーレント光通信用受光デバイス
WO2021142588A1 (zh) 一种电光调制器及其制造方法、芯片
JP5962373B2 (ja) 光導波路型半導体素子の製造方法および光導波路型半導体素子
JP7485262B2 (ja) 光導波路型受光素子
JP2022120466A (ja) 受光デバイス及び受光デバイスの製造方法
WO2009144883A1 (ja) 半導体受光素子及びその製造方法
CN117083548A (zh) 一种芯片及光通信设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151221

R150 Certificate of patent or registration of utility model

Ref document number: 5866911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250