JP5962373B2 - 光導波路型半導体素子の製造方法および光導波路型半導体素子 - Google Patents

Description

本発明は、光導波路型半導体素子の製造方法および光導波路型半導体素子に関するものである。

特許文献１には、半導体受光装置が記載されている。この半導体受光装置は、主表面を有する基板と、主表面の一部の領域上に形成された光検出部と、光検出部の前方に形成された光導波路とを備えている。この半導体受光装置は、更に、光検出部の後方に形成され、光導波路と同一の積層構造を有する第１の半導体部材と、光検出部の側面を覆う絶縁性または高抵抗の第２の半導体部材と、光検出部上に配置された電極と、第１の半導体部材よりもさらに後方に形成されたパッドと、電極とパッドとを接続する配線とを備えている。

特開２００１−１２７３３３号公報

光導波路型半導体素子は、光を閉じ込めるコア層を含む光導波路部と、光導波路部に結合された受光素子部などの光半導体素子部とが、共通の半導体基板上にモノリシックに形成された構造を備えている。このような素子では、光導波路部の半導体層構造と、光半導体素子部の半導体層構造とを含むメサ構造が半導体基板上に設けられる。更に、光半導体素子部の半導体層構造上には金属電極膜が設けられ、この金属電極膜は、メサ構造の周辺に設けられたパッド電極と配線パターンを介して接続される。そして、金属電極膜とパッド電極とを配線パターンを介して接続する際、パッド電極の位置によっては、メサ構造の長手方向の端面を越えて配線パターンを延ばすことがある（例えば特許文献１を参照）。

図１７及び図１８は、光導波路型半導体素子の製造過程の一部を示す図である。図１７（ａ）は、光導波路型半導体素子の製造工程（埋込領域形成工程）を示す平面図であり、図１７（ｂ）は、図１７（ａ）のXVII−XVII線に沿った側断面図である。また、図１８（ａ）は、光導波路型半導体素子の製造工程（配線形成工程）を示す平面図であり、図１８（ｂ）は、図１８（ａ）のXVIII−XVIII線に沿った側断面図である。

図１７に示されるように、この光導波路型半導体素子１００は、ＩｎＰ基板１０１を備えている。ＩｎＰ基板１０１は、該ＩｎＰ基板１０１の（１００）面に沿った主面１０１ａを有する。また、この光導波路型半導体素子１００は、ＩｎＰ基板１０１の主面１０１ａ上に形成されたメサ構造１３０を更に備えている。メサ構造１３０は所定の光導波方向に沿って延びており、該所定の光導波方向に沿った両側面１３０ａと、該所定の光導波方向における端面１３０ｂとを有する。なお、図１７は製造途中を示すので、メサ構造１３０の上にはエッチングマスク１５０が残存している。

メサ構造１３０は、主面１０１ａ上に設けられたｎ型バッファ層１３１と、ｎ型バッファ層１３１上に設けられた光導波路部１１０のためのコア層１１１及びクラッド層１１２と、ｎ型バッファ層１３１上に設けられた受光素子部１２０のための光吸収層１２１、ヘテロ障壁緩和層１２２、ｐ型クラッド層１２３、ｐ型ヘテロ障壁緩和層１２４、及びｐ型コンタクト層１２５とを有する。光導波路部１１０のためのコア層１１１と、受光素子部１２０のための光吸収層１２１とは、互いに接しており光学的に結合されている。なお、受光素子部１２０において光導波路部１１０と接する端面とは反対側の端面には、光導波路部１１０と同じ半導体層構造を有する半導体領域１４０が形成されている。

図１７に示される工程では、メサ構造１３０の両側面１３０ａ及び端面１３０ｂを覆うように半導体埋込領域１６０を形成する。この半導体埋込領域１６０は半絶縁性ＩｎＰから成り、エッチングマスク１５０上を除く主面１０１ａ上の領域に選択的に成長する。

半導体埋込領域１６０を形成したのち、エッチングマスク１５０を除去する。そして、図１８に示されるように、絶縁膜１６２によってメサ構造１３０の上面及び半導体埋込領域１６０の表面を覆ったのち、受光素子部１２０上の絶縁膜１６２に開口を形成してオーミック電極層１６４を該開口に形成する。その後、オーミック電極層１６４上からメサ構造１３０の外部に至る金属配線層１６６を形成し、メサ構造１３０の外部における金属配線層１６６の上にパッド電極１６８を形成する。

図１７及び図１８に示された製造方法においては、メサ構造１３０の長手方向をＩｎＰ基板の［１１０］方向とする場合がある。しかしながらそのような場合、次の問題が生じる。図１９（ａ）は、メサ構造１３０の端面１３０ｂ上に成長する半導体埋込領域１６０の成長過程を模式的に示す断面図である。また、図１９（ｂ）は、比較のためメサ構造１３０の側面１３０ａ付近における半導体埋込領域１６０の成長過程を模式的に示す断面図である。

メサ構造１３０の長手方向がＩｎＰ基板１０１の［１１０］方向に沿っている場合、メサ構造１３０の端面１３０ｂ付近では、ＩｎＰ結晶の（１１１）Ａ面が、図１９（ａ）に示される位置に存在することとなる。そして、（１１１）Ａ面の法線方向へのＩｎＰの成長速度は、他の方向への成長速度よりも速い。したがって、図１９（ａ）に示されるように、半導体埋込領域１６０の表面はＡ１１、Ａ１２、及びＡ１３のように成長し、メサ構造１３０の上面に覆い被さるように突出してしまう。半導体埋込領域１６０は、信頼性確保の観点から主面１０１ａ上における成長厚さに換算して０．３μｍ程度を必要とするが、その場合、半導体埋込領域１６０の突出部分（図中の部分Ｂ）の高さは０．６μｍ〜０．９μｍにもなる。なお、メサ構造１３０の端面１３０ｂ付近では、図１９（ｂ）に示されるように、半導体埋込領域１６０の表面はＡ２１、Ａ２２、及びＡ２３の順に成長し、メサ構造１３０の上面を超えることはない。

このように、半導体埋込領域１６０がメサ構造１３０の上面に覆い被さるように突出すると、図１８（ｂ）に示されたように、金属配線層１６６が半導体埋込領域１６０の突出部分Ｂを越えて配設されることとなる。したがって、半導体埋込領域１６０の突出部分Ｂ付近において金属配線層１６６が断線し易くなり、光導波路型半導体素子の信頼性が低下してしまう。

本発明は、このような問題点に鑑みてなされたものであり、メサ構造の上面からメサ構造の外部へ配設される金属配線層の断線を低減することができる光導波路型半導体素子の製造方法、および光導波路型半導体素子を提供することを目的とする。

上述した課題を解決するために、本発明による光導波路型半導体素子の製造方法は、光を閉じ込めるコア層を含む光導波路部と、該光導波路部に結合された光半導体素子部とを共通のＩｎＰ基板上に有する光導波路型半導体素子を製造する方法であって、ＩｎＰ基板の主面上において光導波路部の光導波方向に順に並ぶ第１、第２及び第３の領域のうち第２の領域上に、光半導体素子部のための層構造を有する第１の半導体積層部を形成し、第１及び第３の領域上に、光導波路部のための層構造を有する第２の半導体積層部を形成する半導体積層部形成工程と、第１及び第２の半導体積層部上において光導波方向に延びるエッチングマスクを第１の領域上から第３の領域上に亘って形成し、該エッチングマスクを用いて第１及び第２の半導体積層部をエッチングすることにより、光半導体素子部の層構造及び光導波路部の層構造を含み第３の領域上に端面を有するメサ構造を形成するエッチング工程と、メサ構造の端面、及び第２の領域上から第３の領域上に亘るメサ構造の側面を覆う半導体埋込領域を成長させる埋込層形成工程と、メサ構造の光半導体素子部上から端面上を経てメサ構造の外部に至る金属配線層を形成する配線層形成工程とを備え、光導波方向がＩｎＰ基板の［１１０］方向に沿っており、エッチング工程の際に、主面に沿った面内における端面とＩｎＰ基板の［１１０］方向との成す角度θが０°＜θ＜９０°を満たすようにメサ構造を形成することを特徴とする。

また、本発明による光導波路型半導体素子は、光導波路型半導体素子の製造方法は、所定の光導波方向に順に並ぶ第１、第２及び第３の領域を含む主面を有するＩｎＰ基板と、光を閉じ込めるコア層を含む光導波路部のための層構造を第１及び第３の領域上に含み、光導波路部に結合された光半導体素子部のための層構造を第２の領域上に含み、光導波方向を長手方向として主面上に設けられ、第３の領域上に端面を有するメサ構造と、メサ構造の端面、及び第２の領域上から第３の領域上に亘るメサ構造の側面を覆う半導体埋込領域と、メサ構造の光半導体素子部上から端面上を経てメサ構造の外部に至る金属配線層とを備え、光導波方向がＩｎＰ基板の［１１０］方向に沿っており、主面に沿った面内における端面とＩｎＰ基板の［１１０］方向との成す角度θが０°＜θ＜９０°を満たすことを特徴とする。

上記の光導波路型半導体素子の製造方法および光導波路型半導体素子では、ＩｎＰ基板の主面に沿った面内における、メサ構造の端面とＩｎＰ基板の［１１０］方向との成す角度θが、０°＜θ＜９０°を満たしている。換言すれば、ＩｎＰ基板の主面の法線方向から見て、メサ構造の端面がＩｎＰ基板の（１１０）面に対して傾斜している。このようにメサ構造の端面を傾斜させることによって、メサ構造の端面に対する半導体埋込領域の（１１１）Ａ面の位置が変化し、半導体埋込領域がメサ構造の上面に覆い被さるように成長する（図１９（ａ）を参照）現象を抑えることができる。したがって、上記の光導波路型半導体素子の製造方法および光導波路型半導体素子によれば、メサ構造の上面から端面上を経てメサ構造の外部へ配設される金属配線層の断線を低減することができる。

また、光導波路型半導体素子の製造方法は、角度θが
θ≦（１／２）・［arcsin｛ｄ２／（ｎ・ｄ１）−１｝］＋４５°
（但し、ｄ１は主面上における半導体埋込領域の成長厚さ、ｄ２はエッチングマスクの厚さ、ｎは２以上３以下の定数）を満たすようにメサ構造を形成することを特徴としてもよい。これにより、半導体埋込領域の突出部分の高さがエッチングマスクの高さを下回るので、金属配線層の断線をより効果的に低減することができる。

また、光導波路型半導体素子の製造方法では、半導体埋込領域の平坦化のため、半導体埋込領域を成長させる際に塩化メチルを添加することがある。塩化メチルは、メサ構造の上面に覆い被さる半導体埋込領域の成長を助長するので、上記の光導波路型半導体素子の製造方法は、このような場合に有用である。

また、光導波路型半導体素子は、ＩｎＰ基板上に、光導波路部のための層構造、及び光半導体素子部のための層構造を含むメサ構造が複数形成されており、複数のメサ構造は、光導波方向に垂直な方向に並んで配置されており、金属配線層は、光導波方向に延伸して設けられていることを特徴としてもよい。このような構成により、複数の光半導体素子部の各電極パッドを、光導波路型半導体素子の端縁に沿って配置することができる。したがって、複数の光半導体素子部の各電極パッドと、他の電極パッドとを電気的に接続するボンディングワイヤを、光導波路型半導体素子の端縁に沿って、光導波路方向に垂直な方向に、ほぼ同じ長さで、かつ短い距離で、それぞれ配置することが可能となる。その結果、大きなリードインダクタンス成分による周波数応答特性の劣化や、各信号間での周波数応答特性のばらつきを回避することができる。

本発明による光導波路型半導体素子の製造方法および光導波路型半導体素子によれば、メサ構造の上面からメサ構造の外部へ配設される金属配線層の断線を低減することができる。

図１は、本発明の第１実施形態に係る光導波路型半導体素子を備える受光デバイスの構成を示す平面図である。 図２（ａ）は図１のIIａ−IIａ線に沿った断面を示しており、図２（ｂ）は図１のIIｂ−IIｂ線に沿った断面を示しており、図２（ｃ）は図１のIIｃ−IIｃ線に沿った断面を示しており、図２（ｄ）は図１のIIｄ−IIｄ線に沿った断面を示している。 図３は、半導体部分及びその周辺の構成を詳細に示す断面図であって、図２（ｃ）のIII−III線に沿った断面を示している。 図４は、半導体積層部形成工程を示す斜視図である。 図５は、エッチング工程を示す斜視図である。 図６は、エッチング工程を示す斜視図である。 図７は、埋込層形成工程を示す断面図である。 図８は、埋込層形成工程を示す断面図である。 図９（ａ）は、半導体埋込領域成長後のメサ構造の端面付近を示す平面図である。図９（ｂ）は、図９（ａ）に示されるIXｂ−IXｂ線に沿った断面図である。 図１０は、メサ構造の端面と［１１０］方向との成す角度θと、メサ構造の上面を基準とする半導体埋込領域の成長高さとの関係を示すグラフである。 図１１（ａ）〜図１１（ｃ）は、それぞれ角度θが０°、４５°、９０°である場合の半導体埋込領域の断面形状を模式的に示している。 図１２は、マスク除去工程を示す断面図である。 図１３は、素子分離工程を示す断面図である。 図１４は、絶縁膜及びオーミック電極を形成する工程を示す断面図である。 図１５は、配線層形成工程を示す断面図である。 図１６は、本発明の第２実施形態として、光導波路型半導体素子を含む多チャネル光導波路型受光デバイスの構成を示す平面図である。 図１７は、光導波路型半導体素子の製造過程の一部を示す図である。 図１８は、光導波路型半導体素子の製造過程の一部を示す図である。 図１９（ａ）は、メサ構造の端面上に成長する半導体埋込領域の成長過程を模式的に示す断面図である。図１９（ｂ）は、比較のためメサ構造の側面付近における半導体埋込領域の成長過程を模式的に示す断面図である。

以下、添付図面を参照しながら本発明による光導波路型半導体素子の製造方法および光導波路型半導体素子の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

（第１の実施の形態）
図１は、本発明の第１実施形態に係る光導波路型半導体素子を備える受光デバイス１Ａの構成を示す平面図である。また、図２（ａ）は図１のIIａ−IIａ線に沿った断面を示しており、図２（ｂ）は図１のIIｂ−IIｂ線に沿った断面を示しており、図２（ｃ）は図１のIIｃ−IIｃ線に沿った断面を示しており、図２（ｄ）は図１のIIｄ−IIｄ線に沿った断面を示している。

図１に示されるように、本実施形態の受光デバイス１Ａは、光導波路型半導体素子２と、信号増幅部３と、キャパシタ４とを備えている。光導波路型半導体素子２は、略矩形状といった平面形状を有しており、ＩｎＰ基板上に形成された光導波路部５、受光素子部６、金属配線層７ａ及び７ｂ、並びに電極パッド８ａ及び８ｂを備えている。光導波路部５は、所定の光導波方向Ａに沿って延びている。光導波路部５は、屈折率が比較的大きい材料（例えばＩｎＧａＡｓＰ）から成るコアと、屈折率が該コアよりも小さい材料（例えばＩｎＰ）から成り該コアを覆うクラッドとによって好適に構成される。

受光素子部６は、本実施形態における光半導体素子部である。受光素子部６は、ＰＩＮフォトダイオードとしての構成を有しており、光導波方向Ａにおける光導波路部５の一端と光学的に結合されている。受光素子部６のカソードには、一定のバイアス電圧が供給される。受光素子部６は、光導波路部５を介して光信号を受け、この光信号の光強度に応じた電気信号（光電流）を生成する。光導波路型半導体素子２上には、受光素子部６のアノードと電気的に接続された信号出力用電極パッド８ａが設けられている。信号出力用電極パッド８ａは、光導波路型半導体素子２の端縁２ｂと受光素子部６との間に配置されている。信号出力用電極パッド８ａは、ボンディングワイヤ２７ａを介して、後述する信号増幅部３の信号入力用電極パッド３ａと電気的に接続されている。

キャパシタ４は、光導波路型半導体素子２の側方に並んで配置されている。キャパシタ４は、バイアス電圧が供給される受光素子部６のカソードと、基準電位線（ＧＮＤ線）との間に電気的に接続される。すなわち、キャパシタ４を構成する一対の電極のうち一方が受光素子部６のカソード及びバイアス電源に接続され、他方が基準電位線（ＧＮＤ線）に接続される。光導波路型半導体素子２上には、受光素子部６のカソードと電気的に接続されたバイアス電圧側電極パッド８ｂが設けられている。キャパシタ４の一方の電極は、ボンディングワイヤ２７ｂを介してバイアス電圧側電極パッド８ｂと電気的に接続されており、また、ボンディングワイヤ２７ｃを介してバイアス電源と電気的に接続されている。

信号増幅部３は、受光素子部６から出力された電気信号（光電流）を増幅する増幅器（プリアンプ）である。信号増幅部３は、信号入力用電極パッド３ａを有しており、信号入力用電極パッド３ａに入力された電気信号の差動増幅を行って一つの電圧信号を生成する。前述したように、信号入力用電極パッド３ａは、ボンディングワイヤ２７ａを介して信号出力用電極パッド８ａと電気的に接続されている。

ここで、図２（ａ）〜図２（ｄ）を参照して、光導波路型半導体素子２の断面構造について詳細に説明する。図２（ａ）〜図２（ｄ）に示されるように、本実施形態の光導波路型半導体素子２は、ＩｎＰ基板２１を備えている。ＩｎＰ基板２１は、ＩｎＰ結晶の（１００）に沿った主面２１ａを有している。図２（ｃ）に示されるように、主面２１ａは、光導波方向Ａ（図１を参照）に沿って順に並ぶ第１の領域２１ｂ、第２の領域２１ｃ、及び第３の領域２１ｄを含んでいる。また、光導波路型半導体素子２は、光導波方向Ａ（図１を参照）を長手方向とするメサ構造２５を備えている。光導波方向Ａは、ＩｎＰ基板２１の［１１０］方向に沿っている。メサ構造２５は、光導波路部５のための層構造を領域２１ｂ上及び領域２１ｄ上に含んでおり、受光素子部６のための層構造を領域２１ｃ上に含んでいる。また、メサ構造２５は、光導波方向Ａにおける端面２５ｇ（図２（ｃ）を参照）を領域２１ｄ上に有する。

図２（ｂ）及び図２（ｃ）を参照して、光導波路部５の断面構造について説明する。光導波路部５は、ＩｎＰ基板２１の領域２１ｂ上に設けられたバッファ層２２と、バッファ層２２上に設けられた光導波コア層２３と、光導波コア層２３上に設けられたクラッド層２４とを含んで構成されている。ＩｎＰ基板２１は半絶縁性のＩｎＰからなり、バッファ層２２はｎ型のＩｎＰからなる。光導波コア層２３は、屈折率がバッファ層２２よりも大きく且つバッファ層２２と格子整合できる材料（例えばＩｎＧａＡｓＰ）からなり、光導波路部５を伝搬する光を閉じ込める。一例では、光導波コア層２３のＩｎＧａＡｓＰのバンドギャップ波長は１．０５μｍである。クラッド層２４は、屈折率が光導波コア層２３よりも小さく且つ光導波コア層２３と格子整合できる材料（例えばアンドープＩｎＰ）からなる。バッファ層２２の一部、光導波コア層２３、及びクラッド層２４は、所定の光導波方向に延びるメサ構造２５に含まれている。このメサ構造２５により、光導波路部５において光導波コア層２３内を光信号が伝搬することができる。なお、光導波路部５におけるメサ構造２５の一対の側面２５ａ，２５ｂ及び上面２５ｃは、絶縁膜２６に覆われることによって保護されている。絶縁膜２６は、例えば絶縁性シリコン化合物（ＳｉＮ、ＳｉＯＮ、またはＳｉＯ_２）から成る。

次に、図２（ａ）及び図２（ｃ）を参照して、受光素子部６の断面構造について説明する。受光素子部６は、ＩｎＰ基板２１の主面２１ａ上に順に積層された、ｎ型バッファ層２２、光吸収層３４、ｉ型またはｐ型のヘテロ障壁緩和層３５、ｐ型クラッド層３６、ｐ型ヘテロ障壁緩和層３７、及びｐ型コンタクト層３８を有している。ｎ型バッファ層２２は、前述した光導波路部５と共通の層である。光吸収層３４は、例えばアンドープＩｎＧａＡｓからなる。ｉ型またはｐ型ヘテロ障壁緩和層３５は、例えば２層のアンドープまたはＺｎドープＩｎＧａＡｓＰからなり、２層それぞれのバンドギャップ波長は例えば１．３μｍ及び１．１μｍである。ｐ型クラッド層３６は、例えばＺｎドープＩｎＰからなる。ｐ型ヘテロ障壁緩和層３７は、例えば２層のＺｎドープＩｎＧａＡｓＰからなり、２層それぞれのバンドギャップ波長は例えば１．１μｍ及び１．３μｍである。ｐ型コンタクト層３８は、例えばＺｎドープＩｎＧａＡｓからなる。

図２（ａ）に示されるように、ｎ型バッファ層２２の一部、ｎ型ヘテロ障壁緩和層３３、光吸収層３４、ｉ型またはｐ型ヘテロ障壁緩和層３５、ｐ型クラッド層３６、ｐ型ヘテロ障壁緩和層３７、及びｐ型コンタクト層３８は、所定の光導波方向に延びるメサ構造２５に含まれている。そして、光導波方向における光吸収層３４及びヘテロ障壁緩和層３５の一端は、前述した光導波路部５の光導波コア層２３と接することにより、光導波コア層２３と光学的に結合されている。また、受光素子部６におけるメサ構造２５の一対の側面２５ｄ，２５ｅは、例えばＦｅドープＩｎＰといった半絶縁性材料からなる半導体埋込領域４１によって埋め込まれている。

受光素子部６は、絶縁膜２６を更に有している。絶縁膜２６は、前述した光導波路部５と共通のものであり、メサ構造２５の上面２５ｆから半導体埋込領域４１上にかけて設けられており、これらを覆って保護している。また、絶縁膜２６は、受光素子部６におけるメサ構造２５の上面２５ｆ上に開口を有しており、該開口により絶縁膜２６から露出したｐ型コンタクト層３８の上には、ｐ型オーミック電極３９が設けられている。ｐ型オーミック電極３９は、例えばＡｕＺｎ若しくはＰｔとコンタクト層３８との合金からなる。そして、ｐ型オーミック電極３９上には、金属配線層７ａが設けられている。図２（ｃ）に示されるように、金属配線層７ａは、光導波方向に延びており、該方向におけるメサ構造２５の端面２５ｇを越えて、ｐ型オーミック電極３９と信号出力用電極パッド８ａとを電気的に接続する。金属配線層７ａは例えばＴｉＷ／Ａｕ若しくはＴｉ／Ｐｔ／Ａｕといった積層構造を有しており、信号出力用電極パッド８ａは例えばＡｕメッキによって形成される。

また、図２（ａ）に示されるように、絶縁膜２６は、受光素子部６のメサ構造２５から離れたｎ型バッファ層２２の上にも、別の開口を有している。該開口により絶縁膜２６から露出したｎ型バッファ層２２の上には、ｎ型オーミック電極４３が設けられている。ｎ型オーミック電極４３は、例えばＡｕＧｅ若しくはＡｕＧｅＮｉとｎ型バッファ層２２との合金からなる。そして、ｎ型オーミック電極４３上には、金属配線層７ｂが設けられている。金属配線層７ｂは、ｎ型オーミック電極４３とバイアス電圧側電極パッド８ｂとを電気的に接続する。金属配線層７ｂは例えばＴｉＷ／Ａｕ若しくはＴｉ／Ｐｔ／Ａｕといった積層構造を有しており、バイアス電極側電極パッド８ｂは例えばＡｕメッキによって形成される。

図２（ｃ）に示されるように、メサ構造２５は、ＩｎＰ基板２１の領域２１ｄ上に、上述した光導波路部５と同一の層構造を有する半導体部分９を更に含んでいる。すなわち、この半導体部分９は、バッファ層２２と、光導波コア層２３と、クラッド層２４とを有する。また、前述したメサ構造２５の端面２５ｇは、この半導体部分９によって構成されている。領域２１ｄ上におけるメサ構造２５の両側面及び端面２５ｇは、受光素子部６と共通の半導体埋込領域４１によって埋め込まれている。つまり、半導体埋込領域４１は、メサ構造２５の端面２５ｇ、及び領域２１ｃ上から領域２１ｄ上に亘るメサ構造２５の側面を覆っている。また、絶縁膜２６は、受光素子部６と共通のものであり、半導体部分９の上面から半導体埋込領域４１上にかけて設けられ、これらを覆って保護している。

ここで、図３は、半導体部分９及びその周辺の構成を詳細に示す断面図であって、図２（ｃ）のIII−III線に沿った断面（主面２１ａに沿ったメサ構造２５の断面）を示している。また、図３には、ＩｎＰ基板２１の［１１０］方向及び（１１０）面が示されている。図３に示されるように、メサ構造２５の端面２５ｇは、主面２１ａの法線方向から見て、ＩｎＰ基板２１の（１１０）面に対して傾斜している。言い換えると、主面２１ａに沿った面内における、メサ構造２５の端面２５ｇとＩｎＰ基板２１の［１１０］方向との成す角度θは、０°＜θ＜９０°を満たしている。

以上の構成を備える光導波路型半導体素子２を製造する方法について、以下に説明する。

＜半導体積層部形成工程＞
図４は、半導体積層部形成工程を示す斜視図である。この工程では、まず、所定の光導波方向（図中の矢印Ａ）に並ぶ領域２１ｂ〜２１ｄを主面２１ａに有するＩｎＰ基板２１を準備する。次に、図４に示されるように、受光素子部６のための層構造を有する第１の半導体積層部６０をＩｎＰ基板２１の領域２１ｃ上に成長させ、また、光導波路部５のための層構造を有する第２の半導体積層部７０をＩｎＰ基板２１の領域２１ｂ上及び領域２１ｄ上に成長させる。

具体的には、まず、ｎ型バッファ層２２のための半導体層５８、光吸収層３４のための半導体層６１、ヘテロ障壁緩和層３５のための半導体層６２、ｐ型クラッド層３６のための半導体層６３、ｐ型ヘテロ障壁緩和層３７のための半導体層６４、及びｐ型コンタクト層３８のための半導体層６５をＩｎＰ基板２１上の全面に成長させる。そして、これらの半導体層６１〜６５のうち領域２１ｃ上の部分を覆うエッチングマスクを半導体層６５上に形成し、このエッチングマスクを用いて、半導体層６１〜６５をエッチングする。その後、エッチングマスクに覆われていない基板２１上の領域（すなわち領域２１ｂ及び２１ｄ）に、光導波コア層２３のための半導体層７１、及びクラッド層２４のための半導体層７２を選択的に成長させる。以上の工程により、受光素子部６のための半導体層５８，６１〜６５を含む第１の半導体積層部６０と、光導波路部５のための半導体層５８，７１及び７２を含む第２の半導体積層部７０とが好適に形成される。

＜エッチング工程＞
図５及び図６は、エッチング工程を示す斜視図である。この工程では、まず、図５に示されるように、第１及び第２の半導体積層部６０，７０上において、光導波方向（図中の矢印Ａ）に延びるエッチングマスクＭ１を、領域２１ｂ上から領域２１ｄ上に亘って形成する。このエッチングマスクＭ１は、シリコン化合物（ＳｉＮ、ＳｉＯＮ、またはＳｉＯ_２）から成り、その平面形状はメサ構造２５（図２を参照）の平面形状と一致している。すなわち、エッチングマスクＭ１の一部分は、半導体積層部７０のうち光導波路部５及び半導体部分９となる領域を覆う。また、エッチングマスクＭ１の他の部分は、半導体積層部６０のうち受光素子部６となる領域を覆う。また、エッチングマスクＭ１は、領域２１ｄ上に直線状の端縁Ｍ１ａを有しており、端縁Ｍ１ａは、主面２１ａの法線方向から見て、ＩｎＰ基板２１の（１１０）面に対して傾斜している。言い換えると、端縁Ｍ１ａとＩｎＰ基板２１の［１１０］方向（すなわち光導波方向Ａ）との成す角度θは、０°＜θ＜９０°を満たしている。

その後、図６に示されるように、このエッチングマスクＭ１を用いて、半導体積層部６０，７０に対しドライエッチングを行う。このエッチングは、半導体層５８の途中で停止されるとよい。このエッチングによって、領域２１ｄ上に端面２５ｇを有するメサ構造２５が形成されるとともに、受光素子部６のｎ型バッファ層２２、光吸収層３４、ヘテロ障壁緩和層３５、ｐ型クラッド層３６、ｐ型ヘテロ障壁緩和層３７、及びｐ型コンタクト層３８が形成される。また、このエッチングによって、光導波路部５及び半導体部分９のｎ型バッファ層２２、光導波コア層２３及びクラッド層２４が形成される。また、エッチングマスクＭ１がＩｎＰ基板２１の［１１０］方向に対して傾斜した端縁Ｍ１ａを有する結果、光導波方向におけるメサ構造２５の端面２５ｇと、ＩｎＰ基板２１の［１１０］方向との成す角度θは０°＜θ＜９０°を満たすこととなる。

＜埋込層形成工程＞
図７及び図８は、埋込層形成工程を示す断面図である。図７及び図８の（ａ）〜（ｄ）それぞれは、この工程における図２（ａ）〜図２（ｄ）それぞれに相当する断面を表している。この工程では、メサ構造２５の端面２５ｇ、及び領域２１ｃ上から領域２１ｄ上に亘るメサ構造２５の側面を覆う半導体埋込領域４１を成長させる。

具体的には、まず、図７（ｂ）及び図７（ｃ）に示されるように、光導波路部５の上面及び両側面を覆うマスクＭ２を形成する。また、このとき、図７（ａ）に示されるように、ｎ型バッファ層２２の露出表面の一部の領域上にマスクＭ３を形成する。なお、マスクＭ２及びＭ３は、シリコン化合物（ＳｉＮ、ＳｉＯＮ、またはＳｉＯ_２）から成る。マスクＭ２及びＭ３が形成された結果、受光素子部６および半導体部分９がマスクＭ２から露出し、更に、ｎ型バッファ層２２のうちマスクＭ３に覆われた部分を除く領域が露出する。そして、これらの露出部分の表面に対して、ダメージ除去のためのウェットエッチングを行う。

続いて、図８（ａ）〜図８（ｄ）に示されるように、マスクＭ２及びＭ３から露出した部分上に、例えばＦｅドープＩｎＰといった半絶縁性のＩｎＰからなる半導体埋込領域４１を成長させる。この工程において、半導体埋込領域４１は、メサ構造２５における受光素子部６及び半導体部分９の両側面、及びメサ構造２５の端面２５ｇを埋め込むように成長する。更に、半導体埋込領域４１は、露出したｎ型バッファ層２２の表面を埋め込むように成長する。なお、半導体埋込領域４１の表面の平坦性を高めるため、半導体埋込領域４１を成長させる際、塩化メチルを添加することが望ましい。

ここで、図９（ａ）は、半導体埋込領域４１成長後のメサ構造２５の端面２５ｇ付近を示す平面図である。また、図９（ｂ）は、図９（ａ）に示されるIXｂ−IXｂ線に沿った断面図である。図９（ａ）にはＩｎＰ基板２１の［１１０］方向及び（１１０）面が示されており、図９（ｂ）には半導体埋込領域４１の（１１１）Ａ面が示されている。

前述したように、本実施形態では、主面２１ａに沿った面内におけるメサ構造２５の端面２５ｇとＩｎＰ基板２１の［１１０］方向との成す角度θが０°よりも大きく、９０°よりも小さい。したがって、図１７に示されたようにメサ構造の端面が［１１０］方向に対して垂直である場合と比較して、メサ構造２５の端面２５ｇと半導体埋込領域の（１１１）Ａ面との相対的な位置及び角度の関係が変化する。したがって、図１９に示されたような、半導体埋込領域がメサ構造の上面に覆い被さるように成長する現象を効果的に抑えることができる。

図１０は、端面２５ｇと［１１０］方向との成す角度θと、メサ構造２５の上面を基準とする半導体埋込領域４１の成長高さｈ（図９（ｂ）を参照）との関係を示すグラフである。また、図１１（ａ）〜図１１（ｃ）は、それぞれ角度θが０°、４５°、９０°である場合の半導体埋込領域４１の断面形状を模式的に示している。

なお、このグラフは、試みとして円柱状のメサ構造を（１００）面ＩｎＰ基板上に作製し、そのメサ構造の周囲を塩化メチル添加ＦｅドープＩｎＰによって埋め込んだのち、ＩｎＰ基板の結晶方位とメサ構造の上面へのＦｅドープＩｎＰの成長高さとの関係を調べることにより得られたものである。図１０に示された関係は、主面２１ａ上における半導体埋込領域４１の成長厚さをｄ１（図９（ｂ）を参照）として、次の近似式（１）によって求められる。
ｈ≒ｎ・ｄ１・［sin｛２（θ−４５°）｝＋１］ ・・・（１）
（但し、ｎは２以上３以下の定数）

図１０及び図１１に示されるように、θ＝９０°である場合（すなわち端面２５ｇが［１１０］方向に対して垂直である場合、言い換えると［１−１０］方向に対して平行である場合）に成長高さｈが最も高くなり、θ＝０°である場合（すなわち端面２５ｇが［１１０］方向に対して平行である場合）に成長高さｈが最も低くなる。そして、θが９０°から０°に近づくに従い、成長高さｈは次第に低くなる。

また、後の工程において半導体埋込領域４１を越えて金属配線層７ａを引き出すことを考慮すると、半導体埋込領域４１の成長高さｈは、エッチングマスクＭ１の厚さｄ２（図９（ｂ）を参照）よりも小さいことが望ましい。すなわち、成長高さｈは、次の関係式（２）
ｈ＝ｎ・ｄ１・［sin｛２（θ−４５°）｝＋１］≦ｄ２ ・・・（２）
を満たすことが望ましい。上記の関係式（２）を書き換えると、角度θは
θ≦（１／２）・［arcsin｛ｄ２／（ｎ・ｄ１）−１｝］＋４５° ・・・（３）
を満たすことが望ましい。

＜マスク除去工程＞
図１２は、マスク除去工程を示す断面図である。なお、図１２（ａ）〜図１２（ｄ）それぞれは、この工程における図２（ａ）〜図２（ｄ）それぞれに相当する断面を表している。上述した埋込層形成工程において半導体埋込領域４１を成長させた後、マスクＭ１〜Ｍ３を除去する。この工程により、光導波路部５の上面及び両側面、並びに受光素子部６及び半導体部分９の各上面が露出するとともに、マスクＭ３に覆われていたｎ型バッファ層２２の一部分が露出する。

＜素子分離工程＞
図１３は、素子分離工程を示す断面図である。なお、図１３（ａ）〜図１３（ｄ）それぞれは、この工程における図２（ａ）〜図２（ｄ）それぞれに相当する断面を表している。この工程では、メサ構造２５を基板２１上の他の領域から電気的に分離するため、メサ構造２５の周囲の半導体埋込領域４１及びバッファ層２２をエッチングして基板２１を露出させる。

＜絶縁膜及びオーミック電極形成工程＞
図１４は、絶縁膜及びオーミック電極を形成する工程を示す断面図である。なお、図１４（ａ）〜図１４（ｄ）それぞれは、この工程における図２（ａ）〜図２（ｄ）それぞれに相当する断面を表している。この工程では、基板２１上の全面に絶縁膜２６を形成する。これにより、光導波路部５の上面及び両側面、並びに受光素子部６及び半導体部分９の各上面が絶縁膜２６によって覆われる。その後、半導体埋込領域４１から露出しているｎ型バッファ層２２上の絶縁膜２６に開口を形成してｎ型バッファ層２２を露出させ、また、受光素子部６上の絶縁膜２６に開口を形成してｐ型コンタクト層３８を露出させる。

その後、絶縁膜２６から露出したｎ型バッファ層２２上にｎ型オーミック電極４３を形成する。また、絶縁膜２６から露出したｐ型コンタクト層３８上にｐ型オーミック電極３９を形成する。

＜配線層形成工程＞
図１５は、配線層形成工程を示す断面図である。なお、図１５（ａ）〜図１５（ｄ）それぞれは、この工程における図２（ａ）〜図２（ｄ）それぞれに相当する断面を表している。この工程では、ｐ型オーミック電極３９上からメサ構造２５の端面２５ｇ上を経てメサ構造２５の外部に至る金属配線層７ａを形成する。また、同時に、ｎ型オーミック電極４３上からメサ構造２５の側方へ延びる金属配線層７ｂを形成する。その後、金属配線層７ａ上には信号出力用電極パッド８ａを、金属配線層７ｂ上にはバイアス電圧側電極パッド８ｂを、それぞれ形成する。

以上の工程を経て、図１及び図２に示された光導波路型半導体素子２が完成する。

本実施形態の光導波路型半導体素子２及びその製造方法によって得られる効果について説明する。上述した光導波路型半導体素子２及びその製造方法では、ＩｎＰ基板２１の主面２１ａに沿った面内における、メサ構造２５の端面２５ｇとＩｎＰ基板２１の［１１０］方向との成す角度θが、０°＜θ＜９０°を満たしている。このように端面２５ｇを傾斜させることによって、図１０及び図１１に示されたように、半導体埋込領域４１の成長高さｈを小さく抑制し、半導体埋込領域４１がメサ構造２５の上面に覆い被さるように成長する現象を抑えることができる。したがって、メサ構造２５の上面から端面２５ｇ上を経てメサ構造２５の外部へ配設される金属配線層７ａの断線を低減することができる。

また、本実施形態では、角度θが上述した関係式（３）を満たすようにメサ構造２５を形成することがより好ましい。これにより、半導体埋込領域４１の突出部分の高さがエッチングマスクＭ１の表面の高さを下回るので、金属配線層７ａの断線をより効果的に低減することができる。

また、本実施形態のように、半導体埋込領域４１の平坦化のため、半導体埋込領域４１を成長させる際に塩化メチルを添加する場合がある。塩化メチルは、メサ構造２５の上面に覆い被さるような半導体埋込領域４１の成長（すなわちＩｎＰの（１１１）Ａ面の法線方向への成長）を助長する作用を有する。本実施形態の光導波路型半導体素子２及びその製造方法によれば、このような場合であっても、半導体埋込領域４１の成長高さｈを十分に抑制し、金属配線層７ａの断線を低減することができる。

（第２の実施の形態）
図１６は、本発明の第２実施形態として、光導波路型半導体素子を含む多チャネル光導波路型受光デバイス（以下、単に受光デバイスという）の構成を示す平面図である。

図１６に示されるように、本実施形態の受光デバイス１Ｂは、光導波路型半導体素子１０と、信号増幅部５０Ａ，５０Ｂとを備えている。光導波路型半導体素子１０は、略矩形状といった平面形状を有しており、ＩｎＰ基板上に光導波路部１５ａ〜１５ｆが形成されて成る。光導波路型半導体素子１０は、２つの入力ポート１１ａ，１１ｂと、光分岐部（光カプラ）１２とを有している。また、光導波路型半導体素子１０は、ＩｎＰ基板上に形成された第１〜第４の受光素子部１３ａ〜１３ｄと、第１〜第４のキャパシタ１４ａ〜１４ｄとを更に有している。

２つの入力ポート１１ａ，１１ｂは、光導波路型半導体素子１０の一方の端縁１０ａに設けられている。一方の入力ポート１１ａには、ＱＰＳＫ方式によって変調された４つの信号成分を含む光信号Ｌａが受光デバイス１Ｂの外部より入力される。また、他方の入力ポート１１ｂには、局部発振光Ｌｂが入力される。入力ポート１１ａ，１１ｂそれぞれは、光導波路部１５ａ，１５ｂそれぞれを介して光分岐部１２と光学的に結合されている。なお、光導波路部１５ａ，１５ｂは、第１実施形態の光導波路部５と同様の構成を有する。

光分岐部１２は、９０°光ハイブリッドを構成する。すなわち、光分岐部１２は、ＭＭＩカプラによって構成されており、光信号Ｌａと局部発振光Ｌｂとを相互に干渉させることによって、光信号Ｌａを、ＱＰＳＫ方式によって変調された４つの信号成分Ｌｃ１〜Ｌｃ４それぞれに分岐する。なお、これら４つの信号成分Ｌｃ１〜Ｌｃ４のうち、信号成分Ｌｃ１及びＬｃ２は偏波状態が互いに等しく、同相（In-phase）関係を有する。また、信号成分Ｌｃ３及びＬｃ４の偏波状態は、互いに等しく且つ信号成分Ｌｃ１及びＬｃ２の偏波状態とは異なっている。信号成分Ｌｃ３及びＬｃ４は、直角位相（Quadrature）関係を有する。

受光素子部１３ａ〜１３ｄそれぞれは、光導波路部１５ｃ〜１５ｆそれぞれを介して光分岐部１２の４つの出力端と光学的に結合されている。光導波路部１５ｃ〜１５ｆは、第１実施形態の光導波路部５と同様の構成を有しており、受光素子部１３ａ〜１３ｄは、第１実施形態の受光素子部６と同様の構成を有している。すなわち、光導波路型半導体素子１０は、第１実施形態のメサ構造２５と同様の構成を有する４本のメサ構造を備えている。これらのメサ構造は、光導波路部１５ｃ〜１５ｆ及び受光素子部１３ａ〜１３ｄをそれぞれ含んでおり、更に、第１実施形態の半導体部分９に相当する半導体部分をそれぞれ含んでいる。そして、これらのメサ構造の長手方向（光導波方向）はＩｎＰ基板の［１１０］方向に沿っており、且つ、これらのメサ構造の長手方向の端面は、ＩｎＰ基板の主面に沿った面内において、ＩｎＰ基板の［１１０］方向に対して角度θ（０°＜θ＜９０°）だけ傾斜している。また、受光素子部１３ａ〜１３ｄの両側面、及びメサ構造の長手方向の端面は、第１実施形態の半導体埋込領域４１と同様の構成を有する半導体埋込領域によって埋め込まれている。

受光素子部１３ａ〜１３ｄは、光導波路型半導体素子１０の端縁１０ｂに沿って、この順で並んで配置されている。受光素子部１３ａ〜１３ｄのカソードには、一定のバイアス電圧が供給される。受光素子部１３ａ〜１３ｄそれぞれは、４つの信号成分Ｌｃ１〜Ｌｃ４それぞれを光分岐部１２から受け、これら信号成分Ｌｃ１〜Ｌｃ４それぞれの光強度に応じた電気信号（光電流）を生成する。光導波路型半導体素子１０上には、受光素子部１３ａ〜１３ｄのアノードに電気的に接続された信号出力用電極パッド１６ａ〜１６ｄが設けられている。信号出力用電極パッド１６ａ〜１６ｄは、第１実施形態の信号出力用電極パッド８ａと同様に、受光素子部１３ａ〜１３ｄを含むリッジ構造の端面上を経て配設される金属配線層（第１実施形態の金属配線層７ａに相当）を介して、受光素子部１３ａ〜１３ｄそれぞれのアノードと電気的に接続されている。また、信号出力用電極パッド１６ａ〜１６ｄそれぞれは、ボンディングワイヤ２０ａ〜２０ｄそれぞれを介して、後述する信号増幅部５０Ａ，５０Ｂの信号入力用電極パッド５１ａ〜５１ｄそれぞれと電気的に接続されている。

キャパシタ１４ａ〜１４ｄは、例えば、光導波路型半導体素子１０上に積層された２層の金属層と、該２層の金属層間に挟まれた絶縁層とを有するＭＩＭ（Metal Insulation Metal）キャパシタによって好適に構成される。キャパシタ１４ａ〜１４ｄそれぞれは、バイアス電圧が供給される受光素子部１３ａ〜１３ｄそれぞれのカソードと、基準電位線（ＧＮＤ線）との間に電気的に接続される。すなわち、２層の金属層のうち一方の金属層が受光素子部１３ａ〜１３ｄのカソードに接続され、他方の金属層が基準電位線（ＧＮＤ線）に接続される。

キャパシタ１４ａ〜１４ｄそれぞれは、上記一方の金属層に接続されたバイアス電圧側電極パッド１７ａ〜１７ｄそれぞれと、上記他方の金属層に接続された基準電位側電極パッド１８ａ〜１８ｄそれぞれとを有している。バイアス電圧側電極パッド１７ａ〜１７ｄそれぞれには、ボンディングワイヤ２０ｉ〜２０ｍそれぞれの一端が接続されている。ボンディングワイヤ２０ｉ〜２０ｍそれぞれの他端は、図示しないバイアス電圧源と電気的に接続されている。

基準電位側電極パッド１８ａ〜１８ｄそれぞれには、ボンディングワイヤ２０ｅ〜２０ｈそれぞれの一端が接続されている。ボンディングワイヤ２０ｅ〜２０ｈは、ボンディングワイヤ２０ａ〜２０ｄに沿って設けられており、ボンディングワイヤ２０ｅ〜２０ｈそれぞれの他端は、信号増幅部５０Ａ，５０Ｂの基準電位用電極パッド５２ａ、５２ｃ、５２ｄ及び５２ｆそれぞれに接続されている。

信号増幅部５０Ａ及び５０Ｂは、受光素子部１３ａ〜１３ｄから出力された電気信号（光電流）を増幅する増幅器（プリアンプ）である。信号増幅部５０Ａは、２つの信号入力用電極パッド５１ａ及び５１ｂを有しており、信号入力用電極パッド５１ａ及び５１ｂに入力された電気信号の差動増幅を行って一つの電圧信号を生成する。また、信号増幅部５０Ｂは、２つの信号入力用電極パッド５１ｃ及び５１ｄを有しており、信号入力用電極パッド５１ｃ及び５１ｄに入力された電気信号の差動増幅を行って一つの電圧信号を生成する。前述したように、信号入力用電極パッド５１ａ〜５１ｄそれぞれは、ボンディングワイヤ２０ａ〜２０ｄそれぞれを介して信号出力用電極パッド１６ａ〜１６ｄそれぞれと電気的に接続されている。

また、信号増幅部５０Ａは、３つの基準電位用電極パッド５２ａ〜５２ｃを更に有している。信号入力用電極パッド５１ａは基準電位用電極パッド５２ａ及び５２ｂの間に配置されており、信号入力用電極パッド５１ｂは基準電位用電極パッド５２ｂ及び５２ｃの間に配置されている。同様に、信号増幅部５０Ｂは、３つの基準電位用電極パッド５２ｄ〜５２ｆを更に有している。信号入力用電極パッド５１ｃは基準電位用電極パッド５２ｄ及び５２ｅの間に配置されており、信号入力用電極パッド５１ｄは基準電位用電極パッド５２ｅ及び５２ｆの間に配置されている。前述したように、信号増幅部５０Ａ，５０Ｂの基準電位用電極パッド５２ａ、５２ｃ、５２ｄ及び５２ｆそれぞれは、ボンディングワイヤ２０ｅ〜２０ｈそれぞれを介して基準電位側電極パッド１８ａ〜１８ｄそれぞれと電気的に接続されている。

以上の説明した本実施形態の受光デバイス１Ｂによって得られる効果について説明する。上述した受光デバイス１Ｂは、光導波路型半導体素子１０を備えている。光導波路型半導体素子１０では、第１実施形態の光導波路型半導体素子２と同様に、メサ構造の端面とＩｎＰ基板の［１１０］方向との成す角度θが、０°＜θ＜９０°を満たしている。これにより、半導体埋込領域の成長高さを小さく抑制し、半導体埋込領域がメサ構造の上面に覆い被さるように成長する現象を抑えることができる。したがって、メサ構造の上面から端面上を経て信号出力用電極パッド１６ａ〜１６ｄへ配設される金属配線層の断線を低減することができる。

また、光導波路型半導体素子１０は、複数の受光素子部１３ａ〜１３ｄと、当該複数の受光素子部にそれぞれ光学的に接続された光導波路部１５ｃ〜１５ｆを備えており、これらの受光素子部１３ａ〜１３ｄは、光導波路型半導体素子１０の端縁１０ｂに沿って、光導波方向と垂直な方向に、配置されている。これにより、複数の受光素子部１３ａ〜１３ｄの信号出力用電極パッド１６ａ〜１６ｄは、光導波路型半導体素子１０の端縁１０ｂに沿って配置することができる。このような配置を採用することで、複数の受光素子部１３ａ〜１３ｄの信号出力用電極パッド１６ａ〜１６ｄに対して、信号増幅部５０Ａ，５０Ｂの信号入力用電極パッド５１ａ〜５１ｄも光導波路型半導体素子１０の端縁１０ｂに沿って配置することができる。また、信号出力用電極パッド１６ａ〜１６ｄのそれぞれと、信号入力用電極パッド５１ａ〜５１ｄのそれぞれとを電気的に接続するボンディングワイヤ２０ａ〜２０ｄは、光導波路型半導体素子１０の端縁１０ｂに沿って、光導波路方向に垂直な方向に、ほぼ同じ長さで、かつ短い距離で、それぞれ配置することが可能となる。この結果、大きなリードインダクタンス成分による周波数応答特性の劣化や、各信号間での周波数応答特性のばらつきを回避することができる。このような効果は、光導波路型半導体素子１０が、複数の光導波路部に光学的接続された複数の受光素子部を備える場合により顕著である。

また、本実施形態のように光導波路型半導体素子１０がＭＩＭキャパシタ１４ａ〜１４ｄを備える場合、ＭＩＭキャパシタ１４ａ〜１４ｄは、第１実施形態の素子分離工程（図１３を参照）と同様の工程によって露出したＩｎＰ基板の表面上に形成されることがある。そして、ＩｎＰウェハの面内においてＭＩＭキャパシタ１４ａ〜１４ｄの耐圧分布を均一に近づける為には、ＭＩＭキャパシタ１４ａ〜１４ｄが形成されるＩｎＰ基板の表面の平坦性が高いことが望ましい。しかしながら、素子分離工程においてＩｎＰ基板を露出させる際、半導体埋込領域の表面の凹凸がＩｎＰ基板の表面に転写されてしまい、ＩｎＰ基板の表面の平坦性が損なわれることがある。特に、半導体埋込領域を成長させるときにジクロロエチレンを添加する場合、半導体埋込領域の成長表面に多数のヒロック（Hillock）が発生し、素子分離工程においてそれらのヒロックがＩｎＰ基板の表面に転写されてしまうので、ＩｎＰ基板の表面の平坦性が大きく損なわれてしまう。

このような問題は、半導体埋込領域を成長させる際に塩化メチルを添加剤として用いることによって解決できる。塩化メチルは、半導体埋込領域の成長表面のヒロックの発生を抑え、成長表面を平坦にする作用を有するからである。しかし、半導体埋込領域に塩化メチルを添加すると、（１１１）Ａ面の法線方向への成長速度がより速くなるので、従来の光導波路型半導体素子ではメサ構造上面への半導体埋込領域の被り（図１９を参照）が大きくなってしまうという問題が生じる。

この問題に対し、本実施形態の光導波路型半導体素子では、上述したようにメサ構造の端面とＩｎＰ基板の［１１０］方向との成す角度θが、０°＜θ＜９０°を満たしているので、メサ構造上面への半導体埋込領域の被りを効果的に抑制することができる。そして、塩化メチルの添加によって半導体埋込領域の表面の平坦性を高め、ＭＩＭキャパシタ１４ａ〜１４ｄの耐圧分布を均一に近づけることができる。

本発明による光導波路型半導体素子の製造方法および光導波路型半導体素子は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記各実施形態では、光半導体素子部として受光素子部を例示しているが、本発明における光半導体素子部は、光導波路部との間で光の入射又は出射を行う半導体構造と、該半導体構造上の電極とを有していればよく、受光素子部に限られるものではない。

また、上記各実施形態では、光導波コア層及び光吸収層の組成としてＩｎＧａＡｓＰを例示しているが、光導波コア層及び光吸収層の組成は、ＩｎＧａＡｓＰ系に限られず、例えばＡｌＧａＩｎＡｓ系といった他の組成であってもよい。

また、上記各実施形態では、ＩｎＰ基板上のバッファ層をｎ型とし、光導波コア層及び光吸収層上のクラッド層をｐ型としているが、各半導体層の導電型はこの逆であってもよい。

また、上記各実施形態のＩｎＰ基板上では、光導波路部及び光半導体素子部の他に、ＩｎＰ系電子デバイス（例えばヘテロ接合バイポーラトランジスタ）、キャパシタ、及び抵抗が更に設けられ、これらが光電変換回路を構成しても良い。

１Ａ，１Ｂ…受光デバイス、２…光導波路型半導体素子、３…信号増幅部、４…キャパシタ、５…光導波路部、６…受光素子部、７ａ，７ｂ…金属配線層、８ａ…信号出力用電極パッド、８ｂ…バイアス電圧側電極パッド、９…半導体部分、１０…光導波路型半導体素子、２１…ＩｎＰ基板、２１ａ…主面、２１ｂ…第１の領域、２１ｃ…第２の領域、２１ｄ…第３の領域、２２…ｎ型バッファ層、２３…光導波コア層、２４…クラッド層、２５…メサ構造、２５ｇ…端面、２６…絶縁膜、２７ａ〜２７ｃ…ボンディングワイヤ、３３…ｎ型ヘテロ障壁緩和層、３４…光吸収層、３５…ヘテロ障壁緩和層、３６…ｐ型クラッド層、３７…ｐ型ヘテロ障壁緩和層、３８…ｐ型コンタクト層、３９…ｐ型オーミック電極、４１…半導体埋込領域、４３…ｎ型オーミック電極、Ａ…光導波方向、Ｂ…突出部分、Ｍ１…マスク。

Claims (5)

1. 光を閉じ込めるコア層を含む光導波路部と、該光導波路部に結合された光半導体素子部とを共通のＩｎＰ基板上に有する光導波路型半導体素子を製造する方法であって、
   前記ＩｎＰ基板の主面上において前記光導波路部の光導波方向に順に並ぶ第１、第２及び第３の領域のうち前記第２の領域上に、前記光半導体素子部のための層構造を有する第１の半導体積層部を形成し、前記第１及び第３の領域上に、前記光導波路部のための層構造を有する第２の半導体積層部を形成する半導体積層部形成工程と、
   前記第１及び第２の半導体積層部上において前記光導波方向に延びるエッチングマスクを前記第１の領域上から前記第３の領域上に亘って形成し、該エッチングマスクを用いて前記第１及び第２の半導体積層部をエッチングすることにより、前記光半導体素子部の層構造及び前記光導波路部の層構造を含み前記第３の領域上に端面を有するメサ構造を形成するエッチング工程と、
   前記メサ構造の前記端面、及び前記第２の領域上から前記第３の領域上に亘る前記メサ構造の側面を覆う半導体埋込領域を成長させる埋込層形成工程と、
   前記メサ構造の前記光半導体素子部上から前記端面上を経て前記メサ構造の外部に至る金属配線層を形成する配線層形成工程と
   を備え、
   前記光導波方向が前記ＩｎＰ基板の［１１０］方向に沿っており、前記エッチング工程の際に、前記主面に沿った面内における前記端面と前記ＩｎＰ基板の［１１０］方向との成す角度θが０°＜θ＜９０°を満たすように前記メサ構造を形成することを特徴とする、光導波路型半導体素子の製造方法。
2. 前記角度θが
   θ≦（１／２）・［arcsin｛ｄ２／（ｎ・ｄ１）−１｝］＋４５°
   （但し、ｄ１は前記主面上における前記半導体埋込領域の成長厚さ、ｄ２は前記エッチングマスクの厚さ、ｎは２以上３以下の定数）を満たすように前記メサ構造を形成することを特徴とする、請求項１に記載の光導波路型半導体素子の製造方法。
3. 前記半導体埋込領域を成長させる際に塩化メチルを添加しながら行うことを特徴とする、請求項１または２に記載の光導波路型半導体素子の製造方法。
4. 所定の光導波方向に順に並ぶ第１、第２及び第３の領域を含む主面を有するＩｎＰ基板と、
   光を閉じ込めるコア層を含む光導波路部のための層構造を前記第１及び第３の領域上に含み、前記光導波路部に結合された光半導体素子部のための層構造を前記第２の領域上に含み、前記光導波方向を長手方向として前記主面上に設けられ、前記第３の領域上に端面を有するメサ構造と、
   前記メサ構造の前記端面、及び前記第２の領域上から前記第３の領域上に亘る前記メサ構造の側面を覆う半導体埋込領域と、
   前記メサ構造の前記光半導体素子部上から前記端面上を経て前記メサ構造の外部に至る金属配線層と
   を備え、
   前記光導波方向が前記ＩｎＰ基板の［１１０］方向に沿っており、前記主面に沿った面内における前記端面と前記ＩｎＰ基板の［１１０］方向との成す角度θが０°＜θ＜９０°を満たすことを特徴とする、光導波路型半導体素子。
5. 前記ＩｎＰ基板上に、前記光導波路部のための層構造、及び前記光半導体素子部のための層構造を含む前記メサ構造が複数形成されており、
   前記複数のメサ構造は、前記光導波方向に垂直な方向に並んで配置されており、
   前記金属配線層は、前記光導波方向に延伸して設けられていることを特徴とする、請求項４に記載の光導波路型半導体素子。

Images