JP5109931B2 - 半導体光集積素子および半導体光集積素子の製造方法 - Google Patents

Description

本発明は、光導波路を有する半導体光集積素子およびその製造方法に係り、特に光伝送装置などに用いられる半導体レーザ、光変調器、光増幅器、光検出器、ビームスポット拡大器、光導波路などの半導体光集積素子およびその製造方法に関する。

半導体レーザ、光増幅器、位相変調器、光検出器、光導波路等の異機能領域をモノリシック集積することにより、得られる半導体光集積素子の小型化、低価格化が期待されている。特許文献１には、バットジョイント接合技術を用いたモノリシック集積デバイスが記載されている。

特許文献１に記載のモノリシック集積デバイスの製造方法を図４に示す。図４（ａ）〜（ｃ）に示されるように、同文献の製造方法では、ＩｎＰ基板１０１上に光導波路層であるＩｎＧａＡｓＰ活性層１０２および１０５のみを接合させた後に、二領域共有のＩｎＰ上部クラッド層１０６を形成している。

より詳細には、特許文献１に記載の方法は、ＩｎＰ基板１０１上に、半導体積層構造であるＩｎＧａＡｓＰ活性層１０２、その上部にＩｎＰ上部クラッド層１０３を形成する。次いで、第一領域となる部分にＳｉＯ_２マスク１０４を形成する。次いで、このＳｉＯ_２マスク１０４で覆われていない第二領域となる部分をエッチングして、ＩｎＰ基板１０１を露出し（図４（ａ））、その後、ＩｎＧａＡｓＰ活性層１０５を形成し、その上部にＩｎＰ上部クラッド層１０６を形成する（図４（ｂ））。

このような製造方法においては、上部クラッド層がサブマイクロメートル程度と十分薄い膜厚において光導波路層の接合を行う。上部クラッド層が厚いと、接合面において、第二領域の光導波路層が第一領域の上部クラッド層側にせり上がり、接合面での異常成長や結合損失が大きくなるという問題が発生する。したがって、同文献に記載の技術では、厚みのある上部クラッド層を形成しようすると、第一領域および第二領域の上部クラッド層を共通（同一のドーパント）とする必要が生じる。このため、光導波路層の接合後に、第一領域および第二領域に共有のＩｎＰクラッド層１０７を追加成長させる（図４（ｃ））。

しかし、複数の異機能領域を有する半導体光集積素子において、それぞれの領域の構造を最適化する場合、必ずしも同一の上部クラッド層が必要なわけではない。

光源等の順バイアス領域、光変調器領域等を集積する半導体集積素子の層構造に目を向けると、変調器領域において上部クラッド層をｐ型導電層（ｐ−ＩｎＰクラッド層２０３）、光導波路層２０２をノンドープ層（ｉ型）、下部クラッド層をｎ型導電層（ｎ−ＩｎＰ基板２０１）で構成するｐ−ｉ−ｎ構造変調器（図５（ａ））の適用が、モノリシック集積化に有利である。これは、同じくｐ−ｉ−ｎ構造を採ることが一般的な順バイアス領域とｐ型上部クラッド層を共有できるためである。なお、ｐ−ＩｎＰクラッド層２０３の上面にはシグナル電極２０４を備えており、ｎ−ＩｎＰ基板２０１の下面にはグランド電極２０５を備えている。

加えて、ｐ−ｉ−ｎ構造変調器は、光導波路層２０２であるｉ層に印加電界が集中する。そのため、ｐ−ｉ−ｎ構造変調器は、屈折率の変調効率が高く、短い導波路長で光変調が可能であるといった長所がある。その一方で、ｐ−ｉ−ｎ構造変調器は、ｐ型半導体層での光吸収損失や電気信号の吸収損失が大きい。また、薄いｉ層は大きなキャパシタンスをもつため速度整合やインピーダンス整合をとることが難しいといった短所がある。

これらの短所を改善する構造として、上部クラッド層をｎ型導電層（ｎ−ＩｎＰクラッド層２１０）、半絶縁性層（ＳＩ（Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ）−ＩｎＰクラッド層２０９）、光導波路層２０８をノンドープ層、ｎ−ＩｎＰバッファー層２０７で形成するｎ−ＳＩ−ｉ−ｎ構造変調器が特許文献２に記載されている（図５（ｂ））。ｎ−ＳＩ−ｉ−ｎ構造は、ＳＩ−ＩｎＰ基板２０６に形成されている。ｎ−ＩｎＰクラッド層２１０の上面にはシグナル電極２１１を備えており、ｎ−ＩｎＰバッファー層２０７の上面にはグランド電極２１２を備えている。ｎ−ＳＩ−ｉ−ｎ構造変調器は、ｐ型半導体層に起因する電気信号、光信号の損失を小さくでき、特性インピーダンス整合や変調ＲＦ信号と光信号の位相速度整合が容易で広帯域化に有利である。

しかし、ｎ−ＳＩ−ｉ−ｎ構造変調器を適用すると、順バイアス領域がｐ型上部クラッド層であることから、光源領域と変調器領域で異なる上部クラッド層を有することになり、モノリシック集積化を難しくする。

このように異なる領域において、層厚が１μｍ程度の異なるドーパントを有する上部クラッド層の接合が可能なＯＳＣＡＲ−ＢＪ（ｏｎｅ−ｓｔｅｐ ｃｌａｄｄｉｎｇ ｌａｙｅｒ ｂｕｔｔ ｊｏｉｎｔ）技術を用いて製造された半導体光結合回路の例は、特許文献３で報告されている（図６）。

特許文献３の半導体光結合回路の製造方法では、ＩｎＰ基板３０１上に、ＩｎＧａＡｓＰ活性層３０２を形成し、その上部にＩｎＰ上部クラッド層３０３を形成する。その後、第一領域となる部分にＳｉＯ_２マスク３０４を形成する。次いで、このＳｉＯ_２マスク３０４で覆われていない第二領域となる部分をエッチングして、ＩｎＰ基板３０１を露出し（図６（ａ））、その後、ＩｎＧａＡｓＰ活性層３０５を形成して、その上部にＩｎＰ上部クラッド層３０６を形成する（図６（ｂ））。

この技術では各領域で異なる活性層と異なるドーパントを有する上部クラッド層を、同時に、同一の接合点で集積する構造が可能となる。これにより、異なる領域の上部クラッド層を共通にしなければならないという制約は解消される。さらに、特許文献３の技術によれば、特許文献１の技術で必要であった、第一領域と第二領域に共通のクラッド層を追加成長させる必要がなくなり、結晶成長回数の削減が可能となる。

一方で、モノリシック集積素子の導波路構造は、集積するそれぞれの領域において、ハイメサ導波路構造、ＢＨ（Ｂｕｒｉｅｄ Ｈｅｔｅｒｏ）構造、リッジ構造といったそれぞれの領域で最適な構造を採用することが望ましい。しかし、その作製工程の複雑さから、ハイメサ埋め込み構造や、リッジ導波路構造などは同一構造に統一することが望ましい。

また、これら導波路形成には、一般的に、導波路幅制御、垂直性、方位無依存という利点からドライエッチングが用いられる。しかしながら、ドライエッチングには、ウェットエッチングに比べ、エッチング面の平滑性やダメージ等により損失が増大するといった課題がある。また、光導波路層にＡｌを含む層を適用した場合、Ａｌ層の酸化やＡｌ層界面への再成長時の前処理などに注意が必要となる。

これらの課題の解決策として、リッジ構造の上部クラッド層を選択成長により形成する手法が特許文献４に記載されている。この方法では、導波路をエッチングレスで形成するため、前記ドライエッチングの不具合を解消するとともに、選択成長用誘電体マスクにより導波路の幅や形状を制御が可能となる。
特開平９−１０２６４９号公報 国際公開第２００４／０８１６３８号パンフレット 特開平１１−８７８４４号公報 特開平９−１０５８９３号公報

しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。

特許文献１に記載の半導体光素子の製造方法では、異なる領域の上部クラッド層を共通にする必要がある。一方、特許文献３に記載のＯＳＣＡＲ−ＢＪ技術を用いた半導体光結合回路の製造方法では、異なる領域の上部クラッド層を共通にする必要はないが、第二領域の光導波路層を第一領域の上部クラッド層側にせり上げずに形成するには、構造や形成条件の制約が伴う。

また、近年、光源に光変調器を集積した３つ以上の異機能領域をモノリシック集積することが求められている。３つ以上の異機能領域をモノリシック集積する場合、所定の領域に光導波路や上部クラッド層のバットジョイント接合を繰り返し行う困難さも加味される。

そこで、本発明は、かかる事情に鑑みてなされたものであり、製造効率に優れ、光損失が低減した異機能領域を有するモノリシック半導体光集積素子、および、その製造方法を提供するものである。

本発明によれば、同一基板に一方向に連続して配列された互いに機能が異なる第一領域、第二領域、および第三領域を有し、
前記基板に、光導波路層と上部クラッド層とが順次積層された層構造を有し、
前記上部クラッド層を含むリッジ部が形成されており、
前記光導波路層は、前記第一領域に設けられた第一の光導波路層、および、前記第二、第三領域にわたって設けられた第二の光導波路層で構成され、前記第一の光導波路層と前記第二の光導波路層とが前記第一領域と前記第二領域との界面において接合しており、
前記上部クラッド層は、前記第一、第二領域にわたって設けられた第一の上部クラッド層、および、前記第三領域に設けられた第二の上部クラッド層で構成され、前記第一の上部クラッド層と前記第二の上部クラッド層とが、前記第二領域と前記第三領域との界面において接合している半導体光集積素子が提供される。

また、本発明によれば、一方向に連続して配列された互いに機能が異なる第一領域、第二領域、および第三領域を有する同一基板に、光導波路層と上部クラッド層とを順次積層する工程と、
前記上部クラッド層を含むリッジ部を形成する工程と、
を含み、
前記基板に前記光導波路層を積層する工程は、
第一の光導波路層を前記基板の全面に形成する工程と、
前記第二、前記第三領域に形成された前記第一の光導波路層を除去する工程と、
前記第一領域と前記第二領域との界面において前記第一の光導波路層に接合させつつ、前記第二、前記第三領域にわたって第二の光導波路層を形成する工程と、
を含み、
前記上部クラッド層を前記光導波路層に積層する工程は、
前記第一、前記第二領域にわたって第一開口部を形成しつつ第一誘導体マスクを形成する工程と、
前記第一開口部に第一の上部クラッド層を形成する工程と、
前記第一誘電体マスクを除去した後、前記第三領域に第二開口部を形成しつつ、第二誘電体マスクを形成する工程と、
前記第二領域と前記第三領域との界面において前記第一の上部クラッド層に接合させつつ、前記第二開口部に第二の上部クラッド層を形成する工程と、
を含む半導体光集積素子の製造方法
が提供される。

本発明によれば、製造効率に優れ、光損失が低減した異機能領域を有するモノリシック半導体光集積素子、および、その製造方法が提供される。

また、本発明によれば、集積する各領域において構造の最適化がはかれ素子性能の向上が期待できる。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

図１（ａ）は、図２で示す半導体光集積素子のＡ−Ａ'断面図である。図１（ｂ）は、図２で示す半導体光集積素子のＢ−Ｂ'断面図である。図１（ｃ）は、図２で示す半導体光集積素子のＣ−Ｃ'断面図である。図１（ｄ）は、図２で示す半導体光集積素子のＤ−Ｄ'断面図である。図１（ｅ）は、図２で示す半導体光集積素子のＥ−Ｅ'断面図である。図２は、本実施形態に係る半導体光集積素子の平面図である。

本実施形態の半導体光集積素子は、同一基板４０１に一方向に連続して配列された互いに機能が異なる第一領域、第二領域、および第三領域を有し、基板４０１に、光導波路層と、上部クラッド層とが順次積層された層構造を有する。本実施形態の半導体光集積素子には、上部クラッド層を含むリッジＲが形成されている。光導波路層は、第一領域に設けられた光導波路層４０３（第一の光導波路層）、および、第二、第三領域にわたって設けられた光導波路層４０６（第二の光導波路層）で構成される。光導波路層４０３と光導波路層４０６とは第一領域と第二領域との界面において接合している。上部クラッド層は、第一、第二領域にわたって設けられた上部クラッド層４０９（第一の上部クラッド層）、および、第三領域に設けられた上部クラッド層４１２（第二の上部クラッド層）で構成される。上部クラッド層４０９と上部クラッド層４１２とは第二領域と第三領域との界面において接合している。

本実施形態の半導体光集積素子では、後述するように、上部クラッド層４０９、４１２を選択成長で形成する。そのため、上部クラッド層４０９、４１２がリッジ構造となる。

本実施形態において、第三領域の一部のリッジＲが、多層構造を有していてもよい。この多層構造は、上部クラッド層４１２および上部クラッド層４１２に積層された上部クラッド層４１４（第三の上部クラッド層）で構成される。上部クラッド層４１２は半絶縁性半導体層で構成することができる。

以下、本実施形態の半導体光集積素子について詳細に説明する。

本実施形態の半導体光集積素子は、同一基板４０１上の、少なくとも３つの異機能領域である第一領域、第二領域、および第三領域に、光導波路層４０３、４０６および上部クラッド層４０９、４１２、４１４を備える。すなわち、本実施形態の半導体光集積素子は、モノリシック半導体光集積素子である。光導波路層４０３、４０６はバットジョイント接合により、同一基板４０１上に集積されている。また、上部クラッド層４０９、４１２、４１４は、選択成長により同一基板４０１上に集積されている。

本実施形態の半導体光集積素子では、第二領域および第三領域の光導波路層４０６の層構造および組成が共通し、第一領域および第二領域の上部クラッド層４０９の層構造および組成が共通している。第一領域の光導波路層４０３と第二領域の光導波路層４０６との接合面は、第二領域の上部クラッド層４０９と第三領域の上部クラッド層４１２との接合面に対して、上面視で異なる位置に存在する。

また、本実施形態の半導体光集積素子では、第三領域の一部に上部クラッド層４１４が設けられている。そのため、本実施形態の半導体光集積素子は、第一、第二、第三のそれぞれの領域で異なった上部クラッド層を有する。こうすることで、第三領域の２本のアームの電気分離を実現している。

本実施形態では、一例として、３つの異機能領域として光増幅器領域（第一領域）、位相調整領域（第二領域）、ＭＺ（マッハ・ツェンダー）光変調器領域（第三領域）からなるモノリシック半導体光集積素子について説明する。

この例では、第一領域および第二領域は順バイアス領域となる。光増幅器領域および位相調整領域をｐ−ｉ−ｎ構造とし、ＭＺ光変調器領域をｎ−ＳＩ−ｉ−ｎ構造とする。ＭＺ光変調器領域をｎ−ＳＩ−ｉ−ｎ構造とすることで、結合損失が小さく、インピーダンス整合や位相速度整合が容易となる。なお、位相調整領域および光変調器領域の光導波路は、それぞれ共通であり、光増幅器領域および位相調整領域の上部クラッド層も、それぞれ共通（同一のドーパント）とする。

本実施形態において、光導波路層４０３は、量子井戸構造を有する活性層である。光導波路層４０３は、ＩｎＧａＡｓＰから形成することができる。また、光導波路層４０３は、Ａｌ材料から形成されていてもよい。Ａｌ材料としては、ＡｌＧａＩｎＡｓ、ＡｌＩｎＡｎ等がある。Ａｌ材料を用いることで、高温動作に優れた光集積素子を実現することができる。

つづいて、本実施形態の半導体光集積素子の製造方法の一例について図３を用いつつ説明する。図３（ａ）〜（ｅ）は、図２で示すＡ−Ａ'断面における半導体光集積素子の製造方法を説明する図である。また、図３（ｆ）〜（ｈ）は、本実施形態の半導体光集積素子の製造方法を説明する模式的な平面図である。

まず、Ｆｅドープ半絶縁性（ＳＩ−）ＩｎＰ基板４０１の（１００）面上に、ｎ−ＩｎＰバッファー層４０２、ＩｎＧａＡｓＰ活性層４０３およびｐ−ＩｎＰクラッド層４０４をＭＯＶＰＥ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）法により順次積層する。このとき、ｎ−ＩｎＰバッファー層４０２、ＩｎＧａＡｓＰ活性層４０３およびｐ−ＩｎＰクラッド層４０４は、ＩｎＰ基板４０１の全面にわたって積層する。

ｎ−ＩｎＰバッファー層４０２の層厚は、たとえば、厚さ２μｍとする。ｎ−ＩｎＰバッファー層４０２はＩｎＰに通常のｎ型の導電性を付与するための不純物をドープすることにより形成され、そのキャリア濃度は、たとえば、１×１０^１8ｃｍ^−３とする。

また、ＩｎＧａＡｓＰ活性層４０３は、たとえば、厚さ０．３μｍ、発光波長１．５５μｍとする。ｐ−ＩｎＰクラッド層４０４は、たとえば、厚さ１０ｎｍとする。このＩｎＧａＡｓＰ活性層４０３が、光増幅器領域の光導波路層となる。

ついで、ｐ−ＩｎＰクラッド層４０４のうち光増幅器領域のみＳｉＯ_２マスク４０５を形成する。ＳｉＯ_２マスク４０５は、ＣＶＤ（Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法およびフォトリソグラフィにより形成させるとよい。

その後、ドライエッチングとウェットエッチングを併用し、位相調整領域およびＭＺ光変調器領域に形成されたｐ−ＩｎＰクラッド層４０４およびＩｎＧａＡｓＰ活性層４０３を選択的に除去する。メタン系ガスを用いたドライエッチングにより、ＩｎＧａＡｓＰ活性層４０３に到達するまでエッチングを行い、ついで、位相調整領域およびＭＺ光変調器領域に形成されたＩｎＧａＡｓＰ活性層４０３をウェットエッチングにより選択的に除去する。ウェットエッチングは、たとえば、硫酸と過酸化水素水と水の混合液を用いて行う（図３（ａ））。

ついで、位相調整領域およびＭＺ光変調器領域に、ＩｎＧａＡｓＰ活性層４０６を再成長させる。このとき、ＩｎＧａＡｓＰ活性層４０３に接合させつつＩｎＧａＡｓＰ活性層４０６を形成する。具体的には、ＩｎＧａＡｓＰ活性層４０３とＩｎＧａＡｓＰ活性層４０６とを光増幅器領域と位相調整領域との界面において接合させる。このように形成されたＩｎＧａＡｓＰ活性層４０６は、位相調整領域およびＭＺ光変調器領域の光導波路層となる（図３（ｂ））。

ここで、位相調整領域およびＭＺ光変調器領域のＩｎＧａＡｓＰ活性層４０３を選択的に除去したことにより、光増幅器領域のｐ−ＩｎＰクラッド層４０４およびＳｉＯ_２マスク４０５はサイドエッチされて、庇部が形成されている。この庇部がＩｎＧａＡｓＰ活性層４０６とＩｎＰクラッド層４０７との接合面におけるせり上がり成長を抑制する。

また、ＩｎＧａＡｓＰ活性層４０３とＩｎＧａＡｓＰ活性層４０６との高さがほぼ一致するため、ＩｎＧａＡｓＰ活性層４０３とＩｎＧａＡｓＰ活性層４０６との接合面での結合損失の小さいバットジョイント接合が実現できる。

ついで、ＩｎＧａＡｓＰ活性層４０６にｉ−（ノンドープ）ＩｎＰクラッド層４０７を積層する。位相調整領域およびＭＺ光変調器領域に形成されたＩｎＰクラッド層４０７は、上部保護層としての役割を果たす厚さを有していればよい。ＩｎＰクラッド層４０７は、１０μｍ程度に薄くすることができる。したがって、位相調整領域およびＭＺ光変調器領域においてＩｎＧａＡｓＰ層４０６のバットジョイント接合による大幅な段差が生じる懸念はない。

ついで、ＳｉＯ_２マスク４０５を除去後、図３（ｆ）で示すように、光増幅器領域および位相調整領域に開口部（第一開口部）Ｐ１を形成しつつＳｉＯ_２マスク４０８（第一誘電体マスク）を形成する。ＳｉＯ_２マスク４０８は、ＣＶＤ法およびフォトリソグラフィを用いて形成させることができる。

ついで、図３（ｃ）で示すように、ｐ−ＩｎＰ上部クラッド層４０９およびｐ−ＩｎＧａＡｓコンタクト層４１０を選択成長により順にＳｉＯ_２マスク４０８の開口部Ｐ１に形成する。ここで、図３（ｆ）で示すように、ＳｉＯ_２マスク４０８による開口部Ｐ１をＩｎＧａＡｓＰ活性層４０３の外周領域Ａに設ける。こうすることで、異常成長を抑制させつつｐ−ＩｎＰ上部クラッド層４０９を形成することができる。

ここで、ｐ−ＩｎＰ上部クラッド層４０９は、たとえば、厚さ１．５μｍ、キャリア濃度１×１０^１８ｃｍ^−３とし、ｐ−ＩｎＧａＡｓコンタクト層４１０は、たとえば、厚さ０．１μｍ、キャリア濃度１×１０^１９ｃｍ^−３とする。

なお、位相調整領域においては、ｉ−ＩｎＰ層４０７にｐ−ＩｎＰ上部クラッド層４０９が形成される。ｐ−ＩｎＰ上部クラッド層４０９は、上部クラッド層４０９の成長時にＺｎ（ｐ型ドーパント）が拡散することでｐ型化する。

ついで、ＳｉＯ_２マスク４０８を除去した後、位相調整領域およびＭＺ光変調器領域に、開口部（第二開口部）Ｐ２を形成しつつ、ＳｉＯ_２マスク４１１（第二誘電体マスク）を形成する（図３（ｇ））。

ついで、図３（ｄ）で示すように、Ｆｅドープ半絶縁性（ＳＩ−）ＩｎＰ上部クラッド層４１２を選択成長によりＳｉＯ_２マスク４１１の開口部Ｐ２に形成し、ＭＺ光変調領域のＩｎＧａＡｓＰ活性層４０６にｉ−ＩｎＰ上部クラッド層４０７を介してＳＩ−ＩｎＰ上部クラッド層４１２を積層させる。このとき、ｐ−ＩｎＰ上部クラッド層４０９とＳＩ−ＩｎＰ上部クラッド層４１２とを位相調整領域とＭＺ光変調器領域との界面において接合させる。なお、ＳＩ−ＩｎＰ上部クラッド層４１２は、たとえば、抵抗率１×１０^８〜１×１０^９（Ωｃｍ）とすることができる。また、ＳＩ−ＩｎＰ上部クラッド層４１２の厚さ１〜１．５μｍとすることで１０〜２０Ｖ程度の耐電圧を得ることができる。

ここで、ＳｉＯ₂マスク４１１による開口部Ｐ２は、図３（ｇ）で示すように光導破路上部以外に外周領域Ｂにも設ける。こうすることで、選択成長時の異常成長を抑制させつつＳＩ−ＩｎＰ上部クラッド層４１２を形成することができる。また、先に形成した位相調整領域のｐ−ＩｎＰ上部クラッド層４０９の端とここで形成するＳＩ−ＩｎＰ上部クラッド層４１２が重複するように面に沿う様にＳｉＯ₂マスク４１１の端面を形成させる。

このようにして、ＩｎＧａＡｓＰ活性層４０３とＩｎＧａＡｓＰ活性層４０６とのバットジョイント接合を良好に行いつつ層厚が１μｍ以上の上部クラッド層を形成することができる。

ついで、図３（ｅ）に示すように、ＳｉＯ_２マスク４１１を除去後、ＭＺ変調器領域の２本のアーム上の位相変調領域に開口部Ｐ３を形成しつつ、ＳｉＯ_２マスク４１３を形成する。

その際、図３（ｈ）のＩｎＧａＡｓＰ活性層４０６の外周領域ＣにもＳｉＯ_２マスク４１３による開口部Ｐ３を設ける。また、ＳｉＯ_２マスク４１３による開口部Ｐ３は、ＩｎＧａＡｓＰ層４０６の幅より広くなっても構わない。

ＳｉＯ_２マスク４１３により設けられた開口部にｎ−ＩｎＰ上部クラッド層４１４、ｎ−ＩｎＧａＡｓコンタクト層４１５を選択成長により順次形成する。これにより、ＭＺ変調器の位相変調領域にはｎ−ＳＩ−ｉ−ｎの層構造が形成される。

つづいて、本実施形態の作用効果について説明する。

本実施形態の半導体光集積素子において、光導波路層４０３と光導波路層４０６との接合面は、上部クラッド層４０９と上部クラッド層４１２との接合面と、上面視で異なる位置に存在し、位相調整領域とＭＺ光変調領域の光導波路層が共通であり、光増幅領域と位相調整領域の上部クラッド層が共通である。これにより、光導波路層および上部クラッド層の各々が１つの接合面を有する構成で、３つの異機能領域を得ることができる。より詳細には、本実施形態では、光導波路層と上部クラッド層とは、各々２種の領域を含む。これらを上記のように、接合面が上面視で異なる位置になるように組み合わせることにより、３領域を少ない接合点で得ることができる。これにより、製造効率に優れ、結合損失が低減された半導体光集積素子が実現される。

本実施形態の半導体光集積素子は、２種の光導波路層の接合面と２種の上部クラッド層の接合面とを上面視で異なる位置に設けて形成されている。これにより、光導波路層のバットジョイント接合に微細な段差があってもほとんど影響を受けずに２種の上部クラッド層を結合させることができる。したがって、複数の異機能領域からなるモノリシック半導体光集積素子であっても、接合面における異常成長の発生を抑制して、結合損失などの悪影響を低減させることが可能となる。また、接合面の凹凸によるエッチングマスクのゆらぎや被膜されない領域の発生といったプロセス不具合を抑制することができ、素子の歩留まりを向上させることが可能となる。

ドライエッチングにおいてはエッチング底面やエッチング側面に微小な凹凸ができてしまい、その凹凸により伝搬光に散乱損失が生じてしまう。また、ドライエッチングの条件によっては深さ方向にもダメージが進行する懸念があり、上部クラッド層をドライエッチングにより光導波路層４０３、４０６にダメージを付与してしまう可能性も否定できない。一方、本実施形態の半導体光集積素子は、選択成長で上部クラッド層４０９、４１２を形成させる。したがって、上部クラッド層の側面は平滑であり散乱損失を低く抑えることが可能であるとともに光導波路層４０３、４０６にドライエッチングによるダメージ付与することなく信頼性の高い素子を実現することができる。

また、本実施形態の半導体光集積素子では、選択成長により上部クラッド層４０９、４１２を形成させるため、ＳｉＯ_２マスクにより導波路の幅や形状を容易に制御することができる。したがって、複雑な導波路構造を容易に作製することも可能となる。

また、本実施形態の半導体光集積素子では、上部クラッド層４０９、４１２を選択成長で形成させるため、光導波路層４０３、４０６が大気暴露しない。したがって、光導波路層にＡｌ材料を用いた際にもＡｌ酸化の問題も生じない。

さらに、本実施形態によれば、図１、図２（ｄ）、（ｅ）で示すように、ＭＺ変調器の位相変調領域はＳＩ−ＩｎＰクラッド層４１２のみで形成された二本のアームにより電気分離することができる。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

たとえば、上記実施形態では寸法例、濃度例も示したが、結晶成長条件、レーザ構造などで大幅に変化するので、それと共に適切な寸法、濃度を採用すべきことは言うまでもない。

また、上記実施形態では、誘電体マスクとしてＳｉＯ_２マスクを例に挙げて説明したが、誘電体マスクの種類に関して制限はない。

また、上記実施形態では、基板としてＦｅドープ半絶縁性基板を例に挙げて説明したが、半絶縁性基板に制限されるものではない。

また、活性層に関しては、ＩｎＧａＡｓＰ、ＩｎＧａＡｓ、ＡｌＧａＩｎＡｓ等が例示できるが適用可能な活性層であれば制限はなく、バルク構造でも量子井戸構造でも良い。

また、実施の形態では、ＩｎＰ系材料を例に挙げたが、本発明の半導体光集積素子は、ＧａＡｓ系材料により形成されていてもよい。

また、半絶縁性層のドーパントとしてＦｅを挙げたが、Ｒｕ（ルテニウム）のように半絶縁性ドーパントとして機能するならば制限はない。

さらに、上記実施形態では３領域を備える半導体光集積素子の例を挙げて説明したが、３以上の異機能領域を備える半導体光集積素子においても本発明は適用可能であり、領域数に制限はないことは言うまでもない。

なお、本発明は以下の態様にも適用可能である。
（１）同一基板上の、異機能領域である第一領域、第二領域、および第三領域に、光導波路層および光導波路上部クラッド層が積層された半導体光集積素子であって、前記第一領域、前記第二領域、および前記第三領域はこの順で一方向に配列され、前記第一領域に第一の光導波路層が設けられるとともに、前記第二領域および第三領域にわたって、第二の光導波路層が設けられ、前記第一の光導波路層と前記第二の光導波路層は、前記第一領域と前記第二領域との界面において接合され、前記第一領域および前記第二領域にわたって、第一の光導波路上部クラッド層が設けられるとともに、前記第三領域に、第二の光導波路上部クラッド層が設けられ、前記第一の光導波路上部クラッド層と前記第二の光導波路上部クラッド層は、前記第二領域と前記第三領域との界面において接合されており、且つリッジ導波路構造を有することを特徴とする半導体光集積素子。
（２）前記第一の光導波路上部クラッド層および第二の光導波路上部クラッド層が選択成長により形成されることを特徴とする、（１）の半導体光集積素子。
（３）前記第一領域が光増幅器領域であり、前記第二領域が位相調整領域であり、前記第三領域が光変調器領域であることを特徴とする、（２）の半導体光集積素子。
（４）前記第一の光導波路上部クラッド層がｐ型半導体、前記第二の光導波路上部クラッド層はｎ型半導体および半絶縁性半導体からなる多層層構造を有することを特徴とする、（３）の半導体光集積素子。
（５）異機能領域である第一領域、第二領域、および第三領域がこの順で一方向に配列された同一基板上の全面に、光導波路層を形成する工程と、前記第二領域および前記第三領域に形成された光導波路層を選択的に除去するとともに、前記第一領域に前記光導波路層を残して、前記第一領域に第一の光導波路層を形成する工程と、前記第二領域および第三領域に、前記光導波路層を再成長させて、前記第一の光導波路層に接合された第二の光導波路層を形成する工程と、前記第一および第二領域上に、導波路形成領域が開口した誘電体マスクを形成し第一の光導波路上部クラッド層を開口部に形成する工程と、前記第三領域上に導波路形成領域が開口した誘電体マスクを形成し、前記第一の光導波路上部クラッド層に接合させた第二の光導波路上部クラッド層を開口部に形成する工程と、を含み、前記第一の光導波路層と前記第二の光導波路層は、前記第一領域と前記第二領域との界面において接合し、前記第一の光導波路上部クラッド層と前記第二の光導波路上部クラッド層は、前記第二領域と前記第三領域との界面において接合され、且つ各上部クラッド層は選択成長により形成されることを特徴とする半導体光集積素子の製造方法。

実施の形態に係る半導体光集積素子の断面図である。図１（ａ）は、図２で示す半導体光集積素子のＡ−Ａ'断面図である。図１（ｂ）は、図２で示す半導体光集積素子のＢ−Ｂ'断面図である。図１（ｃ）は、図２で示す半導体光集積素子のＣ−Ｃ'断面図である。図１（ｄ）は、図２で示す半導体光集積素子のＤ−Ｄ'断面図である。図１（ｅ）は、図２で示す半導体光集積素子のＥ−Ｅ'断面図である。 実施の形態に係る半導体光集積素子の平面図である。 実施の形態に係る半導体光集積素子の製造方法を説明する図である。図３（ａ）〜（ｅ）は、図１で示す半導体光集積素子のＡ−Ａ'断面図である。図３（ｆ）〜（ｈ）は、実施の形態に係る半導体光集積素子の平面図である。 本発明に関連する技術を説明する図である。 本発明に関連する技術を説明する図である。 本発明に関連する技術を説明する図である。

符号の説明

１０１ ＩｎＰ基板
１０２ ＩｎＧａＡｓＰ活性層
１０３ ＩｎＰ上部クラッド層
１０４ ＳｉＯ_２マスク
１０５ ＩｎＧａＡｓＰ活性層
１０６ ＩｎＰ上部クラッド層
１０７ ＩｎＰクラッド層
２０１ ｎ−ＩｎＰ基板
２０２ 光導波路層
２０３ ｐ−ＩｎＰクラッド層
２０４ シグナル電極
２０５ グランド電極
２０６ ＳＩ−ＩｎＰ基板
２０７ ｎ−ＩｎＰバッファー層
２０８ 光導波路層
２０９ ＳＩ−ＩｎＰクラッド層
２１０ ｎ−ＩｎＰクラッド層
２１１ シグナル電極
２１２ グランド電極
３０１ ＩｎＰ基板
３０２ ＩｎＧａＡｓＰ活性層
３０３ ＩｎＰ上部クラッド層
３０４ ＳｉＯ_２マスク
３０５ ＩｎＧａＡｓＰ活性層
３０６ ＩｎＰ上部クラッド層
４０１ ＳＩ−ＩｎＰ基板
４０２ ｎ−ＩｎＰバッファー層
４０３ ＩｎＧａＡｓＰ活性層（光導波路層）
４０４ ｐ−ＩｎＰクラッド層
４０５ ＳｉＯ_２マスク
４０６ ＩｎＧａＡｓＰ活性層（光導波路層）
４０７ ｉ−ＩｎＰクラッド層
４０８ ＳｉＯ_２マスク
４０９ ｐ−ＩｎＰ上部クラッド層
４１０ ｐ−ＩｎＧａＡｓコンタクト層
４１１ ＳｉＯ_２マスク
４１２ ＳＩ−ＩｎＰ上部クラッド層
４１３ ＳｉＯ_２マスク
４１４ ｎ−ＩｎＰ上部クラッド層
４１５ ｎ−ＩｎＧａＡｓコンタクト層
Ｒ リッジ

Claims (8)

1. 同一基板に一方向に連続して配列された互いに機能が異なる第一領域、第二領域、および第三領域を有し、
   前記基板に、光導波路層と上部クラッド層とが順次積層された層構造を有し、
   前記上部クラッド層を含むリッジ部が形成されており、
   前記光導波路層は、前記第一領域に設けられた第一の光導波路層、および、前記第二、第三領域にわたって設けられた第二の光導波路層で構成され、前記第一の光導波路層と前記第二の光導波路層とが前記第一領域と前記第二領域との界面において接合しており、
   前記上部クラッド層は、前記第一、第二領域にわたって設けられた第一の上部クラッド層、および、前記第三領域に設けられた第二の上部クラッド層で構成され、前記第一の上部クラッド層と前記第二の上部クラッド層とが前記第二領域と前記第三領域との界面において接合している半導体光集積素子。
2. 前記第一の上部クラッド層および前記第二の上部クラッド層がそれぞれ選択成長により形成される請求項１に記載の半導体光集積素子。
3. 前記リッジ部は、前記第二の上部クラッド層に積層された第三の上部クラッド層を含み、
   前記第二の上部クラッド層は半絶縁性半導体層で構成された請求項１または２に記載の半導体光集積素子。
4. 前記第一領域が光増幅器領域であり、前記第二領域が位相調整領域であり、前記第三領域が光変調器領域である請求項１乃至３いずれかに記載の半導体光集積素子。
5. 一方向に連続して配列された互いに機能が異なる第一領域、第二領域、および第三領域を有する同一基板に、光導波路層と上部クラッド層とを順次積層する工程と、
   前記上部クラッド層を含むリッジ部を形成する工程と、
   を含み、
   前記基板に前記光導波路層を積層する工程は、
   第一の光導波路層を前記基板の全面に形成する工程と、
   前記第二、前記第三領域に形成された前記第一の光導波路層を除去する工程と、
   前記第一領域と前記第二領域との界面において前記第一の光導波路層に接合させつつ、前記第二、前記第三領域にわたって第二の光導波路層を形成する工程と、
   を含み、
   前記上部クラッド層を前記光導波路層に積層する工程は、
   前記第一、前記第二領域にわたって第一開口部を形成しつつ、第一誘導体マスクを形成する工程と、
   前記第一開口部に第一の上部クラッド層を形成する工程と、
   前記第一誘電体マスクを除去した後、前記第三領域に第二開口部を形成しつつ、第二誘電体マスクを形成する工程と、
   前記第二領域と前記第三領域との界面において前記第一の上部クラッド層に接合させつつ、前記第二開口部に第二の上部クラッド層を形成する工程と、
   を含む半導体光集積素子の製造方法。
6. 前記第一の上部クラッド層および前記第二の上部クラッド層を選択成長により形成する請求項５に記載の半導体光集積素子の製造方法。
7. 前記第二の上部クラッド層に積層された第三の上部クラッド層を積層させることで前記リッジ部を形成し、
   半絶縁性半導体層で前記第二の上部クラッド層を形成する請求項５または６に記載の半導体光集積素子の製造方法。
8. 前記第一領域が光増幅器領域であり、前記第二領域が位相調整領域であり、前記第三領域が光変調器領域である請求項５乃至７いずれかに記載の半導体光集積素子の製造方法。

Images