JP4857702B2 - 集積型光半導体装置の製造方法 - Google Patents
集積型光半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4857702B2 JP4857702B2 JP2005299413A JP2005299413A JP4857702B2 JP 4857702 B2 JP4857702 B2 JP 4857702B2 JP 2005299413 A JP2005299413 A JP 2005299413A JP 2005299413 A JP2005299413 A JP 2005299413A JP 4857702 B2 JP4857702 B2 JP 4857702B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- optical
- optical semiconductor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
この発明は、集積型光半導体装置とその製造方法に係り、特に光軸方向に３種類以上の光素子を突き合わせて配置し、モノリシックに形成した集積型光半導体装置とその製造方法に関する。
近年、通信のブロードバンド化が進展し、光ファイバを用いた公衆通信網の普及に伴って、安価に大量の情報を伝送することが益々求められている。この様な要請に応じて伝送される情報量の増大を図るためには、伝送速度を高めることが必要であり、伝送速度は６００Ｍｂｐｓから２．５Ｇｂｐｓへ、さらには１０Ｇｂｐｓへと次第に高速化されている。
このような光通信用デバイスの通信速度向上を背景として、光通信網が幹線系だけではなく、オフィスや家庭などのアクセス系まで市場が広がり、光送受信器に用いられる発光・受光デバイスは高速かつ安価で効率の高いものが求められている。
光通信用の光半導体装置を安価に構成するものとしては、例えばモノリシックに集積された光変調器集積型半導体レーザ装置や光増幅器集積型半導体レーザ装置などがある。
これらの集積型光半導体装置は、半導体レーザ、この半導体レーザと光軸を共有して半導体レーザに前置された光半導体デバイス、例えば光変調器や光増幅器、およびこれらの光デバイスと光軸を共有し前置された窓層構造部を有している。
このような光通信用デバイスの通信速度向上を背景として、光通信網が幹線系だけではなく、オフィスや家庭などのアクセス系まで市場が広がり、光送受信器に用いられる発光・受光デバイスは高速かつ安価で効率の高いものが求められている。
光通信用の光半導体装置を安価に構成するものとしては、例えばモノリシックに集積された光変調器集積型半導体レーザ装置や光増幅器集積型半導体レーザ装置などがある。
これらの集積型光半導体装置は、半導体レーザ、この半導体レーザと光軸を共有して半導体レーザに前置された光半導体デバイス、例えば光変調器や光増幅器、およびこれらの光デバイスと光軸を共有し前置された窓層構造部を有している。
これらの集積型光半導体装置を構成する半導体レーザと各種光デバイスと窓層構造部とは、それぞれの機能を有する光デバイスの基本構成をなす３種類の異なる積層構造を一本の光軸を共有するように突き合わせ接合（以下、バットジョイント（butt-joint）という）することにより構成されている。
例えば、光変調器集積型半導体レーザ装置で説明すると、半導体レーザとこの半導体レーザに前置された光変調器とこの光変調器に前置された窓層構造部とは、基本的な構成でいえば、それぞれが例えばＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰからなるダブルへテロ接合構造を有している。
例えば、光変調器集積型半導体レーザ装置で説明すると、半導体レーザとこの半導体レーザに前置された光変調器とこの光変調器に前置された窓層構造部とは、基本的な構成でいえば、それぞれが例えばＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰからなるダブルへテロ接合構造を有している。
半導体レーザは基本積層構造として例えばＩｎＰ基板の上にエピタキシャル成長されたＩｎＧａＡｓＰ層とこのＩｎＧａＡｓＰ層の上にエピタキシャル成長されたＩｎＰ層とを有するダブルへテロ接合構造である。
光変調器は基本積層構造として例えばＩｎＰ基板の上にエピタキシャル成長されたＩｎＧａＡｓＰ層とこのＩｎＧａＡｓＰ層の上にエピタキシャル成長されたＩｎＰ層とを有するダブルへテロ接合構造である。
窓層構造部は基本積層構造として例えばＩｎＰ基板の上にエピタキシャル成長されたＩｎＰ層とこのＩｎＰ層の上にエピタキシャル成長されたＩｎＧａＡｓＰ層とこのＩｎＧａＡｓＰ層の上にエピタキシャル成長されたＩｎＰ層とを有するダブルへテロ接合構造である。そしてこの３つの光素子の基本積層構造はＩｎＰ基板を共通にしてその上にそれぞれの積層構造がバットジョイントにより接合されている。
光変調器は基本積層構造として例えばＩｎＰ基板の上にエピタキシャル成長されたＩｎＧａＡｓＰ層とこのＩｎＧａＡｓＰ層の上にエピタキシャル成長されたＩｎＰ層とを有するダブルへテロ接合構造である。
窓層構造部は基本積層構造として例えばＩｎＰ基板の上にエピタキシャル成長されたＩｎＰ層とこのＩｎＰ層の上にエピタキシャル成長されたＩｎＧａＡｓＰ層とこのＩｎＧａＡｓＰ層の上にエピタキシャル成長されたＩｎＰ層とを有するダブルへテロ接合構造である。そしてこの３つの光素子の基本積層構造はＩｎＰ基板を共通にしてその上にそれぞれの積層構造がバットジョイントにより接合されている。
このようなモノリシックに集積された半導体光集積回路の公知例として、半導体レーザと希薄磁性半導体（ＤＭＳ）層およびこの両端に設けられた液晶偏光子により構成され光アイソレータと光導波路とをモノリシックに構成する例が開示されている。
この半導体光集積回路の形成方法は、基板上に形成された回折格子とこの上に形成されたＩｎＧａＡｓＰの活性層とこの上に形成されたＩｎＰからなるクラッド層を有するＤＦＢレーザ、このＤＦＢレーザと光軸を同じにする（ＩｎＧａＭｎ）Ａｓ系の希薄磁性半導体層からなるＤＭＳ層およびＩｎＰからなるクラッド層を有する光アイソレータ領域、及び同じく光軸を同じにするＩｎＧａＡｓＰからなる光導波層とＩｎＰからなるクラッド層とを有する光導波路を順次形成し、ＤＦＢレーザ領域と光アイソレータ領域の境界および光アイソレータ領域と光導波路との境界にエッチングにより凹所を形成し、ここに液晶偏光子を形成するものである（例えば、特許文献１、段落番号［００１９］−［００３５］、および図１−図４ 参照）。
この半導体光集積回路の形成方法は、基板上に形成された回折格子とこの上に形成されたＩｎＧａＡｓＰの活性層とこの上に形成されたＩｎＰからなるクラッド層を有するＤＦＢレーザ、このＤＦＢレーザと光軸を同じにする（ＩｎＧａＭｎ）Ａｓ系の希薄磁性半導体層からなるＤＭＳ層およびＩｎＰからなるクラッド層を有する光アイソレータ領域、及び同じく光軸を同じにするＩｎＧａＡｓＰからなる光導波層とＩｎＰからなるクラッド層とを有する光導波路を順次形成し、ＤＦＢレーザ領域と光アイソレータ領域の境界および光アイソレータ領域と光導波路との境界にエッチングにより凹所を形成し、ここに液晶偏光子を形成するものである（例えば、特許文献１、段落番号［００１９］−［００３５］、および図１−図４ 参照）。
ところで、先に述べたそれぞれが例えばＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰからなるダブルへテロ接合構造を有する光変調器集積型半導体レーザ装置などの、３光素子の基本積層構造は、例えば次のような製造方法によって形成されていた。
まず、半導体レーザの基本積層構造である第１のＩｎＧａＡｓＰ層と第１のＩｎＰ層とをＩｎＰ基板の上に順次エピタキシャル成長により形成する。
次いで、第１のＩｎＰ層の表面に酸化シリコン膜を形成し、光軸上における最も先端に配置される窓層構造部を含みさらに若干の光軸方向にマージンを考慮した長さの領域に対応した部分に開口を有する第１の酸化シリコン膜パターンを形成し、この第１の酸化シリコン膜パターンをマスクとして、例えば反応性イオンを用いたドライエッチングなどの非選択性エッチングによりエッチング時間に基づいたエッチング深さ制御を行って第１のＩｎＰ層を完全に除去し、引き続いて酒石酸のようにＩｎＧａＡｓＰに対して反応速度が速く、ＩｎＰに対しては反応速度が遅いエッチャントを用いて選択性エッチングを行うことにより、エッチング深さの制御性よく第１のＩｎＰ層と第１のＩｎＧａＡｓＰ層とを除去する。
まず、半導体レーザの基本積層構造である第１のＩｎＧａＡｓＰ層と第１のＩｎＰ層とをＩｎＰ基板の上に順次エピタキシャル成長により形成する。
次いで、第１のＩｎＰ層の表面に酸化シリコン膜を形成し、光軸上における最も先端に配置される窓層構造部を含みさらに若干の光軸方向にマージンを考慮した長さの領域に対応した部分に開口を有する第１の酸化シリコン膜パターンを形成し、この第１の酸化シリコン膜パターンをマスクとして、例えば反応性イオンを用いたドライエッチングなどの非選択性エッチングによりエッチング時間に基づいたエッチング深さ制御を行って第１のＩｎＰ層を完全に除去し、引き続いて酒石酸のようにＩｎＧａＡｓＰに対して反応速度が速く、ＩｎＰに対しては反応速度が遅いエッチャントを用いて選択性エッチングを行うことにより、エッチング深さの制御性よく第１のＩｎＰ層と第１のＩｎＧａＡｓＰ層とを除去する。
次いで第１の酸化シリコン膜パターンをマスクとしてエピタキシャル成長により、窓層構造部の基本積層構造である第２のＩｎＰ層、第２のＩｎＧａＡｓＰ層、および第３のＩｎＰ層を順次形成して、埋込成長を行う。この際に、窓層構造部を含む基本積層構造と半導体レーザの基本積層構造とが光軸を共有するように第１のバットジョイントが形成されたことになる。
次に、光変調器部の基本積層構造の形成を行う。まず、第１の酸化シリコン膜パターンを除去し、窓層構造部を含む基本積層構造と半導体レーザの基本積層構造の表面に酸化シリコン膜を形成し、窓層構造部と半導体レーザとの間に配設されこれらと光軸を共有する光変調器に対応する部分に開口を有する第２の酸化シリコン膜パターンを形成する。この第２の酸化シリコン膜パターンの開口内に先ほど形成された窓層構造部の基本積層構造の一部と半導体レーザの基本積層構造の一部とが含まれる。従って開口内に第１のバットジョイントが存在していることになる。
次に、光変調器部の基本積層構造の形成を行う。まず、第１の酸化シリコン膜パターンを除去し、窓層構造部を含む基本積層構造と半導体レーザの基本積層構造の表面に酸化シリコン膜を形成し、窓層構造部と半導体レーザとの間に配設されこれらと光軸を共有する光変調器に対応する部分に開口を有する第２の酸化シリコン膜パターンを形成する。この第２の酸化シリコン膜パターンの開口内に先ほど形成された窓層構造部の基本積層構造の一部と半導体レーザの基本積層構造の一部とが含まれる。従って開口内に第１のバットジョイントが存在していることになる。
次に第２の酸化シリコン膜パターンをマスクにしてエッチングを行うのであるが、上述したようにこの第２の酸化シリコン膜パターンの開口には窓層構造部の基本積層構造一部と半導体レーザの基本積層構造の一部とを含んでいて、窓層構造部を形成する際に行ったような非選択性エッチングを行った後、選択性エッチングを行うことにより、精度高くエッチング深さの制御を行ってエッチングを停止させることができない。
すなわち、半導体レーザの基本積層構造の一部にはＩｎＰ基板上にＩｎＧａＡｓＰ層を有しているので、酒石酸を用いた選択性エッチングを用いることができるが、窓層構造部の基本積層構造の部分はＩｎＰ基板上にエピタキシャル成長により形成されたＩｎＰ層が存在しているで、酒石酸を用いた選択性エッチングを用いることができない。このために第２の酸化シリコン膜パターンをマスクにしてエッチングを行う際には、非選択性エッチングを行って、エッチング深さはエッチング時間によって制御せざるを得ない。
この結果、エッチング深さが反応速度のバラツキ、例えば＋−２０％程度のバラツキの影響を受ける。
すなわち、半導体レーザの基本積層構造の一部にはＩｎＰ基板上にＩｎＧａＡｓＰ層を有しているので、酒石酸を用いた選択性エッチングを用いることができるが、窓層構造部の基本積層構造の部分はＩｎＰ基板上にエピタキシャル成長により形成されたＩｎＰ層が存在しているで、酒石酸を用いた選択性エッチングを用いることができない。このために第２の酸化シリコン膜パターンをマスクにしてエッチングを行う際には、非選択性エッチングを行って、エッチング深さはエッチング時間によって制御せざるを得ない。
この結果、エッチング深さが反応速度のバラツキ、例えば＋−２０％程度のバラツキの影響を受ける。
従ってこのエッチングの後に、第２の酸化シリコン膜パターンをマスクとする埋込成長によりＩｎＰ基板上に光変調器の基本積層構造であるＩｎＧａＡｓＰ層とＩｎＰ層とを形成した場合、ＩｎＰ基板上における光変調器の基本積層構造の、積層方向の相対位置が半導体レーザや窓層構造部の基本積層構造のＩｎＰ基板上相対位置とずれを生じる。
例えば光変調器集積型半導体レーザ装置でいえば、半導体レーザの活性層と光変調器の吸収層とにずれを生じ、光変調が効率よく行われないということが生じる。またこれは光増幅器集積型半導体レーザ装置でも同様で、効率のよい光増幅器集積型半導体レーザ装置が形成されない。
このように従来の製造方法によっては、異なるダブルへテロ基本積層構造を有する３以上の光素子をバットジョイントによりモノリシックに形成する場合、基板からの層厚方向の相対位置を制御性よく集積するのが困難であるという問題点があった。
例えば光変調器集積型半導体レーザ装置でいえば、半導体レーザの活性層と光変調器の吸収層とにずれを生じ、光変調が効率よく行われないということが生じる。またこれは光増幅器集積型半導体レーザ装置でも同様で、効率のよい光増幅器集積型半導体レーザ装置が形成されない。
このように従来の製造方法によっては、異なるダブルへテロ基本積層構造を有する３以上の光素子をバットジョイントによりモノリシックに形成する場合、基板からの層厚方向の相対位置を制御性よく集積するのが困難であるという問題点があった。
この発明は上記の問題点を解決するためになされたもので、第１の目的は動作効率がよく安価な、光軸方向に３種類以上の光素子が突き合わせて配置された集積型光半導体装置を構成することであり、第２の目的は光軸方向に３種類以上の光素子が突き合わせて配置された集積型光半導体装置を制御性よく集積する製造方法を提供することである。
この発明に係る集積型光半導体装置の製造方法は、第１の半導体からなる半導体基板の上にこの半導体基板とヘテロ接合され所定のエッチャントに対して第１の半導体のエッチング速度よりも大きなエッチング速度を有する第２の半導体で構成された１層または複数層からなる第１積層構造を形成し、この第１積層構造の上にヘテロ接合された１層または複数層からなる第２積層構造を形成し、第１積層構造と第２積層構造とを有する第１の光半導体素子構造を含む積層構造を形成する工程と、第２積層構造の表面上に所定の形状の開口を有する第１のマスクパターンを形成し、この第１のマスクパターンをエッチングマスクとして非選択性エッチングにより第２積層構造と第１積層構造との境界を越えた深さまでエッチングを行い、次に第１のマスクパターンをエッチングマスクとして上記所定のエッチャントを用いて半導体基板が露呈するまで第１の積層構造を選択的にエッチングし、次いで第１のマスクパターンをマスクとして埋込成長によりこの露呈した半導体基板の上に所定のエッチャントに対して第１の半導体のエッチング速度と同程度のエッチング速度を有する半導体層を形成しついでダブルへテロ構造を形成することにより第２の光半導体素子構造を形成する工程と、第２の光半導体素子構造と第２積層構造との表面を覆うとともに第２の光半導体素子構造と第２積層構造との境界から第２積層構造側に１μｍ乃至１００μｍの距離を隔て前記境界に沿って延長された一辺とこの一辺から所定の距離を隔てた対辺とを有する開口を備えた第２のマスクパターンを形成し、この第２のマスクパターンをエッチングマスクとして非選択性エッチングにより第２積層構造と第１積層構造の境界を越えた深さまでエッチングを行い、次に第２のマスクパターンをエッチングマスクとして上記所定のエッチャントを用いて半導体基板が露呈するまで第１の積層構造を選択的にエッチングすることにより第２の光半導体素子構造の端面に密接した光半導体素子間構造を形成する工程と、エッチングにより露呈した半導体基板の上に第２のマスクパターンをマスクとした埋込成長を行うことにより、第１の端面が光半導体素子間構造と密接するダブルへテロ構造の第３の光半導体素子構造を形成する工程と、を含むものである。
この発明に係る集積型光半導体装置の製造方法においては、第３の光半導体素子構造を形成する場合のエッチング工程に際して、光半導体素子間構造を形成することにより、第２の光半導体素子構造を形成する工程におけるエッチングと同様に、第２のマスクパターンをエッチングマスクとして非選択性エッチングとこれに続く選択的にエッチングを行うことができるのでエッチング深さの制御を精度よく行うことができる。
実施の形態１．
図１はこの発明の一実施の形態に係る集積型光半導体装置の基本積層構造を示す断面図である。なお以下の図において同じ符号は同一のものか相当のものを表す。
図１の集積型光半導体装置の基本積層構造１０の断面図は半導体レーザの導波路方向に並行する断面における断面図である。
基本積層構造１０は、第１の光半導体素子構造としての半導体レーザ部１２と、この基本積層構造１０において光の出射方向の最先端部に位置する第２の光半導体素子構造としての窓層構造部１４と、この窓層構造部１４に密接する光半導体素子間構造としての第１素子間部１６と、この第１素子間部１６と光の出射側の端面が密接し、光の入力側端面が半導体レーザ部１２の出射端面に密接する第３の光半導体素子構造としての前置光素子部１８、例えば光変調器や光増幅器など、の基本積層構造で構成されている。
図１はこの発明の一実施の形態に係る集積型光半導体装置の基本積層構造を示す断面図である。なお以下の図において同じ符号は同一のものか相当のものを表す。
図１の集積型光半導体装置の基本積層構造１０の断面図は半導体レーザの導波路方向に並行する断面における断面図である。
基本積層構造１０は、第１の光半導体素子構造としての半導体レーザ部１２と、この基本積層構造１０において光の出射方向の最先端部に位置する第２の光半導体素子構造としての窓層構造部１４と、この窓層構造部１４に密接する光半導体素子間構造としての第１素子間部１６と、この第１素子間部１６と光の出射側の端面が密接し、光の入力側端面が半導体レーザ部１２の出射端面に密接する第３の光半導体素子構造としての前置光素子部１８、例えば光変調器や光増幅器など、の基本積層構造で構成されている。
半導体レーザ部１２は、半導体基板としての、例えばＩｎＰ基板２０の上にヘテロ接合された第１積層構造としての１層または複数層からなる、例えばＩｎＧａＡｓＰ層２２と、このＩｎＧａＡｓＰ層２２の上にヘテロ接合された第２積層構造としての１層または複数層からなる、例えばＩｎＰ層２４とから構成されている。
窓層構造部１４は、ＩｎＰ基板２０の上に配設された半導体層としての、例えばＩｎＰ層２６と、このＩｎＰ層２６の上にヘテロ接合された第３積層構造としての１層または複数層からなるＩｎＧａＡｓＰ層２８と、このＩｎＧａＡｓＰ層２８の上にヘテロ接合された第４積層構造としての１層または複数層からなる、例えばＩｎＰ層３０とから構成されている。
第１素子間部１６は、半導体レーザ部１２と同じ工程で積層された積層構造で、ＩｎＰ基板２０の上にヘテロ接合されたＩｎＧａＡｓＰ層２３とこのＩｎＧａＡｓＰ層２３の上にヘテロ接合されたＩｎＰ層２５とから構成されて、その光導波路方向の厚みが１００μｍ以下の厚さであり、実際の形成工程を考慮すると１μｍ以上で１００μｍ以下、望ましくは２μｍ以上で１０μｍ以下、さらに望ましくは２μｍ以上で５μｍ以下の厚さである。
なお、第１素子間部１６はその厚みが厚くなれば光の損失要素となるが、１００μｍ以下の厚さでは、特に大きな損失要因にはならない。
前置光素子部１８は、ＩｎＰ基板２０の上に配設された例えばＩｎＰ層３２と、このＩｎＰ層３２の上にヘテロ接合された第５積層構造としての１層または複数層からなるＩｎＧａＡｓＰ層３４と、このＩｎＧａＡｓＰ層３４の上にヘテロ接合された第６積層構造としての１層または複数層からなる、例えばＩｎＰ層３６とから構成されている。
窓層構造部１４は、ＩｎＰ基板２０の上に配設された半導体層としての、例えばＩｎＰ層２６と、このＩｎＰ層２６の上にヘテロ接合された第３積層構造としての１層または複数層からなるＩｎＧａＡｓＰ層２８と、このＩｎＧａＡｓＰ層２８の上にヘテロ接合された第４積層構造としての１層または複数層からなる、例えばＩｎＰ層３０とから構成されている。
第１素子間部１６は、半導体レーザ部１２と同じ工程で積層された積層構造で、ＩｎＰ基板２０の上にヘテロ接合されたＩｎＧａＡｓＰ層２３とこのＩｎＧａＡｓＰ層２３の上にヘテロ接合されたＩｎＰ層２５とから構成されて、その光導波路方向の厚みが１００μｍ以下の厚さであり、実際の形成工程を考慮すると１μｍ以上で１００μｍ以下、望ましくは２μｍ以上で１０μｍ以下、さらに望ましくは２μｍ以上で５μｍ以下の厚さである。
なお、第１素子間部１６はその厚みが厚くなれば光の損失要素となるが、１００μｍ以下の厚さでは、特に大きな損失要因にはならない。
前置光素子部１８は、ＩｎＰ基板２０の上に配設された例えばＩｎＰ層３２と、このＩｎＰ層３２の上にヘテロ接合された第５積層構造としての１層または複数層からなるＩｎＧａＡｓＰ層３４と、このＩｎＧａＡｓＰ層３４の上にヘテロ接合された第６積層構造としての１層または複数層からなる、例えばＩｎＰ層３６とから構成されている。
次に基本積層構造１０の製造方法について説明する。
図２、図３、図４、及び図５はこの発明の一実施の形態に係る集積型光半導体装置の基本積層構造の製造方法の一工程における基本積層構造の断面図である。
図２を参照して、まずＩｎＰ基板２０の上にＩｎＧａＡｓＰ層２２と同じ構成のＩｎＧａＡｓＰ層４０とＩｎＰ層２４と同じ構成のＩｎＰ層４２を順次エピタキシャル成長により形成する。
次いで、ＩｎＰ層４２の表面に酸化シリコン膜を形成し、この酸化シリコン膜の表面にレジスト膜を塗布した後、干渉露光法を適用することにより、光軸上における最も先端に配置される窓層構造部１４の形成予定領域に対応する部分に開口４４ａを有するレジストパターン４４を形成し、このレジストパターン４４をマスクとしてエッチングを行い、窓層構造部１４の形成予定領域に対応する部分に開口４６ａを有する酸化シリコン膜パターン４６を形成する。図２はこの工程の結果を示している。
図２、図３、図４、及び図５はこの発明の一実施の形態に係る集積型光半導体装置の基本積層構造の製造方法の一工程における基本積層構造の断面図である。
図２を参照して、まずＩｎＰ基板２０の上にＩｎＧａＡｓＰ層２２と同じ構成のＩｎＧａＡｓＰ層４０とＩｎＰ層２４と同じ構成のＩｎＰ層４２を順次エピタキシャル成長により形成する。
次いで、ＩｎＰ層４２の表面に酸化シリコン膜を形成し、この酸化シリコン膜の表面にレジスト膜を塗布した後、干渉露光法を適用することにより、光軸上における最も先端に配置される窓層構造部１４の形成予定領域に対応する部分に開口４４ａを有するレジストパターン４４を形成し、このレジストパターン４４をマスクとしてエッチングを行い、窓層構造部１４の形成予定領域に対応する部分に開口４６ａを有する酸化シリコン膜パターン４６を形成する。図２はこの工程の結果を示している。
図３を参照して、次いでレジストパターン４４を除去したのち、酸化シリコン膜パターン４６をマスクとして、例えば反応性イオンを用いたドライエッチングなどの非選択性エッチングにより、ＩｎＰ層４２を完全に除去し、さらにＩｎＧａＡｓＰ層４０の上表面側の厚さの一部をエッチングする程度の深さまで、エッチング時間に基づいたエッチング深さ制御を行ってエッチングを行う。この非選択性エッチングによりエッチングされた領域が、図３の領域Ａでもって示されている。
さらに引き続いて酒石酸のようなエッチャントを用いて選択性エッチングを行うことによりＩｎＧａＡｓＰ層４０の残りの部分を除去する。酒石酸はＩｎＧａＡｓＰに対して反応速度が速く、ＩｎＰに対しては反応速度が遅いエッチャントであるので、ＩｎＧａＡｓＰ層４０とＩｎＰ基板２０とにおいて選択性を有する。このために選択性エッチングが可能であり、選択性エッチングを行うことによりエッチング深さはエッチング時間による制御よりも精度よく規定される。この選択性エッチングによりエッチングされた領域が、図３の領域Ｂでもって示されている。
さらに引き続いて酒石酸のようなエッチャントを用いて選択性エッチングを行うことによりＩｎＧａＡｓＰ層４０の残りの部分を除去する。酒石酸はＩｎＧａＡｓＰに対して反応速度が速く、ＩｎＰに対しては反応速度が遅いエッチャントであるので、ＩｎＧａＡｓＰ層４０とＩｎＰ基板２０とにおいて選択性を有する。このために選択性エッチングが可能であり、選択性エッチングを行うことによりエッチング深さはエッチング時間による制御よりも精度よく規定される。この選択性エッチングによりエッチングされた領域が、図３の領域Ｂでもって示されている。
図４を参照して、次いで酸化シリコン膜パターン４６をマスクとしてエピタキシャル成長により、窓層構造部１４のＩｎＰ層２６、ＩｎＧａＡｓＰ層２８、およびＩｎＰ層３０を順次形成する埋込成長を行う。この際に、窓層構造部１４と半導体レーザ部１２とが光軸を共有するように第１のバットジョイント４８が形成されたことになる。
次に前置光素子部１８の形成を行う。
図５を参照して、酸化シリコン膜パターン４６を除去し、窓層構造部１４のＩｎＰ層３０とＩｎＰ層４２との表面に酸化シリコン膜を形成し、この酸化シリコン膜の表面にレジスト膜を塗布した後、干渉露光法を適用することにより、窓層構造部１４のＩｎＰ層３０と第１素子間部１６の形成予定領域に対応する部分とを覆い、前置光素子部１８の形成予定領域に対応する部分に開口を有するレジストパターンを形成し、このレジストパターンをマスクとしてエッチングを行い、窓層構造部１４のＩｎＰ層３０と第１素子間部１６との形成予定領域に対応する部分とを覆い、前置光素子部１８の形成予定領域に対応する部分に開口５０ａを有する酸化シリコン膜パターン５０を形成する。
開口５０ａはバットジョイント４８に並行しながらバットジョイント４８からＩｎＰ層４２の側に、例えば２μｍ以上で５μｍ以下の距離入り込んだ一辺とこの一辺から前置光素子部１８の光軸方向の長さ分だけ離れた距離に形成された対辺とを有している。
次に前置光素子部１８の形成を行う。
図５を参照して、酸化シリコン膜パターン４６を除去し、窓層構造部１４のＩｎＰ層３０とＩｎＰ層４２との表面に酸化シリコン膜を形成し、この酸化シリコン膜の表面にレジスト膜を塗布した後、干渉露光法を適用することにより、窓層構造部１４のＩｎＰ層３０と第１素子間部１６の形成予定領域に対応する部分とを覆い、前置光素子部１８の形成予定領域に対応する部分に開口を有するレジストパターンを形成し、このレジストパターンをマスクとしてエッチングを行い、窓層構造部１４のＩｎＰ層３０と第１素子間部１６との形成予定領域に対応する部分とを覆い、前置光素子部１８の形成予定領域に対応する部分に開口５０ａを有する酸化シリコン膜パターン５０を形成する。
開口５０ａはバットジョイント４８に並行しながらバットジョイント４８からＩｎＰ層４２の側に、例えば２μｍ以上で５μｍ以下の距離入り込んだ一辺とこの一辺から前置光素子部１８の光軸方向の長さ分だけ離れた距離に形成された対辺とを有している。
従って、バットジョイント４８と第１素子間部１６の形成予定部分は酸化シリコン膜パターン５０によって覆われている。
次に酸化シリコン膜パターン５０をマスクとして、例えば反応性イオンを用いたドライエッチングなどの非選択性エッチングにより、ＩｎＰ層４２を完全に除去し、さらにＩｎＧａＡｓＰ層４０の上表面側の厚さの一部をエッチングする程度の深さまで、エッチング時間に基づいたエッチング深さ制御を行ってエッチングを行う。この非選択性エッチングによりエッチングされた領域が、図５の領域Ａでもって示されている。
さらに引き続いて酒石酸のようなエッチャントを用いて選択性エッチングを行うことによりＩｎＧａＡｓＰ層４０の残りの部分を除去する。このエッチングは選択性エッチングであるために、エッチング深さはエッチング時間による制御よりもエッチング深さが精度よく規定される。この選択性エッチングによりエッチングされた領域が、図５の領域Ｂで示されている。これにより半導体レーザ部１２のＩｎＧａＡｓＰ層２２とＩｎＰ層２４とが形成される。図５はこの工程の結果を示している。
次いで酸化シリコン膜パターン５０をマスクとしてエピタキシャル成長により、エッチングにより露呈したＩｎＰ基板２０の表面上にＩｎＰ層３２と、このＩｎＰ層３２の上にヘテロ接合された１層または複数層からなるＩｎＧａＡｓＰ層３４と、このＩｎＧａＡｓＰ層３４の上にヘテロ接合された１層または複数層からなる、ＩｎＰ層３６とを順次形成する埋込成長を行う。この際に、前置光素子部１８と第１素子間部１６および半導体レーザ部１２とが光軸を共有するようにバットジョイントが形成されたことになる。この結果図１に示された集積型光半導体装置の基本積層構造１０が形成される。そしてさらにこの基本積層構造１０の上に所定の半導体層が積層され、集積型光半導体装置として構成される。
次に酸化シリコン膜パターン５０をマスクとして、例えば反応性イオンを用いたドライエッチングなどの非選択性エッチングにより、ＩｎＰ層４２を完全に除去し、さらにＩｎＧａＡｓＰ層４０の上表面側の厚さの一部をエッチングする程度の深さまで、エッチング時間に基づいたエッチング深さ制御を行ってエッチングを行う。この非選択性エッチングによりエッチングされた領域が、図５の領域Ａでもって示されている。
さらに引き続いて酒石酸のようなエッチャントを用いて選択性エッチングを行うことによりＩｎＧａＡｓＰ層４０の残りの部分を除去する。このエッチングは選択性エッチングであるために、エッチング深さはエッチング時間による制御よりもエッチング深さが精度よく規定される。この選択性エッチングによりエッチングされた領域が、図５の領域Ｂで示されている。これにより半導体レーザ部１２のＩｎＧａＡｓＰ層２２とＩｎＰ層２４とが形成される。図５はこの工程の結果を示している。
次いで酸化シリコン膜パターン５０をマスクとしてエピタキシャル成長により、エッチングにより露呈したＩｎＰ基板２０の表面上にＩｎＰ層３２と、このＩｎＰ層３２の上にヘテロ接合された１層または複数層からなるＩｎＧａＡｓＰ層３４と、このＩｎＧａＡｓＰ層３４の上にヘテロ接合された１層または複数層からなる、ＩｎＰ層３６とを順次形成する埋込成長を行う。この際に、前置光素子部１８と第１素子間部１６および半導体レーザ部１２とが光軸を共有するようにバットジョイントが形成されたことになる。この結果図１に示された集積型光半導体装置の基本積層構造１０が形成される。そしてさらにこの基本積層構造１０の上に所定の半導体層が積層され、集積型光半導体装置として構成される。
この集積型光半導体装置の製造方法では、前置光素子部１８の形成を行う際のエッチングは、窓層構造部１４の形成予定領域のエッチングと同様に、まず最初に非選択性エッチングを行い、次いでＩｎＧａＡｓＰとＩｎＰとの選択性を利用する選択性エッチングを行うことができるから、エッチング深さの制御性がよくなる。
この結果、エッチングに続けて行う積層工程により形成された前置光素子部１８は、積層の厚み方向の位置誤差を少なく形成できるから、光軸上においてこの前置光素子部１８の前後に置かれる窓層構造部１４および半導体レーザ部１２と光軸の位置ずれが少ない。また歩留まりもよくなる。
従って基本積層構造１０に基づいて構成された集積型光半導体装置は、光軸のずれに伴う損失が少なくなるので、簡単な構成で、安価でかつ動作効率の高い集積型光半導体装置を得ることができる。
なおこの実施の形態１では、窓層構造部１４と前置光素子部１８と半導体レーザ部１２との３光素子を有する集積方光半導体装置について説明したが、第１素子間部１６と前置光素子部１８とを形成する工程を繰り返す頃により、半導体レーザ部１２の前に複数の前置光素子部を形成することができ、さらに多くの光素子を配設した集積型光半導体装置を同様の製造方法により精度よく形成することができる。
この結果、エッチングに続けて行う積層工程により形成された前置光素子部１８は、積層の厚み方向の位置誤差を少なく形成できるから、光軸上においてこの前置光素子部１８の前後に置かれる窓層構造部１４および半導体レーザ部１２と光軸の位置ずれが少ない。また歩留まりもよくなる。
従って基本積層構造１０に基づいて構成された集積型光半導体装置は、光軸のずれに伴う損失が少なくなるので、簡単な構成で、安価でかつ動作効率の高い集積型光半導体装置を得ることができる。
なおこの実施の形態１では、窓層構造部１４と前置光素子部１８と半導体レーザ部１２との３光素子を有する集積方光半導体装置について説明したが、第１素子間部１６と前置光素子部１８とを形成する工程を繰り返す頃により、半導体レーザ部１２の前に複数の前置光素子部を形成することができ、さらに多くの光素子を配設した集積型光半導体装置を同様の製造方法により精度よく形成することができる。
以上のようにこの実施の形態に係る集積型光半導体装置は、第１の半導体からなる半導体基板と、この半導体基板の上に選択的に配設されるとともに、半導体基板とヘテロ接合され所定のエッチャントに対して第１の半導体のエッチング速度よりも大きなエッチング速度を有する第２の半導体で構成された１層または複数層からなる第１積層構造とこの第１積層構造の上にヘテロ接合された１層または複数層からなる第２積層構造とを有する第１の光半導体素子構造と、この第１の光半導体素子構造と同じ光軸方向を有し半導体基板上に第１の光半導体素子構造と離隔されて配設されるとともに所定のエッチャントに対して第１の半導体のエッチング速度と同程度のエッチング速度を有する半導体で形成された半導体層を介して配設されたダブルへテロ構造の第２の光半導体素子構造と、この第２の光半導体素子構造の光軸に直交する端面であって第１の光半導体素子構造に近接する側の端面に密接して半導体基板上に配設されるとともに第１積層構造及び第２積層構造を有し光軸方向の厚さが１００μｍ以下である光半導体素子間構造と、第１の光半導体素子構造と同じ光軸方向を有し光半導体素子間構造と第１の端面が密接して半導体基板上に配設されたダブルへテロ構造の第３の光半導体素子構造と、を備えたもので、第３の光半導体素子構造の光軸と第１の光半導体素子構造および第２の光半導体素子構造の光軸とのずれが少なくなり、光軸のずれに伴う損失が少なくなるので、簡単な構成で安価でかつ動作効率の高い集積型光半導体装置を構成することができる。
また、この実施の形態に係る集積型光半導体装置の製造方法は、第１の半導体からなる半導体基板の上にこの半導体基板とヘテロ接合され所定のエッチャントに対して第１の半導体のエッチング速度よりも大きなエッチング速度を有する第２の半導体で構成された１層または複数層からなる第１積層構造を形成し、この第１積層構造の上にヘテロ接合された１層または複数層からなる第２積層構造を形成し、第１積層構造と第２積層構造とを有する第１の光半導体素子構造を含む積層構造を形成する工程と、第２積層構造の表面上に所定の形状の開口を有する第１のマスクパターンを形成し、この第１のマスクパターンをエッチングマスクとして非選択性エッチングにより第２積層構造と第１積層構造との境界を越えた深さまでエッチングを行い、次に第１のマスクパターンをエッチングマスクとして所定のエッチャントを用いて半導体基板が露呈するまで第１の積層構造を選択的にエッチングし、次いで第１のマスクパターンをマスクとして埋込成長によりこの露呈した半導体基板の上に所定のエッチャントに対して第１の半導体のエッチング速度と同程度のエッチング速度を有する半導体層を形成しついでダブルへテロ構造を形成することにより第２の光半導体素子構造を形成する工程と、第２の光半導体素子構造と第２積層構造との表面を覆うとともに第２の光半導体素子構造と第２積層構造との境界から第２積層構造側に１μｍ乃至１００μｍの距離を隔て境界に沿って延長された一辺とこの一辺から所定の距離を隔てた対辺とを有する開口を備えた第２のマスクパターンを形成し、この第２のマスクパターンをエッチングマスクとして非選択性エッチングにより第２積層構造と第１積層構造の境界を越えた深さまでエッチングを行い、次に第２のマスクパターンをエッチングマスクとして所定のエッチャントを用いて半導体基板が露呈するまで第１の積層構造を選択的にエッチングすることにより第２の光半導体素子構造の端面に密接した光半導体素子間構造を形成する工程と、エッチングにより露呈した半導体基板の上に第２のマスクパターンをマスクとした埋込成長を行うことにより、第１の端面が光半導体素子間構造と密接するダブルへテロ構造の第３の光半導体素子構造を形成する工程と、を含むものである。
この集積型光半導体装置の製造方法においては、第３の光半導体素子構造を形成する場合のエッチング工程に際して、光半導体素子間構造を形成することにより、第２の光半導体素子構造を形成する工程におけるエッチングと同様に、第２のマスクパターンをエッチングマスクとして非選択性エッチングとこれに続く選択的にエッチングを行うことができるのでエッチング深さの制御を精度よく行うことができる。
このために第２のマスクパターンをマスクとした埋込成長を行うことにより形成される第３の光半導体素子構造はその厚さ方向の位置誤差が少なく形成され、第３の光半導体素子構造の光軸は第３の光半導体素子構造の前後に置かれる第２の光半導体素子構造および第１の光半導体素子構造の光軸の位置とのずれが少なく、また歩留まりも高くなる。従ってこの製造方法による集積型光半導体装置は、光軸のずれに伴う損失が少なくなるので、簡単な工程で安価で動作効率が高い集積型光半導体装置を得ることができる。
このために第２のマスクパターンをマスクとした埋込成長を行うことにより形成される第３の光半導体素子構造はその厚さ方向の位置誤差が少なく形成され、第３の光半導体素子構造の光軸は第３の光半導体素子構造の前後に置かれる第２の光半導体素子構造および第１の光半導体素子構造の光軸の位置とのずれが少なく、また歩留まりも高くなる。従ってこの製造方法による集積型光半導体装置は、光軸のずれに伴う損失が少なくなるので、簡単な工程で安価で動作効率が高い集積型光半導体装置を得ることができる。
実施の形態２．
図６はこの発明の一実施の形態に係る集積型光半導体装置の斜視図である。
図６において、集積型光半導体装置としての光変調器集積型半導体レーザ装置６０は、半導体レーザ部１２と光の出射方向の最先端部に位置する窓層構造部１４と、この窓層構造部１４に密接する第１素子間部１６と、この第１素子間部１６と光の出射側の端面が密接し光の入力側端面が半導体レーザ部１２の出射端面に密接する前置光素子部１８、この実施の形態２では光変調器１８１で構成されている。
光変調器集積型半導体レーザ装置６０はｎ導電型（以下、“ｎ導電型”を“ｎ−”と、“ｐ導電型”を“ｐ−”と、不純物を添加していないものを“ｉ−”と表記する）のＩｎＰ基板２０上の中央部に、光の出射端面側から順次、窓層構造部１４、第１素子間部１６、光変調器１８１、および半導体レーザ部１２がバットジョイントされ、リッジ状に形成された光素子リッジ部６２が配設されている。ｎ−ＩｎＰ基板２０上において、光素子リッジ６２の両側に分離溝６４を介して電極パッド基台６６が形成されている。光素子リッジ部６２、分離溝６４及び電極パッド基台６６の表面上は、絶縁膜６８で覆われている。
図６はこの発明の一実施の形態に係る集積型光半導体装置の斜視図である。
図６において、集積型光半導体装置としての光変調器集積型半導体レーザ装置６０は、半導体レーザ部１２と光の出射方向の最先端部に位置する窓層構造部１４と、この窓層構造部１４に密接する第１素子間部１６と、この第１素子間部１６と光の出射側の端面が密接し光の入力側端面が半導体レーザ部１２の出射端面に密接する前置光素子部１８、この実施の形態２では光変調器１８１で構成されている。
光変調器集積型半導体レーザ装置６０はｎ導電型（以下、“ｎ導電型”を“ｎ−”と、“ｐ導電型”を“ｐ−”と、不純物を添加していないものを“ｉ−”と表記する）のＩｎＰ基板２０上の中央部に、光の出射端面側から順次、窓層構造部１４、第１素子間部１６、光変調器１８１、および半導体レーザ部１２がバットジョイントされ、リッジ状に形成された光素子リッジ部６２が配設されている。ｎ−ＩｎＰ基板２０上において、光素子リッジ６２の両側に分離溝６４を介して電極パッド基台６６が形成されている。光素子リッジ部６２、分離溝６４及び電極パッド基台６６の表面上は、絶縁膜６８で覆われている。
光素子リッジ部６２の半導体レーザ部１２の表面には、半導体レーザ部１２のｐ側電極７０が配設されている。このｐ側電極７０は光素子リッジ部６２から分離溝６４の表面を経由し電極パッド基台６６に延長され、電極パッド基台６６表面上に配設された半導体レーザ電極パッド７２に接続されている。
また、光素子リッジ部６２の光変調器１８１の表面には、光変調器１８１の高電位側電極７４が配設され、分離溝６４の表面を経由し電極パッド基台６６に延長され、電極パッド基台６６表面上に配設された高電位側電極パッド７６に接続されている。
また、光素子リッジ部６２の光変調器１８１の表面には、光変調器１８１の高電位側電極７４が配設され、分離溝６４の表面を経由し電極パッド基台６６に延長され、電極パッド基台６６表面上に配設された高電位側電極パッド７６に接続されている。
図７は図６の集積型光半導体装置のＶＩＩ−ＶＩＩ断面における断面図である。
半導体レーザ部１２の基本積層部分は、ｎ−ＩｎＰ基板２０の上に順次配設されたｎ−ＩｎＧａＡｓＰ層１２１、多重量子井戸構造の活性層１２２、ｐ−ＩｎＧａＡｓＰ層１２３、ｐ−ＩｎＰ層１２４と、このｐ−ＩｎＰ層１２４の上に光の導波方向に所定のピッチで離散的に形成されたＩｎＧａＡｓＰ層の回折格子層１２５と、この回折格子層１２５を埋込み、さらに積層したｐ−ＩｎＰ層１２６とが積層されている。
半導体レーザ部１２のｎ−ＩｎＧａＡｓＰ層１２１、活性層１２２、及びｐ−ＩｎＧａＡｓＰ層１２３が第１積層構造を構成しており、クラッド層としてのｐ−ＩｎＰ層１２４、回折格子層１２５およびクラッド層としてのｐ−ＩｎＰ層１２６が第２積層構造を構成している。
半導体レーザ部１２の基本積層部分は、ｎ−ＩｎＰ基板２０の上に順次配設されたｎ−ＩｎＧａＡｓＰ層１２１、多重量子井戸構造の活性層１２２、ｐ−ＩｎＧａＡｓＰ層１２３、ｐ−ＩｎＰ層１２４と、このｐ−ＩｎＰ層１２４の上に光の導波方向に所定のピッチで離散的に形成されたＩｎＧａＡｓＰ層の回折格子層１２５と、この回折格子層１２５を埋込み、さらに積層したｐ−ＩｎＰ層１２６とが積層されている。
半導体レーザ部１２のｎ−ＩｎＧａＡｓＰ層１２１、活性層１２２、及びｐ−ＩｎＧａＡｓＰ層１２３が第１積層構造を構成しており、クラッド層としてのｐ−ＩｎＰ層１２４、回折格子層１２５およびクラッド層としてのｐ−ＩｎＰ層１２６が第２積層構造を構成している。
窓層構造部１４の基本積層部分は、ｎ−ＩｎＰ基板２０の上に配設された半導体層としてのｉ−ＩｎＰ層２６と、このｉ−ＩｎＰ層２６の上に配設されたｉ−ＩｎＧａＡｓＰ層２８と、このｉ−ＩｎＧａＡｓＰ層２８の上に配設されたｉ−ＩｎＰ層３０とから構成されている。
第１素子間部１６の基本積層部分は、半導体レーザ部１２の基本積層部分と同じ工程で積層され、ｎ−ＩｎＧａＡｓＰ層１２１、活性層１２２、ｐ−ＩｎＧａＡｓＰ層１２３、ｐ−ＩｎＰ層１２４と、ｐ−ＩｎＰ層１２６とが積層されている。図７には第１素子間部１６の基本積層部分にＩｎＧａＡｓＰ層の回折格子層１２５が含まれていないが、含まれてもかまわない。
また、第１素子間部１６の光素子リッジ６２の長手方向、すなわち光軸方向の厚みは、例えば２μｍ以上で５μｍ以下の厚さである。
光変調器１８１の基本積層部分は、ｎ−ＩｎＰ基板２０の上に順次配設されたｎ−ＩｎＧａＡｓＰ層１８４、光吸収層１８６、ｐ−ＩｎＧａＡｓＰ層１８８およびｐ−ＩｎＰ層１９０で構成されている。
第１素子間部１６の基本積層部分は、半導体レーザ部１２の基本積層部分と同じ工程で積層され、ｎ−ＩｎＧａＡｓＰ層１２１、活性層１２２、ｐ−ＩｎＧａＡｓＰ層１２３、ｐ−ＩｎＰ層１２４と、ｐ−ＩｎＰ層１２６とが積層されている。図７には第１素子間部１６の基本積層部分にＩｎＧａＡｓＰ層の回折格子層１２５が含まれていないが、含まれてもかまわない。
また、第１素子間部１６の光素子リッジ６２の長手方向、すなわち光軸方向の厚みは、例えば２μｍ以上で５μｍ以下の厚さである。
光変調器１８１の基本積層部分は、ｎ−ＩｎＰ基板２０の上に順次配設されたｎ−ＩｎＧａＡｓＰ層１８４、光吸収層１８６、ｐ−ＩｎＧａＡｓＰ層１８８およびｐ−ＩｎＰ層１９０で構成されている。
半導体レーザ部１２のｐ−ＩｎＰ層１２６、窓層構造部１４のＩｎＰ層３０、第１素子間部１６のｐ−ＩｎＰ層１２６、および光変調器１８１のｐ−ＩｎＰ層１９０の上表面はほぼ同一平面となるように形成され、これらの表面上にｐ−ＩｎＰ層８０が配設されている。半導体レーザ部１２と光変調器１８１に対応してｐ−ＩｎＰ層８０の表面上にはそれぞれ個別にコンタクト層８４及びコンタクト層８６が形成される。
半導体レーザ部１２、光変調器１８１、窓層構造部１４そして第１素子間部１６の表面上には、コンタクト層８４およびコンタクト層８６をも含め絶縁膜６８が配設されている。コンタクト層８４およびコンタクト層８６それぞれの表面の一部に個別に絶縁膜６８に開口部が設けられ、これらの開口部を介して、半導体レーザ部１２ではコンタクト層８４とｐ側電極７０とが、また光変調器１８１ではコンタクト層８６と高電位側電極７４とがそれぞれ電気的に接続されている。
半導体レーザ部１２、光変調器１８１、窓層構造部１４そして第１素子間部１６の表面上には、コンタクト層８４およびコンタクト層８６をも含め絶縁膜６８が配設されている。コンタクト層８４およびコンタクト層８６それぞれの表面の一部に個別に絶縁膜６８に開口部が設けられ、これらの開口部を介して、半導体レーザ部１２ではコンタクト層８４とｐ側電極７０とが、また光変調器１８１ではコンタクト層８６と高電位側電極７４とがそれぞれ電気的に接続されている。
図８は図６の集積型光半導体装置のＶＩＩＩ−ＶＩＩＩ断面における断面図である。図８は、窓層構造部１４の、レーザー光の光軸に直交する断面における断面図である。
また図９は図６の集積型光半導体装置のＩＸ−ＩＸ断面における断面図である。図９は、光変調器１８１の、レーザー光の光軸に直交する断面における断面図である。
また図１０は図６の集積型光半導体装置のＸ−Ｘ断面における断面図である。図１０は、半導体レーザ部１２の、レーザー光の光軸に直交する断面における断面図である。図１０においては、回折格子層１２５が無い部分の断面を示している。
また第１素子間部１６の、レーザー光の光軸に直交する断面における断面図は、図１０においてコンタクト層８４、絶縁膜６８の開口、ｐ側電極７０および半導体レーザ電極パッド７２を除いた断面図に相当する。
このように構成された光変調器集積型半導体レーザ装置６０は、ｎ−ＩｎＰ基板２０に接続されたｎ側電極（図示せず）とｐ側電極７０との間に電圧が印加され、これに伴ってレーザ発振が励起こされる。発光したレーザ光は、ｎ−ＩｎＰ基板２０と接続されたｎ側電極（図示せず）と高電位側電極７４との間に印加されたＲＦ電圧により、光変調器１８１により変調を受け、信号光として窓層構造部１４を経由し出射される。
また図９は図６の集積型光半導体装置のＩＸ−ＩＸ断面における断面図である。図９は、光変調器１８１の、レーザー光の光軸に直交する断面における断面図である。
また図１０は図６の集積型光半導体装置のＸ−Ｘ断面における断面図である。図１０は、半導体レーザ部１２の、レーザー光の光軸に直交する断面における断面図である。図１０においては、回折格子層１２５が無い部分の断面を示している。
また第１素子間部１６の、レーザー光の光軸に直交する断面における断面図は、図１０においてコンタクト層８４、絶縁膜６８の開口、ｐ側電極７０および半導体レーザ電極パッド７２を除いた断面図に相当する。
このように構成された光変調器集積型半導体レーザ装置６０は、ｎ−ＩｎＰ基板２０に接続されたｎ側電極（図示せず）とｐ側電極７０との間に電圧が印加され、これに伴ってレーザ発振が励起こされる。発光したレーザ光は、ｎ−ＩｎＰ基板２０と接続されたｎ側電極（図示せず）と高電位側電極７４との間に印加されたＲＦ電圧により、光変調器１８１により変調を受け、信号光として窓層構造部１４を経由し出射される。
次に光変調器集積型半導体レーザ装置６０の製造方法について説明する。
図１１、図１２、図１３、図１４、図１５、及び図１６はこの発明の一実施の形態に係る集積型光半導体装置の製造方法の一工程における集積型光半導体装置の断面図である。
図１１を参照して、まずｎ−ＩｎＰ基板２０の上にｎ−ＩｎＧａＡｓＰ層１２１、多重量子井戸構造の活性層１２２、ｐ−ＩｎＧａＡｓＰ層１２３、ｐ−ＩｎＰ層１２４、および回折格子層１２５としてのＩｎＧａＡｓＰ層１２８を順次エピタキシャル成長により形成する。
次いで、ＩｎＧａＡｓＰ層１２８の表面に、例えばＳｉＯ２などの酸化シリコン膜を形成し、この酸化シリコン膜の表面にレジスト膜を塗布した後、干渉露光法あるいは電子ビーム露光法を適用することにより、回折格子パターンを描画し、回折パターンと同じ形状のレジストパターンを形成し、このレジストパターンをマスクとしてＩｎＧａＡｓＰ層１２８の表面が露呈するまで酸化シリコン膜をエッチングし、回折格子パターンと同じ形状の酸化シリコン膜パターン２０２を形成する。次いでレジストパターンを除去する。図１１はこの工程の結果を示す。
図１１、図１２、図１３、図１４、図１５、及び図１６はこの発明の一実施の形態に係る集積型光半導体装置の製造方法の一工程における集積型光半導体装置の断面図である。
図１１を参照して、まずｎ−ＩｎＰ基板２０の上にｎ−ＩｎＧａＡｓＰ層１２１、多重量子井戸構造の活性層１２２、ｐ−ＩｎＧａＡｓＰ層１２３、ｐ−ＩｎＰ層１２４、および回折格子層１２５としてのＩｎＧａＡｓＰ層１２８を順次エピタキシャル成長により形成する。
次いで、ＩｎＧａＡｓＰ層１２８の表面に、例えばＳｉＯ２などの酸化シリコン膜を形成し、この酸化シリコン膜の表面にレジスト膜を塗布した後、干渉露光法あるいは電子ビーム露光法を適用することにより、回折格子パターンを描画し、回折パターンと同じ形状のレジストパターンを形成し、このレジストパターンをマスクとしてＩｎＧａＡｓＰ層１２８の表面が露呈するまで酸化シリコン膜をエッチングし、回折格子パターンと同じ形状の酸化シリコン膜パターン２０２を形成する。次いでレジストパターンを除去する。図１１はこの工程の結果を示す。
図１２を参照して、次に酸化シリコン膜パターン２０２をマスクとしてｐ−ＩｎＰ層１２４の表面が露呈するまでエッチングを行い、回折格子層１２５を形成する。次にｐ−ＩｎＰにより回折格子層１２５を埋込み、さらに積層したｐ−ＩｎＰ層１２６を形成する。図１２はこの工程の結果を示す。
図１３を参照して、次にｐ−ＩｎＰ層１２６の表面上に酸化シリコン膜を形成し、この酸化シリコン膜の表面にレジスト膜を塗布した後、干渉露光法あるいは電子ビーム露光法を適用することにより、光変調器集積型半導体レーザ装置６０の光軸上における最も先端に配置される窓層構造部１４の形成予定領域に対応する部分に開口を有するレジストパターンを形成し、このレジストパターンをマスクとしてエッチングを行い、窓層構造部１４の形成予定領域に対応する部分に開口４６ａを有する酸化シリコン膜パターン４６を形成する。
図１３を参照して、次にｐ−ＩｎＰ層１２６の表面上に酸化シリコン膜を形成し、この酸化シリコン膜の表面にレジスト膜を塗布した後、干渉露光法あるいは電子ビーム露光法を適用することにより、光変調器集積型半導体レーザ装置６０の光軸上における最も先端に配置される窓層構造部１４の形成予定領域に対応する部分に開口を有するレジストパターンを形成し、このレジストパターンをマスクとしてエッチングを行い、窓層構造部１４の形成予定領域に対応する部分に開口４６ａを有する酸化シリコン膜パターン４６を形成する。
次いでレジストパターンを除去したのち、酸化シリコン膜パターン４６をマスクとして、例えば反応性イオンを用いたドライエッチングなどの非選択性エッチングにより、ｐ−ＩｎＰ層１２６、回折格子層１２５、およびｐ−ＩｎＰ層１２４を完全に除去し、さらにｐ−ＩｎＧａＡｓＰ層１２３の上表面側の厚さの一部を除去する。この非選択性エッチングはエッチング時間に基づいたエッチング深さ制御により行われる。この非選択性エッチングによりエッチングされた領域が、図１３の領域Ａで示されている。
さらに引き続いて酒石酸のようなエッチャントを用いて選択性エッチングを行うことによりｐ−ＩｎＧａＡｓＰ層１２３の残りの部分、活性層１２２およびｎ−ＩｎＧａＡｓＰ層１２１を除去する。酒石酸はＩｎＧａＡｓＰに対して反応速度が速く、ＩｎＰに対しては反応速度が遅いエッチャントであるので、ｎ−ＩｎＧａＡｓＰ層１２１とｎ−ＩｎＰ基板２０とにおいて選択性を有するので選択性エッチングが可能である。この結果、エッチング深さはエッチング時間による制御よりも精度よく規定される。この選択性エッチングによりエッチングされた領域が、図１３の領域Ｂで示されている。図１３はこの工程の結果を示している。
さらに引き続いて酒石酸のようなエッチャントを用いて選択性エッチングを行うことによりｐ−ＩｎＧａＡｓＰ層１２３の残りの部分、活性層１２２およびｎ−ＩｎＧａＡｓＰ層１２１を除去する。酒石酸はＩｎＧａＡｓＰに対して反応速度が速く、ＩｎＰに対しては反応速度が遅いエッチャントであるので、ｎ−ＩｎＧａＡｓＰ層１２１とｎ−ＩｎＰ基板２０とにおいて選択性を有するので選択性エッチングが可能である。この結果、エッチング深さはエッチング時間による制御よりも精度よく規定される。この選択性エッチングによりエッチングされた領域が、図１３の領域Ｂで示されている。図１３はこの工程の結果を示している。
図１４を参照して、次いで酸化シリコン膜パターン４６をマスクとしてエピタキシャル成長により、窓層構造部１４のｉ−ＩｎＰ層２６、ｉ−ＩｎＧａＡｓＰ層２８、およびｉ−ＩｎＰ層３０を順次形成する埋込成長を行う。この際に、窓層構造部１４と半導体レーザ部１２とが光軸を共有するように第１のバットジョイント４８が形成されたことになる。図１４はこの工程の結果を示している。
次に光変調器１８１の形成を行う。
図１５を参照して、酸化シリコン膜パターン４６を除去し、窓層構造部１４のｉ−ＩｎＰ層３０とｐ−ＩｎＰ層１２６との表面に酸化シリコン膜を形成し、この酸化シリコン膜の表面にレジスト膜を塗布した後、干渉露光法あるいは電子ビーム露光法を適用することにより、窓層構造部１４と第１素子間部１６の形成予定領域とを覆い、光変調器１８１の形成予定領域に対応する部分に開口を有するレジストパターンを形成し、このレジストパターンをマスクとしてｐ−ＩｎＰ層１２６の表面が完全に露呈するまでエッチングを行い、光変調器１８１の形成予定領域に対応する部分に開口５０ａを有する酸化シリコン膜パターン５０を形成する。
次に酸化シリコン膜パターン５０をマスクとして、例えば反応性イオンを用いたドライエッチングなどの非選択性エッチングにより、ｐ−ＩｎＰ層１２６、回折格子層１２５、およびｐ−ＩｎＰ層１２４を完全に除去し、さらにｐ−ＩｎＧａＡｓＰ層１２３の上表面側の厚さの一部を除去する。この非選択性エッチングはエッチング時間に基づいたエッチング深さ制御により行われる。この非選択性エッチングによりエッチングされた領域が、図１５の領域Ａで示されている。
さらに引き続いて酒石酸のようなエッチャントを用いて選択性エッチングを行うことによりｐ−ＩｎＧａＡｓＰ層１２３の残りの部分、活性層１２２およびｎ−ＩｎＧａＡｓＰ層１２１を除去する。このエッチングは選択性エッチングにより行われるので、エッチング深さは精度よく規定される。この選択性エッチングによりエッチングされた領域が、図１５の領域Ｂで示されている。図１５はこの工程の結果を示している。
図１５を参照して、酸化シリコン膜パターン４６を除去し、窓層構造部１４のｉ−ＩｎＰ層３０とｐ−ＩｎＰ層１２６との表面に酸化シリコン膜を形成し、この酸化シリコン膜の表面にレジスト膜を塗布した後、干渉露光法あるいは電子ビーム露光法を適用することにより、窓層構造部１４と第１素子間部１６の形成予定領域とを覆い、光変調器１８１の形成予定領域に対応する部分に開口を有するレジストパターンを形成し、このレジストパターンをマスクとしてｐ−ＩｎＰ層１２６の表面が完全に露呈するまでエッチングを行い、光変調器１８１の形成予定領域に対応する部分に開口５０ａを有する酸化シリコン膜パターン５０を形成する。
次に酸化シリコン膜パターン５０をマスクとして、例えば反応性イオンを用いたドライエッチングなどの非選択性エッチングにより、ｐ−ＩｎＰ層１２６、回折格子層１２５、およびｐ−ＩｎＰ層１２４を完全に除去し、さらにｐ−ＩｎＧａＡｓＰ層１２３の上表面側の厚さの一部を除去する。この非選択性エッチングはエッチング時間に基づいたエッチング深さ制御により行われる。この非選択性エッチングによりエッチングされた領域が、図１５の領域Ａで示されている。
さらに引き続いて酒石酸のようなエッチャントを用いて選択性エッチングを行うことによりｐ−ＩｎＧａＡｓＰ層１２３の残りの部分、活性層１２２およびｎ−ＩｎＧａＡｓＰ層１２１を除去する。このエッチングは選択性エッチングにより行われるので、エッチング深さは精度よく規定される。この選択性エッチングによりエッチングされた領域が、図１５の領域Ｂで示されている。図１５はこの工程の結果を示している。
図１６を参照して、次いで酸化シリコン膜パターン５０をマスクとしてエピタキシャル成長により、エッチングにより露呈したｎ−ＩｎＰ基板２０の表面上に順次ｎ−ＩｎＧａＡｓＰ層１８４、光吸収層１８６、ｐ−ＩｎＧａＡｓＰ層１８８およびｐ−ＩｎＰ層１９０の埋込成長が行われる。この際に、光変調器１８１と第１素子間部１６および半導体レーザ部１２とが光軸を共有するようにバットジョイントが形成されたことになる。図１６はこの工程の結果を示している。
次いで、酸化シリコン膜パターン５０が除去される。半導体レーザ部１２のｐ−ＩｎＰ層１２６、窓層構造部１４のＩｎＰ層３０、第１素子間部１６のｐ−ＩｎＰ層１２６、および光変調器１８１のｐ−ＩｎＰ層１９０の上表面は、ほぼ同一平面となるように形成され、これらの表面上にｐ−ＩｎＰ層８０がエピタキシャル成長により形成される。
さらに、半導体レーザ部１２及び光変調器１８１に対応してｐ−ＩｎＰ層８０の表面上に、それぞれ個別にコンタクト層８４及びコンタクト層８６が形成される。
次いで、酸化シリコン膜パターン５０が除去される。半導体レーザ部１２のｐ−ＩｎＰ層１２６、窓層構造部１４のＩｎＰ層３０、第１素子間部１６のｐ−ＩｎＰ層１２６、および光変調器１８１のｐ−ＩｎＰ層１９０の上表面は、ほぼ同一平面となるように形成され、これらの表面上にｐ−ＩｎＰ層８０がエピタキシャル成長により形成される。
さらに、半導体レーザ部１２及び光変調器１８１に対応してｐ−ＩｎＰ層８０の表面上に、それぞれ個別にコンタクト層８４及びコンタクト層８６が形成される。
次いで、エッチングにより分離溝６４が形成され、光素子リッジ部６２が形成され、コンタクト層８４及びコンタクト層８６を介してｐ−ＩｎＰ層８０の表面上に絶縁膜６８が形成される。
次いでコンタクト層８４及びコンタクト層８６の表面上に位置する絶縁膜６８に開口が形成される。この開口を介してコンタクト層８４と電気的に接続されたｐ側電極７０及び半導体レーザ電極パッド７２が絶縁膜６８上に形成され、同じく開口を介してコンタクト層８６と電気的に接続された高電位側電極７４および高電位側電極パッド７６が絶縁膜６８上に形成され、図６、図７、図８、図９及び図１０で示された光変調器集積型半導体レーザ装置６０が形成される。
次いでコンタクト層８４及びコンタクト層８６の表面上に位置する絶縁膜６８に開口が形成される。この開口を介してコンタクト層８４と電気的に接続されたｐ側電極７０及び半導体レーザ電極パッド７２が絶縁膜６８上に形成され、同じく開口を介してコンタクト層８６と電気的に接続された高電位側電極７４および高電位側電極パッド７６が絶縁膜６８上に形成され、図６、図７、図８、図９及び図１０で示された光変調器集積型半導体レーザ装置６０が形成される。
この光変調器集積型半導体レーザ装置６０の製造方法では、光変調器１８１の基本積層部分の形成を行う際のエッチングは、第１素子間部１６を残してエッチングを行っている。このために光変調器１８１の基本積層部分の形成を行う際のエッチングは、窓層構造部１４の形成予定領域のエッチングと同様に、まず最初に非選択性エッチングを行い、次いでｎ−ＩｎＧａＡｓＰ層１２１とｎ−ＩｎＰ基板２０との選択性を利用する選択性エッチングを行うことができるので、エッチング深さの制御性がよくなる。
この結果、エッチングに続けて行う積層工程により形成された光変調器１８１の基本積層部分は、積層の厚み方向の位置誤差を少なく形成できるから、光軸上においてこの光変調器１８１の前後に置かれる窓層構造部１４および半導体レーザ部１２と光軸の位置ずれが少ない。従って光変調器集積型半導体レーザ装置６０は、光軸のずれに伴う損失が少なくなりまた歩留まりもよい。従って第１素子間部１６を残すという簡単な構成で、安価で動作効率の高い光変調器集積型半導体レーザ装置６０を得ることができる。
この結果、エッチングに続けて行う積層工程により形成された光変調器１８１の基本積層部分は、積層の厚み方向の位置誤差を少なく形成できるから、光軸上においてこの光変調器１８１の前後に置かれる窓層構造部１４および半導体レーザ部１２と光軸の位置ずれが少ない。従って光変調器集積型半導体レーザ装置６０は、光軸のずれに伴う損失が少なくなりまた歩留まりもよい。従って第１素子間部１６を残すという簡単な構成で、安価で動作効率の高い光変調器集積型半導体レーザ装置６０を得ることができる。
図１７はこの発明の一実施の形態に係る集積型光半導体装置の変形例の斜視図である。
図１７において、集積型光半導体装置としての光増幅器集積型半導体レーザ装置９０は、光変調器集積型半導体レーザ装置６０の光変調器１８１を光増幅器１９２に置き換えたもので、他の構成は同じである。
図１８は図１７の集積型光半導体装置のＸＶＩＩＩ−ＸＶＩＩＩ断面における断面図である。
図１７において、集積型光半導体装置としての光増幅器集積型半導体レーザ装置９０は、光変調器集積型半導体レーザ装置６０の光変調器１８１を光増幅器１９２に置き換えたもので、他の構成は同じである。
図１８は図１７の集積型光半導体装置のＸＶＩＩＩ−ＸＶＩＩＩ断面における断面図である。
図１８において、半導体レーザ部１２、窓層構造部１４、および第１素子間部１６の構成は、図７に示された光変調器集積型半導体レーザ装置６０と同じである。
光増幅器１９２の基本積層部分は、ｎ−ＩｎＰ基板２０の上に順次配設されたｎ−ＩｎＧａＡｓＰ層１９４、多重量子井戸構造の活性層１９６、ｐ−ＩｎＧａＡｓＰ層１９８、およびｐ−ＩｎＰ層１９９で構成されている。
半導体レーザ部１２のｐ−ＩｎＰ層１２６、窓層構造部１４のＩｎＰ層３０、第１素子間部１６のｐ−ＩｎＰ層１２６、および光増幅器１９２のｐ−ＩｎＰ層１９９の上表面はほぼ同一平面となるように形成され、これらの表面上にｐ−ＩｎＰ層８０が配設されている。半導体レーザ部１２と光増幅器１９２に対応してｐ−ＩｎＰ層８０の表面上にはそれぞれ個別にコンタクト層８４及びコンタクト層８６が形成される。
半導体レーザ部１２、光増幅器１９２、窓層構造部１４そして第１素子間部１６の表面上には、コンタクト層８４およびコンタクト層８６をも含め絶縁膜６８が配設されている。コンタクト層８４およびコンタクト層８６それぞれの表面に位置して個別に絶縁膜６８に開口部が設けられている。これらの開口部を介して、半導体レーザ部１２ではコンタクト層８４とｐ側電極７０とが、また光増幅器１９２ではコンタクト層８６と高電位側電極７４とがそれぞれ電気的に接続されている。
光増幅器１９２の基本積層部分は、ｎ−ＩｎＰ基板２０の上に順次配設されたｎ−ＩｎＧａＡｓＰ層１９４、多重量子井戸構造の活性層１９６、ｐ−ＩｎＧａＡｓＰ層１９８、およびｐ−ＩｎＰ層１９９で構成されている。
半導体レーザ部１２のｐ−ＩｎＰ層１２６、窓層構造部１４のＩｎＰ層３０、第１素子間部１６のｐ−ＩｎＰ層１２６、および光増幅器１９２のｐ−ＩｎＰ層１９９の上表面はほぼ同一平面となるように形成され、これらの表面上にｐ−ＩｎＰ層８０が配設されている。半導体レーザ部１２と光増幅器１９２に対応してｐ−ＩｎＰ層８０の表面上にはそれぞれ個別にコンタクト層８４及びコンタクト層８６が形成される。
半導体レーザ部１２、光増幅器１９２、窓層構造部１４そして第１素子間部１６の表面上には、コンタクト層８４およびコンタクト層８６をも含め絶縁膜６８が配設されている。コンタクト層８４およびコンタクト層８６それぞれの表面に位置して個別に絶縁膜６８に開口部が設けられている。これらの開口部を介して、半導体レーザ部１２ではコンタクト層８４とｐ側電極７０とが、また光増幅器１９２ではコンタクト層８６と高電位側電極７４とがそれぞれ電気的に接続されている。
図１９は図１７の集積型光半導体装置のＸＩＸ−ＸＩＸ断面における断面図である。図１９は、光増幅器１９２の、レーザー光の光軸に直交する断面における断面図である。
また図１７の集積型光半導体装置のＶＩＩＩ−ＶＩＩＩ断面における断面図、およびＸ−Ｘ断面における断面図は図９及び図１０とそれぞれ同一である。
また第１素子間部１６の、レーザー光の光軸に直交する断面における断面図は、図１０においてコンタクト層８４、ｐ側電極７０および半導体レーザ電極パッド７２を除いた断面図に相当する。
光増幅器集積型半導体レーザ装置９０の製造方法は、光増幅器１９２の基本積層部分であるｎ−ＩｎＧａＡｓＰ層１９４、多重量子井戸構造の活性層１９６、ｐ−ＩｎＧａＡｓＰ層１９８、およびｐ−ＩｎＰ層１９９をｎ−ＩｎＰ基板２０の上に順次積層する工程が光変調器集積型半導体レーザ装置６０の製造方法と異なり、他の工程は同じである。
図２０はこの発明の一実施の形態に係る集積型光半導体装置の変形例の製造方法の一工程における集積型光半導体装置の断面図である。
また図１７の集積型光半導体装置のＶＩＩＩ−ＶＩＩＩ断面における断面図、およびＸ−Ｘ断面における断面図は図９及び図１０とそれぞれ同一である。
また第１素子間部１６の、レーザー光の光軸に直交する断面における断面図は、図１０においてコンタクト層８４、ｐ側電極７０および半導体レーザ電極パッド７２を除いた断面図に相当する。
光増幅器集積型半導体レーザ装置９０の製造方法は、光増幅器１９２の基本積層部分であるｎ−ＩｎＧａＡｓＰ層１９４、多重量子井戸構造の活性層１９６、ｐ−ＩｎＧａＡｓＰ層１９８、およびｐ−ＩｎＰ層１９９をｎ−ＩｎＰ基板２０の上に順次積層する工程が光変調器集積型半導体レーザ装置６０の製造方法と異なり、他の工程は同じである。
図２０はこの発明の一実施の形態に係る集積型光半導体装置の変形例の製造方法の一工程における集積型光半導体装置の断面図である。
図２０において、酸化シリコン膜パターン５０をマスクとしてエピタキシャル成長により、エッチングにより露呈したｎ−ＩｎＰ基板２０の表面上に順次ｎ−ＩｎＧａＡｓＰ層１９４、多重量子井戸構造の活性層１９６、ｐ−ＩｎＧａＡｓＰ層１９８、およびｐ−ＩｎＰ層１９９をｎ−ＩｎＰ基板２０の埋込成長が行われる。この際に、光増幅器１９２と第１素子間部１６および半導体レーザ部１２とが光軸を共有するようにバットジョイントが形成されたことになる。図２０はこの工程の結果を示している。この工程の前後の工程は光変調器集積型半導体レーザ装置６０の製造方法と同じである。
この光増幅器集積型半導体レーザ装置９０の製造方法では、光増幅器１９２の基本積層部分の形成を行う際のエッチングは、第１素子間部１６を残してエッチングを行っている。このために光増幅器１９２の基本積層部分の形成を行う際のエッチングは、窓層構造部１４の形成予定領域のエッチングと同様に、まず最初に非選択性エッチングを行い、次いでｎ−ＩｎＧａＡｓＰ層１２１とｎ−ＩｎＰ基板２０との選択性を利用する選択性エッチングを行うことができるので、エッチング深さの制御性がよくなる。
この光増幅器集積型半導体レーザ装置９０の製造方法では、光増幅器１９２の基本積層部分の形成を行う際のエッチングは、第１素子間部１６を残してエッチングを行っている。このために光増幅器１９２の基本積層部分の形成を行う際のエッチングは、窓層構造部１４の形成予定領域のエッチングと同様に、まず最初に非選択性エッチングを行い、次いでｎ−ＩｎＧａＡｓＰ層１２１とｎ−ＩｎＰ基板２０との選択性を利用する選択性エッチングを行うことができるので、エッチング深さの制御性がよくなる。
この結果、エッチングに続けて行う積層工程により形成された光増幅器１９２の基本積層部分は積層の厚み方向の位置誤差を少なく形成できるから、光軸上においてこの光増幅器１９２の前後に置かれる窓層構造部１４と半導体レーザ部１２と光軸の位置とのずれが少ない。従って光増幅器集積型半導体レーザ装置９０は、光軸のずれに伴う損失が少なくなり、かつ歩留まりが向上する。従って第１素子間部１６を残すという簡単な構成で、安価で動作効率の高い光増幅器集積型半導体レーザ装置９０を得ることができる。
以上のように、この発明に係る集積型光半導体装置とその製造方法は、特に光軸方向に３種類以上の光素子を突き合わせて配置し、モノリシックに形成した集積型光半導体装置とその製造方法に適している。
２０ ＩｎＰ基板、 ２２ ＩｎＧａＡｓＰ層、 ２４ ＩｎＰ層、 １２ 半導体レーザ部、 ２６ ＩｎＰ層、 １４ 窓層構造部、 １６ 第１素子間部、 １８ 前置光素子部、 ２８ ＩｎＧａＡｓＰ層、 ３０ ＩｎＰ層、 ３４ ＩｎＧａＡｓＰ層、 ３６ ＩｎＰ層、 １２２ 活性層、 １２４，１２６ ｐ−ＩｎＰ層、 １１２５ 回折格子層。
Claims (6)
- 第１の半導体からなる半導体基板の上にこの半導体基板とヘテロ接合され所定のエッチャントに対して第１の半導体のエッチング速度よりも大きなエッチング速度を有する第２の半導体で構成された１層または複数層からなる第１積層構造を形成し、この第１積層構造の上にヘテロ接合された１層または複数層からなる第２積層構造を形成し、第１積層構造と第２積層構造とを有する第１の光半導体素子構造を含む積層構造を形成する工程と、
第２積層構造の表面上に所定の形状の開口を有する第１のマスクパターンを形成し、この第１のマスクパターンをエッチングマスクとして非選択性エッチングにより第２積層構造と第１積層構造との境界を越えた深さまでエッチングを行い、次に第１のマスクパターンをエッチングマスクとして上記所定のエッチャントを用いて半導体基板が露呈するまで第１の積層構造を選択的にエッチングし、次いで第１のマスクパターンをマスクとして埋込成長によりこの露呈した半導体基板の上に所定のエッチャントに対して第１の半導体のエッチング速度と同程度のエッチング速度を有する半導体層を形成しついでダブルへテロ構造を形成することにより第２の光半導体素子構造を形成する工程と、
第２の光半導体素子構造と第２積層構造との表面を覆うとともに第２の光半導体素子構造と第２積層構造との境界から第２積層構造側に１μｍ乃至１００μｍの距離を隔て前記境界に沿って延長された一辺とこの一辺から所定の距離を隔てた対辺とを有する開口を備えた第２のマスクパターンを形成し、この第２のマスクパターンをエッチングマスクとして非選択性エッチングにより第２積層構造と第１積層構造の境界を越えた深さまでエッチングを行い、次に第２のマスクパターンをエッチングマスクとして上記所定のエッチャントを用いて半導体基板が露呈するまで第１の積層構造を選択的にエッチングすることにより第２の光半導体素子構造の端面に密接した光半導体素子間構造を形成する工程と、
エッチングにより露呈した半導体基板の上に第２のマスクパターンをマスクとした埋込成長を行うことにより、第１の端面が光半導体素子間構造と密接するダブルへテロ構造の第３の光半導体素子構造を形成する工程と、
を含む集積型光半導体装置の製造方法。 - 第２の光半導体素子構造を形成する工程が、半導体基板とヘテロ接合され第２の半導体で構成された１層または複数層からなる第３積層構造を形成する工程とこの第３積層構造の上にヘテロ接合された１層または複数層からなる第４積層構造を形成する工程とを含むことを特徴とした請求項１記載の集積型光半導体装置の製造方法。
- 第３の光半導体素子構造を形成する工程が、半導体基板とヘテロ接合され第２の半導体で構成された１層または複数層からなる第５積層構造を形成する工程とこの第５積層構造の上にヘテロ接合された１層または複数層からなる第６積層構造を形成する工程とを含むことを特徴とした請求項１または２記載の集積型光半導体装置の製造方法。
- 第１の光半導体素子構造の第１積層構造にレーザ活性層が含まれ、第２積層構造にクラッド層が含まれることを特徴とする請求項１ないし３のいずれか１項に記載の集積型光半導体装置の製造方法。
- 第１積層構造と第２積層構造との間に回折格子が形成されたことを特徴とした請求項４記載の集積型光半導体装置の製造方法。
- 第１の半導体がＩｎＰで、第２の半導体がＩｎＧａＡｓＰであることを特徴とした請求項１乃至５のいずれか１項に記載の集積型光半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005299413A JP4857702B2 (ja) | 2005-10-13 | 2005-10-13 | 集積型光半導体装置の製造方法 |
| US11/539,879 US7502402B2 (en) | 2005-10-13 | 2006-10-10 | Integrated optical semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005299413A JP4857702B2 (ja) | 2005-10-13 | 2005-10-13 | 集積型光半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007109896A JP2007109896A (ja) | 2007-04-26 |
| JP4857702B2 true JP4857702B2 (ja) | 2012-01-18 |
Family
ID=37948117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005299413A Expired - Fee Related JP4857702B2 (ja) | 2005-10-13 | 2005-10-13 | 集積型光半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7502402B2 (ja) |
| JP (1) | JP4857702B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4928988B2 (ja) * | 2007-03-07 | 2012-05-09 | 日本オプネクスト株式会社 | 半導体光装置およびその製造方法 |
| JP5151532B2 (ja) * | 2008-02-15 | 2013-02-27 | 住友電気工業株式会社 | 半導体光集積素子の製造方法 |
| JP5109931B2 (ja) * | 2008-10-31 | 2012-12-26 | 日本電気株式会社 | 半導体光集積素子および半導体光集積素子の製造方法 |
| DE102008054217A1 (de) * | 2008-10-31 | 2010-05-06 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| JP2014007295A (ja) * | 2012-06-25 | 2014-01-16 | Mitsubishi Electric Corp | 光半導体装置及びその製造方法 |
| CN111864509A (zh) * | 2019-11-22 | 2020-10-30 | 重庆大学 | 片上超窄线宽激光器 |
| CN112636179A (zh) * | 2020-12-30 | 2021-04-09 | 芯思杰技术(深圳)股份有限公司 | 量子阱结构、芯片加工方法、芯片及激光器 |
| CN112636176A (zh) * | 2020-12-30 | 2021-04-09 | 芯思杰技术(深圳)股份有限公司 | 芯片加工方法、芯片及激光器 |
| WO2022143028A1 (zh) * | 2020-12-30 | 2022-07-07 | 芯思杰技术(深圳)股份有限公司 | 量子阱结构、芯片加工方法、芯片及激光器 |
| CN115881555B (zh) * | 2022-12-23 | 2024-06-14 | 杰创半导体(苏州)有限公司 | 半导体器件的制作方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2938185B2 (ja) * | 1990-11-29 | 1999-08-23 | 富士通株式会社 | 半導体発光装置 |
| US5376580A (en) * | 1993-03-19 | 1994-12-27 | Hewlett-Packard Company | Wafer bonding of light emitting diode layers |
| JPH11103130A (ja) * | 1997-09-29 | 1999-04-13 | Mitsubishi Electric Corp | 半導体光素子，及びその製造方法 |
| JP2001144367A (ja) * | 1999-11-11 | 2001-05-25 | Mitsubishi Electric Corp | 半導体レーザ装置及びその駆動方法 |
| JP4058245B2 (ja) * | 2001-02-22 | 2008-03-05 | 日本オプネクスト株式会社 | 半導体光集積素子の製造方法 |
| JP2002277826A (ja) | 2001-03-14 | 2002-09-25 | Fujitsu Ltd | 光アイソレータ及び半導体光集積装置 |
| JP2003060284A (ja) * | 2001-08-10 | 2003-02-28 | Furukawa Electric Co Ltd:The | 光集積デバイスの作製方法 |
| JP2003229636A (ja) * | 2002-02-06 | 2003-08-15 | Hitachi Ltd | 半導体レーザ素子及び半導体レーザ装置 |
| JP4206753B2 (ja) * | 2002-12-27 | 2009-01-14 | 住友電気工業株式会社 | 光変調器集積半導体発光素子およびその製造方法 |
| JP2004273993A (ja) * | 2003-03-12 | 2004-09-30 | Hitachi Ltd | 波長可変分布反射型半導体レーザ装置 |
| JP4457578B2 (ja) * | 2003-05-21 | 2010-04-28 | 住友電気工業株式会社 | 半導体光素子を製造する方法、及び半導体光素子 |
| KR100532260B1 (ko) * | 2003-07-08 | 2005-11-29 | 삼성전자주식회사 | 반도체 단일 집적 광송신기 |
-
2005
- 2005-10-13 JP JP2005299413A patent/JP4857702B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-10 US US11/539,879 patent/US7502402B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20070086500A1 (en) | 2007-04-19 |
| US7502402B2 (en) | 2009-03-10 |
| JP2007109896A (ja) | 2007-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4857702B2 (ja) | 集積型光半導体装置の製造方法 | |
| US9780530B2 (en) | Semiconductor integrated optical device, manufacturing method thereof and optical module | |
| JP3734900B2 (ja) | 半導体光導波路構造、光デバイス、及び、それらの製造方法 | |
| US6821798B2 (en) | Semiconductor optical device and method for fabricating same | |
| KR100912564B1 (ko) | 반도체 광 소자 및 그 제조 방법 | |
| JP2002243964A (ja) | 半導体光集積素子およびその製造方法 | |
| JP2008235442A (ja) | 半導体発光素子及びその製造方法 | |
| US10063031B2 (en) | Method for manufacturing optical device | |
| JP6084428B2 (ja) | 半導体光集積素子及びその製造方法 | |
| US20010026672A1 (en) | Waveguide optical device and method of fabricating the same | |
| JP2006091880A (ja) | アクティブ構造体に接続する低寄生容量の突合せ接合型パッシブ導波路装置及び方法 | |
| JP5957856B2 (ja) | 半導体集積素子 | |
| CN115051239A (zh) | 可调谐电吸收调制激光器及其制备方法 | |
| JP3566107B2 (ja) | 光通信用モジュール | |
| JP3287331B2 (ja) | 半導体光素子の製造方法 | |
| JPH0645687A (ja) | 光半導体素子の製造方法 | |
| JP2002217446A (ja) | 光半導体集積素子及びその製造方法 | |
| JP2009038120A (ja) | 半導体光集積素子およびその製造方法 | |
| JPH11145558A (ja) | 半導体光素子、送受信モジュールおよび光通信システム | |
| JPH11223739A (ja) | 集積型光回路素子及びその製造方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP7524779B2 (ja) | 半導体光素子およびその製造方法 | |
| JP2003060284A (ja) | 光集積デバイスの作製方法 | |
| JP2001111169A (ja) | 半導体レーザ素子 | |
| JP5957855B2 (ja) | 半導体集積素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080904 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |