JP6839035B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6839035B2
JP6839035B2 JP2017115047A JP2017115047A JP6839035B2 JP 6839035 B2 JP6839035 B2 JP 6839035B2 JP 2017115047 A JP2017115047 A JP 2017115047A JP 2017115047 A JP2017115047 A JP 2017115047A JP 6839035 B2 JP6839035 B2 JP 6839035B2
Authority
JP
Japan
Prior art keywords
active layer
layer
optical
current injection
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017115047A
Other languages
English (en)
Other versions
JP2019003973A (ja
Inventor
卓磨 相原
卓磨 相原
松尾 慎治
慎治 松尾
硴塚 孝明
孝明 硴塚
浩一 長谷部
浩一 長谷部
達郎 開
達郎 開
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2017115047A priority Critical patent/JP6839035B2/ja
Publication of JP2019003973A publication Critical patent/JP2019003973A/ja
Application granted granted Critical
Publication of JP6839035B2 publication Critical patent/JP6839035B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体レーザを備える半導体装置の製造方法に関する。
近年、インターネットなどの通信網における通信トラフィックの増加に伴い、光通信デバイスの更なる低消費電力化、高速化、大容量化、高集積化、および低価格化が求められている。これらの要求に対し、シリコン光導波路を用いた光デバイス、およびその光デバイスを集積した光集積回路が注目され、シリコンフォトニクスと呼ばれる技術分野で研究開発が進展している。
これまでにシリコン光導波路をベースとした光フィルタや偏波回転デバイス、光スプリッタなどの光パッシブデバイスが実現している。また、シリコン中のキャリアプラズマ効果を利用した高速な光変調器が実現している。しかし、シリコンは、間接遷移型半導体であるがゆえに高効率なシリコンレーザはいまだ実現していない。
近年、シリコン、あるいはSOI(silicon on insulator)基板上に、半導体レーザあるいは半導体光増幅器を形成する技術の1つとして、異種材料の半導体ウェハ同士を直接接合するウェハ接合技術が検討されている。例えば、非特許文献1−3では、ウェハ接合技術を用いて、半導体レーザをシリコン上に実現している。
ここで、非特許文献1に示されているデバイスについて、図6A,図6Bを参照して説明する。このデバイスは、横方向電流注入型の埋め込み活性層薄膜構造の半導体レーザである。この半導体レーザは、シリコン基板201の上の熱酸化によって形成された絶縁層202の上に、活性層203を備えている。活性層203は、InGaAsPあるいはInGaAlAsから構成され、上下をアンドープのInP層203aおよびInP層203bに挾まれている。
また、活性層203は、両脇を、n型とされたn−InP層204とp型とされたp−InP層205によって挾まれている。また、活性層203の上には、SiO2による回折格子パターン211が形成され、分布ブラッグ反射構造が構成されている。また、n−InP層204には、n電極206が接続し、p−InP層205には、p電極207が接続している。
次に、非特許文献2に示されているデバイスについて、図7A、図7Bを参照して説明する。このデバイスは縦方向電流注入型の厚膜構造の半導体レーザである。この半導体レーザは、シリコン基板301の上のSiO2からなる下部クラッド層302の上に、シリコンコア303を備え、シリコンコア303は上部クラッド層304に覆われ、シリコン光導波路を構成している。
また、シリコン光導波路の上には、InGaAsPあるいはInGaAlAsからなる活性層306を備えている。また、活性層306の下には、n型とされたn−InP層305が形成され、活性層306の上には、p型とされたp−InP層307が形成されている。n−InP層305は、活性層306より幅広に形成され、活性層306の側部のn−InP層305には、n電極308が形成されている。また、p−InP層307の上には、p電極309が形成されている。
この半導体レーザは、半導体光増幅器(SOA:Semiconductor optical amplifier)と、反射鏡f1−f4、fcおよびアレイ導波路グレーティング(AWG:Arrayed waveguide grating)による外部共振器で構成される。半導体レーザより発振される光のモードは、シリコンコア303によるシリコン光導波路および活性層306にオーバーラップするように分布する。
次に、非特許文献3に示されているデバイスについて、図8を参照して説明する。このデバイスは、活性層の部分が前述した非特許文献2と同様の構成とされた半導体レーザである。また、この半導体レーザは、図8に示すように、シリコンコア303によるシリコン光導波路の上に形成された回折パターン311による分布ブラッグ反射構造とされている。回折格子パターン311は、エッチングなどを用いたパターニングによりシリコン光導波路の上面に形成される。
シリコンコアによるシリコン光導波路などのシリコンフォトニクスデバイスと半導体レーザとを集積するためには、半導体レーザにおける光モードからシリコン光導波路における光モードに変換する光モード変換構造が必要である。この光モード変換構造について説明する。
例えば、シリコン光導波路と半導体レーザとを集積し、光モードを変換する場合、前述したように、シリコンコア303によるシリコン光導波路の上に、活性層306による半導体レーザを積層する。この状態を図9A,図9B,図9Cに示す。なお、図9Aは、図9Cのaa’線の断面であり、図9Bは、図9Cのbb’線の断面である。活性層306による半導体レーザは、前述した非特許文献2と同様であり、利得媒体である活性層306の上下に、p−InP層307およびn−InP層305を備え、縦方向(基板面に垂直な方向)に電流を注入する構造を有している。
活性層306の上のp−InP層307は、p電極309による光吸収を避けるために、活性層306とp電極309とを光学的に分離可能な厚さ(例えば2μm程度)としている。一方、シリコンコア303は、活性層306と光学的に結合可能な位置(距離)に配置している。
上述した集積構造において、半導体レーザの光モードをシリコン光導波路の光モードに結合させるために、n−InP層305、活性層306、p−InP層307による積層構造の幅をテーパ形状に細めた光モード変換構造321を有している。積層構造の幅をテーパ形状に細めた光モード変換構造321とすることにより、その実効屈折率をシリコン光導波路の実効屈折率に整合させるように断熱的に変化させている。
光モード変換構造321には、不純物ドープされたn−InP層305、p−InP層307が含まれており、この不純物領域に光がオーバーラップすることで、余分な光エネルギーが消費される。従来構造におけるp型およびn型のInP層は、InPのエピタキシャル成長過程で形成される。従って、光モード変換構造におけるInP層のみを選択的にアンドープとし、不純物ドープされたInP層による光吸収を避けることは難しい。
S. Matsuo et al., "Directly modulated buried heterostructure DFB laser on SiO2/Si substrate fabricated by regrowth of InP using bonded active layer", Optics Express, vol. 22, no. 10, pp. 12139‐2147. 2014. G. Kurczveil et al., "An Integrated Hybrid Silicon Multiwavelength AWG Laser", IEEE Journal of Selected Topics in Quantum Electronics, vol. 17, no. 6, pp. 1521−1527, 2011. C. T. Santics et al., "High−coherence semiconductor lasers based on integral high−Q resonators in hybrid Si/III−V platforms", PANS, vol. 111, no. 8, pp. 2879−2884, 2014. D. M.−Morini et al., "Low loss and high speed silicon optical modulator based on a lateral carrier depletion structure", Optics Express, vol. 16, no. 1, pp. 334−339, 2008. J.−B. You et al., "12.5 Gbps optical modulation of silicon racetrack resonator based on carrier−depletion in asymmetric p−n diode", Optics Express, vol. 16, no. 22, pp. 18340−18344, 2008. N.−N. Feng et al., "High speed carrier−depletion modulators with 1.4V−cm VπL integrated on 0.25μm silicon−on−insulator waveguides", Optics Express, vol. 18, no. 8, pp. 7994−7999, 2010. T.−Y. Liow et al., "Silicon Modulators and Germanium Photodetectors on SOI: Monolithic Integration, Compatibility, and Performance Optimization", IEEE Journal of Selected Topics in Quantum Electronics, vol. 16, no. 1, pp. 307−315, 2010.
ここで、従来の光モード変換構造における透過損失の解析結果について、図10を参照して説明する。なお、光モード変換構造321の先細りの先端幅wtpを400nmとした。シリコン光導波路厚tSiが400nmの場合には、低損失(0.1dB以下)な光結合が得られている。これは、先細りの光モード変換構造321を用いることで、光モード変換構造321の先端部の実効屈折率が下がり、400nm厚のシリコン光導波路の実効屈折率と整合するためである。
一方、シリコン光導波路厚が200nmの場合には、テーパ長1mmであっても透過損失は2.4dBに留まる。これは、先細りの光モード変換構造321を用いても、200nm厚のシリコン光導波路の実効屈折率に整合しないためである。光モード変換構造321のテーパ先端幅を50nmとすれば、シリコン光導波路厚が200nmであっても、透過損失を0.2dB以下に低減することが可能であるが、光モード変換構造321の先端部の幅と厚みの比が1:40と高くなるため、製造が困難になる。従って、従来の光モード変換構造321においては、低損失な光結合のために、厚み400−500nm程度のシリコン光導波路が用いられている。
次に、シリコン光導波路の厚みが400nmおよび200nmの場合の半導体レーザ側の電界の分布について、図11A、図11Bを参照して説明する。シリコン光導波路の厚みが400nmの場合、図11Aに示すように、光モードはシリコン光導波路のシリコンコア303および光モード変換構造321にオーバーラップしている。一方、シリコン光導波路の厚みが200nmの場合、図11Bに示すように、光モードはシリコン光導波路にほとんどオーバーラップせず、光モード変換構造321にのみにオーバーラップしている。
p型としたInPおよびn型としたInPの光吸収係数は、不純物濃度を1×1018cm-3と仮定した場合、各々20cm-1および1cm-1程度と、シリコン光導波路の光吸収係数と比較して高い。このため、シリコン光導波路厚を200nmとした場合には、シリコン光導波路厚を400nmとした場合と比較して、半導体レーザの内部損失は高くなる。半導体レーザの内部損失の増加は、光出力強度およびレーザの線幅劣化を意味する。この理由からも、厚み400−500nm程度のシリコン光導波路が用いられる。
一方、シリコンフォトニクスデバイス、特に、性能指数VπLが低い小型の光変調器は、厚み200−300nm程度のシリコン光導波路が用いられている。なお、性能指数VπLは、電極単位長さあたりの変調能力を表す指標で小さいほど効率が高いことを示す。例えば、シリコン光導波路厚が400−600nmの光変調器では、性能指数VπLは5−14V・cm程度で報告されている(非特許文献4、5参照)。これに対し、シリコン光導波路厚が200−250nmの光変調器では、性能指数VπLが1−3V・cm程度と報告されている(非特許文献6,7)。
上述した性能指数の違いは、半導体レーザ(光モード変換構造を含む)と小型光変調器とで、適するシリコン層(SOI層)の厚みが整合しないことに起因する。
上述した通り、半導体レーザ(光モード変換構造を含む)とシリコンフォトニクスとでは、各々異なる厚みのシリコン光導波路が用いられているが、それらを集積するために、これまでに次の2通りの集積方法が検討されている。
[方法1]
SOI層が400−500nm厚のSOI基板を用い、シリコンフォトニクスデバイスを形成する領域のSOI層の厚みを200−300nmにエッチングし膜厚調整する。400−500nmのSOI層には半導体レーザ(光モード変換構造を含む)を形成し、200−300nmのSOI層にはシリコンフォトニクスデバイスを形成する。
[方法2]
SOI層が200−300nm厚のSOI基板を用い、半導体レーザ(光モード変換構造を含む)を形成する領域のSOI層の厚みを400−500nmになるようシリコンを積層し膜厚調整する。200−300nm厚のSOI層には、シリコンフォトニクスデバイスを形成し、400−500nmのSOI層には半導体レーザ(光モード変換構造を含む)を形成する。
方法1では、シリコンフォトニクスデバイスが形成されるSOI層厚をエッチングにより調整するため、表面ラフネスや膜厚バラつきが増加し、シリコンフォトニクスデバイスの特性を劣化させる。
一方、方法2では、半導体レーザが形成されるSOI層厚を例えばポリシリコンの積層により調整するため、光導波路の損失が増加し、半導体レーザの特性を劣化させる。
いずれにおいても、半導体レーザ(光モード変換構造を含む)とシリコンフォトニクスデバイスとで適するシリコン層の厚さが異なるために生じる問題である。
本発明は、以上のような問題点を解消するためになされたものであり、半導体レーザなどの半導体光デバイスの特性劣化を抑制して半導体レーザとシリコン導波路とを光結合できるようにすることを目的とする。
本発明に係る半導体装置の製造方法は、基板の上にシリコンコアからなる光導波路を形成する第1工程と、光導波路の上の層に、化合物半導体から構成されて光導波路の導波方向に延在する活性層を形成する第2工程と、活性層を形成した後で、光導波路の上に光導波路の導波方向に延在し、光導波路に光結合するアンドープの化合物半導体からなる光モード変換構造を、活性層に接続して形成する第3工程と、導波方向に垂直な方向で活性層を基板上で挟む状態に第1電流注入部および第2電流注入部を形成する第4工程とを備え、第1電流注入部は、n型の不純物がドープされた化合物半導体から構成し、第2電流注入部は、p型の不純物がドープされた化合物半導体から構成し、光モード変換構造は、活性層から離れるほど幅が狭くなる状態に形成する。
上記半導体装置の製造方法において、第2工程では、他基板に化合物半導体を結晶成長することで活性層形成層を形成し、他基板に形成した活性層形成層を光導波路の上に貼り合わせ、この後、他基板を除去することで、光導波路の上に化合物半導体からなる活性層形成層を形成した後で、厚さ方向に上面より一部の活性層形成層をパターニングすることで活性層を形成し、第3工程では、パターニングで厚さ方向に残った一部の活性層形成層より化合物半導体を再成長することで光モード変換構造を形成する。
上記半導体装置の製造方法において、第4工程では、第3工程のパターニングで厚さ方向に残った一部の活性層形成層より再成長させた化合物半導体に、選択的に不純物を導入することで、第1電流注入部および第2電流注入部を形成する。
上記半導体装置の製造方法において、活性層の上に回折格子を形成する第5工程を備え、活性層、第1電流注入部、および第2電流注入部により回折格子を分布ブラッグ反射構造とする半導体レーザを構成するようにしてもよい。
上記半導体装置の製造方法において、活性層は、InGaAsPあるいはInGaAlAsから構成すればよい。また、光モード変換構造、第1電流注入部、第2電流注入部は、InPから構成すればよい。
導体装置は、基板の上に形成されたシリコンコアからなる光導波路と、光導波路の上の層に形成された、化合物半導体から構成されて光導波路の導波方向に延在する活性層と、光導波路の上に光導波路の導波方向に延在し、活性層に接続して形成され、光導波路に光結合するアンドープの化合物半導体からなる光モード変換構造と、導波方向に垂直な方向で活性層を基板上で挟む状態に形成された第1電流注入部および第2電流注入部とを備え、第1電流注入部は、n型の不純物がドープされた化合物半導体から構成され、第2電流注入部は、p型の不純物がドープされた化合物半導体から構成され、光モード変換構造は、活性層から離れるほど幅が狭くなる状態に形成されている。
上記半導体装置において、活性層の上に形成された回折格子を備え、活性層、第1電流注入部、および第2電流注入部により回折格子を分布ブラッグ反射構造とする半導体レーザが構成されているようにしてもよい。
以上説明したように、本発明によれば、光導波路に光結合するアンドープの化合物半導体からなる光モード変換構造を、半導体光デバイスの活性層に接続して形成するようにしたので、半導体レーザなどの半導体光デバイスの特性劣化を抑制して半導体レーザとシリコン導波路とを結合できるという優れた効果が得られる。
図1Aは、本発明の実施の形態における半導体装置の製造方法を説明するための途中工程の状態を示す断面図である。 図1Bは、本発明の実施の形態における半導体装置の製造方法を説明するための途中工程の状態を示す断面図である。 図1Cは、本発明の実施の形態における半導体装置の製造方法を説明するための途中工程の状態を示す断面図である。 図1Dは、本発明の実施の形態における半導体装置の製造方法を説明するための途中工程の状態を示す平面図である。 図1Eは、本発明の実施の形態における半導体装置の製造方法を説明するための途中工程の状態を示す断面図である。 図1Fは、本発明の実施の形態における半導体装置の製造方法を説明するための途中工程の状態を示す平面図である。 図1Gは、本発明の実施の形態における半導体装置の製造方法を説明するための途中工程の状態を示す断面図である。 図1Hは、本発明の実施の形態における半導体装置の製造方法を説明するための途中工程の状態を示す平面図である。 図1Iは、本発明の実施の形態における半導体装置の製造方法を説明するための途中工程の状態を示す断面図である。 図1Jは、本発明の実施の形態における半導体装置の製造方法を説明するための途中工程の状態を示す平面図である。 図2は、実施の形態の半導体装置における光モード変換構造106の電界の分布について示す分布図である。 図3Aは、実施の形態の半導体装置における光モード変換構造106の電界の分布について示す分布図である。 図3Bは、実施の形態の半導体装置における光モード変換構造106の電界の分布について示す分布図である。 図4は、光モード変換構造106の幅Wと光モード変換構造106への閉じ込め率との関係を示す特性図である。 図5は、光モード変換構造106の長さ(テーパ長)と透過損失との関係を示す特性図である。 図6Aは、非特許文献1に示されているデバイスの構成を示す断面図である。 図6Bは、非特許文献1に示されているデバイスの構成を示す平面図である。 図7Aは、非特許文献2に示されているデバイスの構成を示す断面図である。 図7Bは、非特許文献2に示されているデバイスの構成を示す構成図である。 図8は、非特許文献3に示されているデバイスの一部構成を示す平面図である。 図9Aは、シリコン光導波路と半導体レーザとを集積して光モードを変換するための構成を示す断面図である。 図9Bは、シリコン光導波路と半導体レーザとを集積して光モードを変換するための構成を示す断面図である。 図9Cは、シリコン光導波路と半導体レーザとを集積して光モードを変換するための構成を示す平面図である。 図10は、従来の光モード変換構造における透過損失の解析結果を示す特性図である。 図11Aは、従来の光モード変換構造におけるシリコン光導波路の厚みが400nmの場合の半導体レーザ側の電界の分布を示す分布図である。 図11Bは、従来の光モード変換構造におけるシリコン光導波路の厚みが200nmの場合の半導体レーザ側の電界の分布を示す分布図である。
以下、本発明の実施の形態における半導体装置の製造方法ついて、図1A〜図1Jを参照して説明する。
まず、図1Aに示すように、基板101の上にシリコンコア102からなる光導波路を形成する(第1工程)。基板101は、例えば、SOI(silicon on insulator)基板であり、埋め込み絶縁層を下部クラッド層103としている。また、SOI基板のSOI層をパターニングすることでシリコンコア102を形成している。なお、シリコンコア102の上には、例えば、公知の化学的気相成長法などにより堆積した酸化シリコンによる上部クラッド層104が形成されている。なお、図1Aは、光導波路の導波方向に垂直な断面を示している。
この例では、光導波路を、シリコンコア102に接続するスラブ層102aを備えるリブ(リッジ)型光導波路としている。なお、これに限るものではなく、スラブ層を備えないチャネル型の光導波路としてもよい。
次に、図1Bに示すように、光導波路(上部クラッド層104)の上に、化合物半導体からなる活性層形成層121を形成する。活性層形成層121は、例えばInGaAsPあるいはInGaAlAsから構成し、バルクの構成としてもよく、多重量子井戸構造としてもよい。例えば、まず、図示しない他基板(成長基板)に化合物半導体を結晶成長することで活性層形成層121を形成する。次に、他基板に形成した活性層形成層121を、上部クラッド層104の上に貼り合わせる。この後、他基板を除去することで、上部クラッド層104の上に活性層形成層121を形成すればよい。なお、図1Bは、導波方向に垂直な断面を示している。
次に、厚さ方向に上面より一部の活性層形成層121をパターニングすることで、図1C,図1Dに示すように、活性層105を形成する(第2工程)。公知のフォトリソグラフィーで形成したマスクパターン(不図示)を用い、活性層形成層121を選択的にエッチングすればよい。活性層105の、周囲の上部クラッド層104上には、薄くされた活性層形成層121aが残る。なお、図1Cは、図1Dのcc’線における導波方向に垂直な断面を示している。ここで、活性層105は、光導波路の上の層において、平面視で、一部のシリコンコア102の上にオーバーラップする。また、活性層105は、導波方向に延在して形成する。
以上のように、活性層105を形成した後で、図1E,図1Fに示すように、再成長層122を形成する。再成長層122は、上述したパターニングで厚さ方向に残った活性層形成層121aより、アンドープの化合物半導体(例えばInP)を再成長することで形成する。例えば、よく知られた有機金属気相成長法による結晶成長により再成長させればよい。再成長層122は、主表面が平坦化された状態に活性層105を覆って形成する。なお、図1Eは、図1Fのee’線における導波方向に垂直な断面を示している。
次に、再成長層122をパターニングすることで、図1G,図1Hに示すように、光モード変換構造106を形成する(第3工程)。光モード変換構造106は、光導波路の導波方向に延在した状態に形成する。また、光モード変換構造106は、活性層105の先端部105aから離れるほど幅が狭くなる状態に形成し、平面視で導波方向に先細りの形状とする。ここで、光モード変換構造106は、平面視で線形に細くなる状態としてもよく、任意の関数で幅が細められたテーパ形状でも良い。例えば、上記関数は、放物線関数であればよい。
このように、再成長層122をパターニングすることで形成した光モード変換構造106は、活性層105の先端部105aと、所謂バットジョイントして接続した構成となる。なお、先端部105aは、活性層105による半導体レーザのレーザ光出射端となる。なお、図1Gは、図1Hのgg’線における導波方向に垂直な断面を示している。
次に、図1I,図1Jに示すように、導波方向に垂直な方向で活性層105を基板101上で挟む状態に、第1電流注入部107および第2電流注入部108を形成する(第4工程)。例えば、よく知られた選択イオン注入により、活性層105の両脇の再成長層122に、n型不純物およびp型不純物を順次に導入する。これにより、第1電流注入部107は、n型の不純物がドープされた化合物半導体から構成され、第2電流注入部108は、p型の不純物がドープされた化合物半導体から構成される。なお、活性層105の上には、アンドープの化合物半導体層105bが残る。
また、活性層105の上に回折格子(不図示)を形成する(第5工程)。公知のリソグラフィー技術およびウェットエッチング、ドライエッチングによるパターニングにより回折格子を形成すればよい。また、第1電流注入部107にオーミック接続するn電極111を形成し、第2電流注入部108にオーミック接続するp電極112を形成する。ここで、n電極111、p電極112による光吸収を避けるために、活性層105と各電極とは、光学的に分離可能な位置に配置する。
以上の工程により、活性層105、第1電流注入部107、および第2電流注入部108により回折格子を分布ブラッグ反射構造(共振器)とする半導体レーザ(半導体光デバイス)を形成する。形成した半導体レーザは、保護膜により保護する構成とするとよい。この半導体レーザは、基板101の平面に平行な方向で活性層105に電流が注入される。なお、図1Iは、図1Jのii’線における導波方向に垂直な断面を示している。
光モード変換構造106は、半導体レーザの端部に光結合して形成された状態となる。この光モード変換構造106は、活性層105を含まず、また、アンドープの化合物半導体(例えばInP)から構成され、導波方向に沿ってテーパ形状に細められている。光モード変換構造106には活性層105を含まないため、活性層105による光吸収は生じない。また、光モード変換構造106は、アンドープとされているため、不純物ドープされた化合物半導体による光吸収は生じない。
次に、実施の形態の半導体装置における光モード変換構造106の特性について説明する。まず、電界の分布について説明する。図2に示すように、半導体レーザにおいて、光モードはシリコン光導波路(シリコンコア102)および活性層105にオーバーラップする。光モードが活性層105にオーバーラップすることで、レーザ発振に必要な利得が得られる。同時に、光吸収の少ないシリコン光導波路に光を閉じ込めることで、半導体レーザの内部損失の低減が可能となる。
図3Aは、InPから構成した光モード変換構造106の幅Wが、500nmの場合の光モード変換構造106における電界の分布である。また、図3Bは、InPから構成した光モード変換構造106の幅Wが、50nmの場合の光モード変換構造106における電界の分布である。光モード変換構造106においては、幅が細くなるにつれて光閉じ込めが弱くなる。一方シリコン光導波路側への光閉じ込めは、光モード変換構造106の幅が細くなるにつれて強くなり、最終的にシリコン光導波路の光モードに変換される。図4に示すように、光モード変換構造106の幅Wが200nm以下で、光モード変換構造106への閉じ込め率(Fill factor)が1%以下となる。公知のリソグラフィー技術により、InPなどの化合物半導体の層を、幅200nmにパターニングすることは可能である。
図5に示すように、光モード変換構造106の長さ、すなわちテーパ長(Taper length)が10μm以上で透過損失(Coupling loss)が0.1dB程度となることが分かる。ただし、テーパ先端幅を200nm、InP層厚を200nm、活性層105の幅を600nm、シリコンコア102の厚さを200nm、シリコンコア102の幅を600nm、シリコンコア102のリッジ高さを100nm、光モード変換構造106とシリコンコア102との間隔を100nmとした。
以上のように、半導体レーザを横方向電流注入型の埋め込み活性層薄膜構造とし、埋め込みに用いる薄膜の化合物半導体層を光モード変換構造の層として用いることにより、200nm厚のシリコン光導波路に光モードを0.1dB程度の結合損失で光結合させることができる。これにより、同一の厚さのシリコン層により、半導体レーザと小型光変調器との集積が可能となる。すなわち、半導体レーザなどの半導体光デバイスの特性およびシリコン光導波路の特性劣化を抑制して両者が半導体レーザとシリコン導波路とを光結合できるようになる。
なお、上述では、シリコン光導波路と光結合する半導体光デバイスとして半導体レーザを例に説明したが、これに限るものではなく、半導体光デバイスは、共振器を備えない半導体光増幅器であってもよい。また上述では、半導体レーザを構成する共振器を、回折格子による分布ブラッグ反射構造としたが、これに限るものではない。例えば、シリコン光フィルタを用いた外部共振器型の半導体レーザでも良い。シリコン光フィルタとしては、例えば、リング共振器やAWG、回折格子などが挙げられる。
以上に説明したように、本発明によれば、光導波路に光結合するアンドープの化合物半導体からなる光モード変換構造を、半導体光デバイスの活性層に接続して形成するようにしたので、半導体レーザなどの半導体光デバイスの特性劣化を抑制して半導体レーザとシリコン導波路とを光結合できるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、シリコン光導波路のクラッドをSiO2から構成する場合を例に説明したが、これに限るものではない、例えば、シリコンコアの左右を空気によるクラッドとしても良い。また、クラッドとする材料はSiO2に限らず、例えばSiONなどでも良い。
また、上述では、光モード変換構造の材料をInPとしたが、他の半導体材料でも良い。例えば、InGaAsから光モード変換構造を構成してもよい。また光モード変換構造は、光吸収が無視できる程度の濃度の不純物が含まれていてもよい。
101…基板、102…シリコンコア、102a…スラブ層、103…下部クラッド層、104…上部クラッド層、105…活性層、105a…先端部、105b…化合物半導体層、106…光モード変換構造、107…第1電流注入部、108…第2電流注入部、111…n電極、112…p電極、121…活性層形成層、122…再成長層。

Claims (4)

  1. 基板の上にシリコンコアからなる光導波路を形成する第1工程と、
    前記光導波路の上の層に、化合物半導体から構成されて前記光導波路の導波方向に延在する活性層を形成する第2工程と、
    前記活性層を形成した後で、前記光導波路の上に前記光導波路の導波方向に延在し、前記光導波路に光結合するアンドープの化合物半導体からなる光モード変換構造を、前記活性層に接続して形成する第3工程と、
    前記導波方向に垂直な方向で前記活性層を前記基板上で挟む状態に第1電流注入部および第2電流注入部を形成する第4工程と
    を備え、
    前記第1電流注入部は、n型の不純物がドープされた化合物半導体から構成し、
    前記第2電流注入部は、p型の不純物がドープされた化合物半導体から構成し、
    前記光モード変換構造は、前記活性層から離れるほど幅が狭くなる状態に形成し、
    前記第2工程では、他基板に化合物半導体を結晶成長することで活性層形成層を形成し、前記他基板に形成した活性層形成層を前記光導波路の上に貼り合わせ、この後、前記他基板を除去することで、前記光導波路の上に化合物半導体からなる前記活性層形成層を形成した後で、厚さ方向に上面より一部の前記活性層形成層をパターニングすることで前記活性層を形成し、
    前記第3工程では、前記パターニングで厚さ方向に残った一部の前記活性層形成層より化合物半導体を再成長することで前記光モード変換構造を形成する
    ことを特徴とする半導体装置の製造方法。
  2. 請求項記載の半導体装置の製造方法において、
    前記第4工程では、前記第3工程で前記パターニングで厚さ方向に残った一部の前記活性層形成層より再成長させた化合物半導体に、選択的に不純物を導入することで、前記第1電流注入部および前記第2電流注入部を形成する
    ことを特徴とする半導体装置の製造方法。
  3. 請求項1または2記載の半導体装置の製造方法において、
    前記活性層の上に回折格子を形成する第5工程を備え、
    前記活性層、前記第1電流注入部、および前記第2電流注入部により前記回折格子を分布ブラッグ反射構造とする半導体レーザを構成する
    ことを特徴とする半導体装置の製造方法。
  4. 請求項1〜のいずれか1項に記載の半導体装置の製造方法において、
    前記活性層は、InGaAsPあるいはInGaAlAsから構成し、前記光モード変換構造、前記第1電流注入部、前記第2電流注入部は、InPから構成することを特徴とする半導体装置の製造方法。
JP2017115047A 2017-06-12 2017-06-12 半導体装置の製造方法 Active JP6839035B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017115047A JP6839035B2 (ja) 2017-06-12 2017-06-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017115047A JP6839035B2 (ja) 2017-06-12 2017-06-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019003973A JP2019003973A (ja) 2019-01-10
JP6839035B2 true JP6839035B2 (ja) 2021-03-03

Family

ID=65008043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017115047A Active JP6839035B2 (ja) 2017-06-12 2017-06-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6839035B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071646B2 (ja) * 2019-02-01 2022-05-19 日本電信電話株式会社 波長可変レーザ
JPWO2020245935A1 (ja) * 2019-06-05 2020-12-10
US20230059629A1 (en) * 2020-01-21 2023-02-23 Jinan Jingzheng Electronics Co., Ltd. Composite Film and Fabrication Method Therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63108788A (ja) * 1986-10-27 1988-05-13 Hitachi Ltd 光集積回路
JPH0915435A (ja) * 1995-06-26 1997-01-17 Nippon Telegr & Teleph Corp <Ntt> 光結合デバイスおよび光機能デバイス
JP2008198957A (ja) * 2007-02-16 2008-08-28 Hitachi Ltd 半導体レーザ装置および光増幅装置
KR100937589B1 (ko) * 2007-11-07 2010-01-20 한국전자통신연구원 하이브리드 레이저 다이오드
EP2544319B1 (en) * 2011-07-08 2015-03-25 Alcatel Lucent Laser source for photonic integrated devices
JP2014165292A (ja) * 2013-02-25 2014-09-08 Hitachi Ltd 発光素子及びその製造方法並びに光送受信器
JP6267584B2 (ja) * 2014-05-16 2018-01-24 日本電信電話株式会社 半導体光素子
EP2985645B1 (en) * 2014-08-13 2019-10-16 Caliopa NV Method for producing an integrated optical circuit

Also Published As

Publication number Publication date
JP2019003973A (ja) 2019-01-10

Similar Documents

Publication Publication Date Title
US10483716B2 (en) Photonic device comprising a laser optically connected to a silicon wave guide and method of fabricating such a photonic device
JP5897414B2 (ja) 光デバイスの製造方法
US9728938B2 (en) Optical semiconductor device, optical semiconductor device array, and optical transmitter module
JP2021501462A (ja) 横方向電流注入電気光学デバイス、シリコン・フォトニック・チップおよび電気光学デバイスの作製方法
JP2010263153A (ja) 半導体集積光デバイス及びその作製方法
US7466736B2 (en) Semiconductor laser diode, semiconductor optical amplifier, and optical communication device
JP6839035B2 (ja) 半導体装置の製造方法
JP2019054107A (ja) 半導体光素子
US9435950B2 (en) Semiconductor optical device
JPH11220212A (ja) 光素子、光素子の駆動方法及び半導体レーザ素子
JP6247960B2 (ja) 集積型半導体光素子、及び集積型半導体光素子の製造方法
JP2013165201A (ja) 半導体光素子、半導体光モジュール、およびその製造方法
US20080199128A1 (en) Semiconductor integrated optical element
US20230009186A1 (en) Optical Device
JP6588837B2 (ja) 半導体光デバイス
US20210143609A1 (en) Semiconductor optical device and method for producing semiconductor optical device
JP4014861B2 (ja) 化合物半導体デバイス及びその作製方法
JP5239530B2 (ja) 半導体光素子およびその製造方法
US20150249318A1 (en) Non-evanescent hybrid laser
US20230021415A1 (en) Manufacturing Method for Semiconductor Device
JP6947113B2 (ja) 半導体光素子
JP5163355B2 (ja) 半導体レーザ装置
JP5109931B2 (ja) 半導体光集積素子および半導体光集積素子の製造方法
JP2004311556A (ja) 半導体レーザ並びにそれを用いた光モジュール及び機能集積型レーザ
JP2009038120A (ja) 半導体光集積素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210212

R150 Certificate of patent or registration of utility model

Ref document number: 6839035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150