JP2021501462A - 横方向電流注入電気光学デバイス、シリコン・フォトニック・チップおよび電気光学デバイスの作製方法 - Google Patents

Abstract

【課題】横方向電流注入電気光学デバイスを提供する。【解決手段】本デバイスは、積層方向ｚに沿って積層されたＩＩＩ−Ｖ族半導体利得材料の積層体を有する活性領域を備える。活性領域は、各々が積層方向ｚと平行に延びる、いくつかの外側面部分を有するスラブとして形成されてよい。本デバイスは、ＩＩＩ−Ｖ族半導体材料の１対のドープ層（ｎドープ層およびｐドープ層）、ならびに１対の横方向導波路コアを含む、２つの対をなす要素をさらに備える。２つの対をなす要素は、スラブの両側に、２つずつ、横方向に配置されてよい。これらの要素は、これらの要素がスラブによって互いに分離されるように、スラブの外側面部分のそれぞれの部分と明確に接する。さらに、関連するシリコン・フォトニックス・デバイスおよび作製方法が提供される。【選択図】図１

Description

本開示は、一般に、横方向電流注入電気光学デバイスの分野に関し、より具体的にはかかるデバイスを備えるシリコン・フォトニック・チップに関する。電気光学デバイスは、とりわけ、端面発光レーザ・デバイス、光検出器および半導体光学増幅器を備えてよい。

横方向電流注入電気光学デバイス、シリコン・フォトニック・チップ、および電気光学デバイスを作製するための方法を提供する。

本デバイスは、積層方向ｚに沿って積層されたＩＩＩ−Ｖ族半導体利得材料の積層体を有する、活性領域を備える。活性領域は、各々が積層方向ｚと平行に延びる、いくつかの外側面（ｌａｔｅｒａｌ ｓｕｒｆａｃｅ）部分を有するスラブ（例えば、一片、ブロックなど）として形成されてよい。本デバイスは、ＩＩＩ−Ｖ族半導体材料の１対のドープ層（すなわち、ｎドープ層およびｐドープ層）、ならびに１対の横方向導波路コアを含む、２つの対をなす要素をさらに備える。２つの対をなす要素は、スラブの両側に、２つずつ、横方向に配置されてよい。これらの要素は、スラブのそれぞれの外側面部分に明確に接し、これらの要素をスラブが互いに分離する。

上記の概要は、本開示の各示される実施形態またはすべての実装を記載することを意図するものではない。本開示を採用したデバイスおよび作製の方法が、非限定的な例として、添付図面を参照して次に記載される。

本開示の実施形態による、横方向電流注入電気光学デバイスの上面図を描く。 本開示の実施形態による、図１のデバイスの選択された構成要素の３次元図をＡおよびＢにて描く。 本開示の実施形態による、横方向電流注入レーザ・デバイスを備えるシリコン・フォトニックス・チップの２次元断面図（部分的）を描く。 本開示の実施形態による、無線周波数金属コンタクト・パッドを上に有する横方向電流注入レーザ・デバイスを備えるシリコン・フォトニックス・チップの３次元図（部分的）を描く。 本開示の実施形態による、レーザ・デバイスがリング・キャビティとして構成されてよい、図４への変形例の３次元図（部分的）を描く。 本開示の実施形態による、下のシリコン導波路コアとの光結合のための３段テーパを有する横方向導波路コアの上面および側面図を描く。 本開示の実施形態による、他の回路要素と共集積化された電気光学要素を示す、シリコン・フォトニックス・チップの２次元断面図を描く。

本明細書に記載される実施形態は、様々な修正および代わりの形態に堪えるが、それらの実施形態の細部が例として図面に示されており、詳細に記載されることになろう。しかしながら、理解されるべきは、記載される特定の実施形態が限定的な意味で受け取られてはならないということである。逆に、本発明の思想および範囲内にあるすべての修正、均等物、および選択肢をカバーすることが意図される。

本開示の態様は、一般に、横方向電流注入電気光学デバイスの分野に関し、より具体的にはかかるデバイスを備えるシリコン・フォトニック・チップに関する。本開示は、かかる用途に必ずしも限定されないが、この文脈を用いた様々な例の考察を通して本開示の様々な態様が認識されてよい。

実施形態によれば、導波路コアが、横方向電流電気光学デバイスのｐドープ層およびｎドープ層と同じレベルに設けられてよい。これは、その他の点ですべてのものが等しければ、デバイスの厚さを低減することを許容しうる。これは、ひいては、本デバイスを、例えば、シリコン・フォトニック・チップ中に集積化することを容易にするであろう。加えて、導波路コアがｐドープ層およびｎドープ層と同じレベルに設けられてよいため、より効率的な光結合を、原理的に、得ることができる。

実施形態において、本電気光学デバイスは、以下の（随意的な）特徴の１つ以上を含みうる。

スラブは、各々が前記積層方向ｚと平行に延びる、２対の対向する外側面部分を有してよく、ｐドープ層およびｎドープ層は、前記２対の表面部分のうちの一方の対向する外側面部分と隣接して、スラブのそれぞれの側に配置されてよく、横方向導波路コアは、前記２対の表面部分のうちの他方の対向する外側面部分へ横方向にバット・ジョイントされてよい。

スラブは、スラブの長さがその幅より大きくてよい、フォーム・ファクタを有しうる。前記幅、前記長さ、および前記積層方向ｚは、垂直な関係であってよい。ｐドープ層およびｎドープ層の各々の最大長さは、前記２対のうちの前記一方の前記対向する外側面部分の長さより小さくてよい。これは、導波路コアのいずれかを介したドープ層間の電気的短絡のリスクを下げる。

ｐドープ層およびｎドープ層の各々は、活性領域と、隣接している対のドープ層とがリブ導波路構成を有するように、その上面部分上に、スラブに沿って横方向にその長さと平行に延びるリセスを備えてよい。

電気光学デバイスは、ｐドープ層およびｎドープ層の各々の上面部分上に、リセスに沿って、パターン化された金属コンタクトをさらに備えてよい。

電気光学デバイスは、前記横方向導波路コアの下に延びる部分を有する構造化されたシリコン導波路コアをさらに備えてよい。電気光学デバイスは、動作中に、活性領域から横方向導波路コアを介して出力結合された（ｏｕｔ−ｃｏｕｐｌｅｄ）光放射が構造化されたシリコン導波路コア中へ結合する、ハイブリッド横方向電流注入デバイスとしてさらに構成されてよい。

横方向導波路コアは、外に向かって細くなるように、テーパ状であってよく、構造化されたシリコン導波路コアの前記部分は、逆向きにテーパ状であってよい。

横方向導波路コアは、各々、３段テーパを呈する。

ｐドープ層およびｎドープ層の各々は、スラブとの接触のレベルにおいて、スラブに向かって横方向に広がるように、テーパ状であってよい。

電気光学デバイスは、横方向電流注入レーザ・デバイスであってよい。

レーザ・デバイスは、単一モード・レーザ・デバイスとして構成されてよい。

シリコン導波路は、レーザに対して放射フィードバックを提供するように構成されたＢｒａｇｇミラーを備えてよい。

ＩＩＩ−Ｖ族半導体利得材料の前記積層体は、Ｉｎ_{１−ｘ−ｙ}Ａｌ_ｘＧａ_ｙＡｓ、Ｉｎ_１−ｘＧａ_ｘＡｓ_ｙＰ_１−ｙ、およびＩｎ_１−ｘＧａ_ｘＡｓ_ｙＮ_１−ｙ、ここで０≦ｘ≦１および０≦ｙ≦１−ｘ、のうちの１つを備えてよく、ｐドープ層およびｎドープ層の各々は、ＩｎＰ、ＩｎＡｓまたはＧａＡｓのうちの１つを備えてよい。

横方向導波路コア、ｐドープ層およびｎドープ層の各々は、選択的に再成長された層であってよい。

別の態様によれば、本開示は、シリコン・フォトニック・チップとして具現される。本チップは、先に記載されたような横方向電流注入、電気光学デバイスを備えてよい。本チップは、この電気光学デバイスの横方向導波路コアの下に延びる部分を有する構造化されたシリコン導波路コアをさらに備えてよい。

電気光学デバイスは、好ましくは、動作中に、活性領域から横方向導波路コアを介して出力結合された光放射が構造化されたシリコン導波路コア中へ結合する、ハイブリッド横方向電流注入デバイスとして本チップ中に構成されてよい。

好ましい実施形態において、本チップは、前記構造化されたシリコン導波路コアを形成するためにその上部シリコン層が構造化されてよい、シリコン・オン・インシュレータ・ウェーハをさらに備える。

好ましくは、シリコン・フォトニック・チップは、ＣＭＯＳで作製されるデバイスであってよい。

実施形態において、ｐドープ層およびｎドープ層の各々は、活性領域と、隣接している対のドープ層とがリブ導波路構成を有するように、スラブに沿って横方向にその長さと平行に延びるリセスを備えてよい。活性領域は、対応するリブ導波路の導波路コアの役割を果たしてよい。

好ましくは、シリコン・フォトニック・チップは、ｐドープ層およびｎドープ層の各々の上面部分上にパターン化された、ＣＭＯＳと適合する金属コンタクトをさらに備えてよく、この上面部分は、前記各々のドープ層の上に延びるリセスと同じ側にあり、かつそれに沿っている。

好ましい実施形態において、電気光学デバイスは、シリコン・フォトニック・チップの後工程において埋め込まれてよい。

好ましくは、電気光学デバイスは、シリコン・フォトニック・チップの後工程において、１つ以上のＣＭＯＳで作製される集積回路と共集積化されてよい。

実施形態において、ＣＭＯＳで作製される集積回路は、前記電気光学デバイスを駆動させるために構成されたトランジスタを備えてよい。

別の態様によれば、本開示は、電気光学デバイスの作製の方法として具現される。本方法は、その領域が積層方向ｚに沿って積層されたＩＩＩ−Ｖ族半導体利得材料の積層体を備えてよい、電気光学デバイスの活性領域を形成することを含んでよい。活性領域は、さらに、各々が前記積層方向ｚと平行に延びる、いくつかの外側面部分を有するスラブとして形成されてよい。加えて、本方法は、２つの対をなす要素を選択的に再成長させることを含んでよい。これら２つの対は、ｎドープ層およびｐドープ層を備える、ＩＩＩ−Ｖ族半導体材料の１対のドープ層、ならびに１対の横方向導波路コアを含みうる。これら２つの対をなす要素は、２つの対がスラブの両側に、２つずつ、横方向に配置されるように選択的に再成長されてよい。結果として、前記要素は、これらの要素がスラブによって互いに分離されるように、スラブの外側面部分のそれぞれの部分と明確に接してよい。

以下の実施形態は、次のような構成で記載されうる。第１に、一般的な実施形態および高水準の変形例が記載されうる（セクション１）。次のセクションは、より具体的な実施形態および技術的な実装の詳細を扱う（セクション２）。

１．一般的な実施形態および高水準の変形例
添付図面は、実施形態に含まれるような、デバイスまたはそれらの部分の簡略化された表現を示す。図３〜７のフォトニックス・チップは、電気光学素子であってよいことに留意されたい。逆に、本電気光学素子をシリコン・フォトニックス・チップまたは別のタイプの集積回路チップの部分または構成要素と見做すこともできる。図面に描かれる技術的特徴は、必ずしも縮尺通りでないことがある。他に指示されない限り、図中の同様もしくは機能的に同様の要素には同じ参照番号が割り当てられた。

図１〜６を参照すると、簡略にするために、以下ではＬＣＩデバイス１０と呼ばれる、横方向電流注入（ＬＣＩ：ｌａｔｅｒａｌ ｃｕｒｒｅｎｔ ｉｎｊｅｃｔｉｏｎ）、電気光学デバイス１０に係わる、本開示の態様が最初に記載されうる。

ＬＣＩデバイス１０は、活性領域１０５を備える。この領域１０５は、目的の放射の光増幅を達成するために、ＩＩＩ−Ｖ族半導体利得材料、例えば、利得媒体を提供するＩＩＩ−Ｖ族化合物半導体の群からの材料の積層体（ときには「積層体」と呼ばれる）を備えてよい。添付図面において仮定されるように、積層体のＩＩＩ−Ｖ族材料は、積層体の主面（例えば、面（ｘ、ｙ）と平行な、積層体の平均面）に垂直であってよい積層方向ｚに沿って積層されてよい。

活性領域１０５は、図２Ａでわかるように、いくつかの外側面部分ＬＳを有しうるスラブとして形成されてよい。「外側（ｌａｔｅｒａｌ）」面なので、活性領域１０５の外側面部分ＬＳの各々は、理想的には、積層方向ｚと平行な面内に延びる。もちろん、実際には、外側面部分ＬＳは、完全に平面でも積層方向に完全に平行でもないであろう。それでも、外側面部分ＬＳは、典型的に、活性領域１０５の基準面（例えば、（ｘ、ｙ）と平行）に交差する方向にあるだろうと理解される。本明細書に提案されるような作製方法は、様々な要素１０２、１０４、１０５、１１１、および１１２間に明確な分離が得られることを許容する。

ＬＣＩデバイス１０は、スラブ（例えば、活性領域１０５）の両側に２対の要素１０２，１０４、１１１，１１２をさらに備えてよい。かかる要素は、要素１０２のｎドープ層および要素１０４のｐドープ層を含んでよい、「接触層」とも呼ばれる、ＩＩＩ−Ｖ族半導体材料の１対のドープ層を含みうる。２つの対をなす要素１０２，１０４、１１１，１１２は、放射を活性領域１０５へもしくは活性領域１０５から、またはその両方で、結合することが意図された、１対の横方向導波路コア要素１１１および１１２をさらに備えてよい。

図１、２Ａ、および２Ｂでわかるように、２つの対をなす要素１０２，１０４、１１１，１１２は、スラブの両側に、２つずつ、横方向に配置されてよい。これらの要素は、スラブのそれぞれの外側面部分ＬＳと明確に接してよい。すなわち、要素１０２，１０４、１１１，１１２が、スラブの外側面部分との接触のレベルにおいて、スラブによって分離される（その結果として、互いに絶縁される）ように、スラブとの接触のレベルにおいて、これらの要素のうちのいずれか２つの横方向に隣接している要素の間に介在表面部分が設けられてよい。それに応じて、これらの要素のうちのいずれか２つの隣接している対の間に短絡または漏れ経路はないであろう。

上記の設計によれば、導波路コアは、要素１０４のｐドープ層および要素１０２のｎドープ層と同じレベルに設けられてよい。これは、その他の点ですべてのものが等しければ、デバイスの厚さが低減されることを許容しうる。これは、ひいては、本デバイスをより大きいデバイス中に、例えば、Ｓｉシリコン・フォトニックス・チップの後工程（ＢＥＯＬ：ｂａｃｋ ｅｎｄ ｏｆ ｔｈｅ ｌｉｎｅ）または前工程（ＦＥＯＬ：ｆｒｏｎｔ ｅｎｄ ｏｆ ｔｈｅ ｌｉｎｅ）において集積化することを容易にするであろう。加えて、導波路コアが要素１０４のｐドープ層および要素１０２のｎドープ層と同じレベルに設けられてよいため、より効率的な光結合（特に、出力結合）を、原理的に、得ることができる。

従来とは異なるが、適切に採用された作製方法によって上記の構成を得ることができる。例えば、選択的な再成長の技術を用いることによって、活性領域１０５、ｎドープ領域１０２、およびｐドープ領域１０４をセルフ・アラインできる。ｎドープおよびｐドープ領域１０２、１０４を活性領域１０５の周りに選択的に再成長させることは、ｎドープおよびｐドープ領域１０２、１０４が活性領域１０５によって分離されて、例えば、横方向導波路コアの両側に（例えば、横方向導波路コアの伸長の主方向の両側に）延びることを可能にする。

適切に配置された金属コンタクト、貫通ビア、もしくはｎドープおよびｐドープ領域と接触する導電トレースまたはそれらの組み合わせを介して横方向電流注入を達成できる。本明細書に提案されるようなＬＣＩベースのＩＩＩ−Ｖ族デバイスは、小さい閾値電流およびフットプリントを許容してよく、このデバイスをＣＭＯＳで作製されるチップの後工程においてさらに容易に埋め込むことができる。これは、ひいては、後で詳細に考察されるように、他のＣＭＯＳ構成要素との共集積化を可能にしうる。

次に図１、２Ａ、および２Ｂをより具体的に参照すると、活性領域１０５は、実施形態において、スラブとして（例えば、水平方向に、（ｘ，ｙ）面と平行に）多角形断面を有する。特に、スラブは、各々が積層方向ｚと平行に延びる、２対の対向する外側面部分ＬＳを呈してよい。スラブが有しうる最も単純な形状は、多分、平行６面体（例えば、直方体）であってよく、そのケースでは、スラブは、図１、２Ａ、および２Ｂにおいて仮定されるように、２対のみの対向する外側面部分ＬＳを備えてよい。

すべてのケースにおいて、スラブが多角形（水平方向）断面を有しうると仮定すると、２対の対向する外側面部分ＬＳは、２つずつ、対向して配置される必要がある。２つずつとは、２つの対向する外側面ＬＳがスラブの伸長の主方向（例えば、長さＬと平行、軸ｙと平行）に垂直、かつ幅Ｗ（軸ｘと平行）と平行であってよいことである。スラブの他方の２つの対向する表面は、スラブの長さＬと平行、かつ幅Ｗに垂直であってよい。今や、スラブは、完全な直方体である必要はない。スラブは、典型的に、浅い４角柱であろうが、確かに、より精巧な形状を与えられてよい。

スラブは、直方体であると仮定すると、２対の外側面部分、すなわち、図２Ａ〜２Ｂに示されるように、２つずつ対向してよい、４つの外側面部分を呈する。ｐドープ層（例えば、接触層）要素１０４およびｎドープ層（例えば、接触層）要素１０２は、２対のうちの一方の対向する表面部分ＬＳと隣接して、スラブの両側に配置されてよい。一方で、横方向導波路コア要素１１１および１１２は、他方の２つの外側面部分へ、すなわち、他方の対の表面部分ＬＳと隣接して、横方向にバット・ジョイントされてよい。図２Ａ〜２Ｂにおいて、横方向導波路コアは、スラブの長さ方向と平行に延びることに留意されたい。しかし、より一般的には、横方向導波路コア要素１１１および１１２の少なくとも一部分は、４つの要素１０２，１０４、１１１，１１２がスラブについて定義される方向に沿って少なくとも部分的に配置されるように、長さ方向に沿って延びることが可能であろう。すべてのケースにおいて、２つの対をなす要素１０２，１０４、１１１，１１２は、スラブの両側に、２つずつ、横方向に対向して配置されてよい。このように、横方向導波路コアは、活性領域１０５ならびに接触層要素１０２および１０４と同じレベルにあってよい。

次に図２Ａ〜２Ｂを具体的に参照すると、スラブは、好ましくは、フォーム・ファクタを有しうる。すなわち、スラブの長さＬは、好ましくは、その幅Ｗより大きくてよく、注目されるのは、幅Ｗ（軸ｘと平行）、長さＬ（軸ｙと平行）および積層方向ｚが、２つずつ、垂直であってよいことである。今や、ｎドープ層要素１０２およびｐドープ層要素１０４の各々は、それらの最大長さＬ’が、スラブとの接触のレベルにおいて、それらが接触する対向する外側面部分ＬＳの長さＬより小さいように構造化されてよい（長さＬ，Ｌ’は、スラブの伸長の主方向に沿って測定されてよい）。これは、他方の２つの端部における導波路コア要素１１１および１１２のいずれかを介した、ドープ層要素１０２および１０４間の電気的短絡のリスクを下げうる。接触層要素１０２および１０４の平均軸（ｘに沿う）がスラブの平均軸（その同じ軸ｘに沿う）とアラインされるように、接触層要素１０２および１０４を、各々、スラブとアラインできることが理解されうる。特に、スラブの長さＬより幅Ｗが典型的により小さいので、横方向導波路コア要素１１１および１１２を、適宜、より安全に、（ドープ層要素１０２および１０４と同じレベルにおいて）他方の２つの表面部分上に設けることができる。

スラブの幅Ｗは、好ましくは、２００ｎｍと５μｍとの間とすべきである。スラブの高さ（または厚さ）Ｈは、厚さが大きくなるほど、ＣＭＯＳチップのＢＥＯＬにおいてスラブを集積化することがより難しくなりうるので、好ましくは、５０ｎｍと５００ｎｍとの間とすべきである。スラブの長さは、用途に依存して、典型的に１０μｍ〜数ｍｍの範囲にわたるべきである。

ついでながら、図１、２Ａ、および２Ｂでわかるように、ドープ層要素１０２および１０４の各々は、スラブとの接触のレベルにおいて、面（ｘ，ｙ）内でスラブに向かって横方向に広がるように、テーパ状（すなわち、フレア状）であってよい。これは、ドープ層要素１０２および１０４と活性領域１０５との間の接触の最大化を可能にしうる。なおさらに、これは、図１中の（切断面ａ）に対応する）中央領域と図１中の面ｃ）およびｄ）に対応する領域との間のより良好な遷移を確実にしうる。実施形態において、これは、断熱遷移を達成するために、デバイスの水平断面のプロファイルを精緻化することをさらに助けうる。そのうえ、ドープ層の最大長さＬ’は、スラブの対応する支持表面分ＬＳの長さＬより小さくてよいので、電気的短絡を回避することができる。

図２Ａ、２Ｂ、および３に描かれるような実施形態において、ｎドープ層要素１０２およびｐドープ層要素１０４の各々は、その上面部分ＴＳ上に延びるリセス１０２ｒおよび１０４ｒを備えてよい。かかるリセス１０２ｒおよび１０４ｒは、スラブに沿ってその長さＬと平行に横方向に延びてよい。リセス１０２ｒおよび１０４ｒは、エッチング・プロセスによって得ることができる。実施形態において、これは、活性領域１０５と、隣接している対のドープ層要素１０２および１０４とにリブ導波路構成を与えてよく、ひいては、より緊密な金属コンタクトを可能にしうる。リブ導波路構成は、リセス部分とコアとの間の屈折率コントラストのおかげで、モードをリブ導波路中により閉じ込めることができるため、より緊密な金属コンタクトを許容しうる。

結果として、金属コンタクトを「見る」モードのエバネッセント・テールが低減されうる。活性領域１０５は、対応するリブ導波路の導波路コアの役割を果たしてよい。かかる構成は、活性領域１０５におけるより良好な光閉じ込めを許容し、ひいては、デバイス効率の向上をもたらしうる。例えば、ハイブリッド・レーザとして具現されたときに、本電気光学デバイスは、リセス１０２ｒ、１０４ｒを用いて得られるリブ導波路構成のおかげで、満足すべき閉じ込めのみならず、活性領域１０５との強いモード重なりを許容しうる。

その点で、かつ図３でわかるように、ＬＣＩデバイス１０を備えてよいＳｉフォトニック・チップ１は、リセス１０２ｒおよびリセス１０４ｒに沿って、ｎドープ層要素１０２およびｐドープ層要素１０４の上面部分ＴＳ上にパターン化された、金属コンタクト１３１を追加的に備えてよい。金属コンタクト１３１は、オーミック・コンタクト、すなわち、金属−半導体コンタクトを形成しうる。図３でわかるように、それらは、積層体における横方向電流注入のために設けられてよい（相互接続配線としても機能できる）垂直金属ビア１３２および上部金属パッド１３７によって接続されてよい。垂直金属ビア１３２は、ＳｉＯ_２基板１３５によって分離されてよい。オーミック・コンタクトは、ｎドープ層要素１０２およびｐドープ層要素１０４と接触した、それぞれ、ｐおよびｎ型コンタクトを備えてよい。

スラブ、周りの導波路コア要素１１１および１１２、ならびにドープ層要素１０２および１０４は、典型的に、図１に描かれるように酸化物層１３０、例えば、ＳｉＯ_２またはＡｌ_２Ｏ_３で被覆される。本ＬＣＩデバイス１０がＣＭＯＳで作製されるデバイスであれば、酸化物クラッド層１３０は、ＣＭＯＳ回路用の金属インターコネクトの集積化と適合する必要があると理解されてよい。

図１および４〜６でさらにわかるように、ＬＣＩデバイス１０は、Ｓｉフォトニックス回路におけるように、光結合の目的で、横方向導波路コア要素１１１および１１２の下に延びる部分を有する構造化されたシリコン（Ｓｉ）導波路コア２２１、２２２、２２３および２２４をさらに備えてよい。例として、ＬＣＩデバイス１０がハイブリッドＬＣＩデバイスとして構成されると仮定すると、光放射は、動作中に、活性領域１０５から、横方向導波路コア要素１１１および１１２を介して、下のＳｉ導波路コア２２１〜２２４中へ結合するように、出力結合されてよい。

横方向導波路コア要素１１１および１１２は、好ましくは、外に向かって細くなるようにテーパ状であってよい。構造化されたＳｉ導波路コア２２１、２２２の部分は、図６で最もよくわかるように、動作中に、積層体へ／からＳｉ導波路コアから／への光結合に有利に働くように、逆向きにテーパ状であってよい。

図６でさらにわかるように、横方向導波路コア要素１１１は、（上から分かるように）３段テーパ・プロファイル、すなわち、３つの異なる継続的な傾斜を有するプロファイルを呈してよい。すべてのケースにおいて、この構造は、放射が（横方向導波路コア要素１１１を介して）積層体と、横方向導波路コア要素１１１の下のＳｉ導波路コア２２１との間で光結合されることを許容しうる。これは、横電場（ＴＥ：ｔｒａｎｓｖｅｒｓｅ ｅｌｅｃｔｒｉｃ）偏光モードの結合について電場（絶対値）の水平成分（Ｅｙ）の密度プロットが描かれてよい、図６における有限差分時間領域シミュレーションによって示されうる。これらの密度プロットが、異なる切断面内で、上部のテーパ状導波路コア要素１１１および下部のＳｉ導波路コア２２１の概略図へ重ねられてよい。

注目されるのは、求められる用途に依存して、光結合が双方向性（相互的）であってよく、例えば、ＬＣＩデバイス１０の動作中に、積層体からＳｉ導波路２２１、２２２へ、または逆に、Ｓｉ導波路２２１、２２２から積層体へ発生してよいことである。

光結合は、理想的には、断熱的であってよい。すなわち、Ｓｉ導波路コア２２１、２２２は、好ましくは、図６に見られるように、そこからテーパが逆になる、活性領域１０５との断熱的結合を可能にするように構成されてよい。断熱条件は、光分布が同じ固有モードによって、例えば、他のスーパーモードまたは放射モードへの最小限の散乱を伴う、接触全体にわたる結合システムのスーパーモードによって規定されるときに満たされてよい。断熱的には、しかしながら、知られるように、相対的な用語かもしれず、カプラは、光損失が予め定められたレベル、例えば、１５％未満、しかし、典型的には１０％未満でありうるときに断熱的であると考えられてよい。横方向導波路コア要素１１１および１１２のテーパ状部分は、すべてのケースにおいて、光結合を最適化するように設計されてよい。テーパ状部分の長さは、例として、典型的に１０μｍと１０ｍｍとの間にあるものとし、断熱極限を超えることを可能にする長さを有しうる。

本デバイスは、好ましくは、横方向電流注入レーザ・デバイス（例えば、ＬＣＩデバイス１０）として具現されてよい。実施形態において、かかるデバイスは、端面発光レーザ・デバイスとして、および、特に、単一モード・レーザ・デバイスとして具現されてよい。その目的のために、横方向導波路コア要素１１１および１１２は、依存されるｎ−ドープＩｎＰ導波路であってよく、この導波路は、高次モードをフィルタで除去するためにテーパ状であってよい。

しかし、より一般的には、かかるデバイスは、光検知器または半導体光増幅器（ＳＯＡ：ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｐｔｉｃａｌ ａｍｐｌｉｆｉｅｒ）として構成されてよい。従って、一般に、ＩＩＩ−Ｖ族積層体は、所与の波長範囲において、および、特に、所与の平均放射波長で、放射を生成、検出、または増幅することが可能であるように設計されてよい。

対象となる波長範囲は、ＤＩＮ５０３１による光学的範囲、すなわち、１００ｎｍ〜１ｍｍ内にあってよい。このように、「放射」という用語は、本明細書では１００ｎｍと１ｍｍとの間の波長範囲内の電磁放射を指す。しかしながら、波長範囲は、本明細書において企図されるほとんどの用途では、２００ｎｍと７．５μｍとの間にあってよい。特に、データコムおよびテレコム用途については、１．３および１．５５μｍ（ならびに場合によっては９８０ｎｍ）の波長が典型的に企図される。

図１、４および５でさらにわかるように、Ｓｉ導波路２２１〜２２４は、レーザに対して放射フィードバックを提供するように構成されたＢｒａｇｇミラー２２１ｍをさらに備えてよい。かかるＢｒａｇｇミラーは、好ましくは、Ｓｉ導波路２２１〜２２４を形成するＳｉ材料の周期的エッチングによって規定されてよい。同様に、グレーティング・カプラ２２１ｃがＳｉ導波路２２１〜２２４を形成するＳｉ材料中に直接に形成されてよい（図１、４、および５参照）。図４に描かれるように、デバイスは、分布ブラッグ反射型（ＤＢＲ：Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）レーザとして具現されてよい。図５に描かれるような変形例では、Ｓｉ共振器がレーストラック共振器として設計されてよい。他の変形例では、Ｓｉ共振器を、ＩＩＩ−Ｖ族積層体（示されない）より下に延びるＳｉ導波路コア２２１、２２２を有する、分散帰還型共振器として設計できる。

ＩＩＩ−Ｖ族半導体利得材料の積層体は、例として、Ｉｎ_{１−ｘ−ｙ}Ａｌ_ｘＧａ_ｙＡｓ、Ｉｎ_１−ｘＧａ_ｘＡｓ_ｙＰ_１−ｙ、およびＩｎ_１−ｘＧａ_ｘＡｓ_ｙＮ_１−ｙ、ここで０≦ｘ≦１および０≦ｙ≦１、のような化合物を備えてよい。例えば、積層体は、ＩｎＡｓ量子ドットまたはＩｎＡｌＧａＡｓ量子井戸を含みうる。ＩＩＩ−Ｖ族積層体は、とりわけ、他のＩＩＩ−Ｖ族材料、例えば、ＩｎＰ、またはＧａＡｓの間に挟み込まれた、多重量子井戸（ＭＱＷ：ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｅｌｌ）部分として構成されてよい。一方で、ｎドープ層要素１０２およびｐドープ層要素１０４の各々は、セクション２でさらに考察されるように、ＩｎＰ、ＩｎＡｓまたはＧａＡｓを備えてよい。

次に図３〜５および７を参照すると、Ｓｉフォトニック・チップ１、１ａ、１ｂ、および１ｃに係わる本開示の別の態様が記載されうる。実施形態において、チップ１、１ａ〜１ｃは、前に記載されたようなＬＣＩデバイス１０を備えてよい。逆に、かかるＬＣＩデバイス（単数または複数）１０は、Ｓｉフォトニックス・チップ１もしくは１ａ〜１ｃまたはその両方の形成部分である（または部分を形成することが意図される）と見做すことができる。本明細書において意図されるＳｉフォトニックス・チップ１、１ａ〜１ｃは、すでに前に想起されたように、構造化されたＳｉ導波路コア２２１〜２２４をさらに含む。すなわち、Ｓｉ導波路コアは、光結合の目的で、ＬＣＩデバイス１０の横方向導波路コア要素１１１および１１２の下に延びる部分を有する。実施形態において、要素１０２、１０４、１１１、および１１２は、同じ要素であってよい。

加えて、ＬＣＩデバイス１０は、ハイブリッド横方向電流注入デバイスとして構成されてよい。すなわち、動作中に、活性領域１０５から横方向導波路コア要素１１１および１１２を介して出力結合された光放射は、構造化されたＳｉ導波路コア２２１〜２２４中へ結合する。このように、Ｓｉ導波路コア２２１〜２２４は、Ｓｉシリコン・フォトニックス・デバイスにおけるように、光媒体として用いられてよい。

本Ｓｉフォトニック・チップ１、１ａ〜１ｃは、好ましくは、その上部Ｓｉ層が前記構造化されたＳｉ導波路コア２２１〜２２４を形成するように構造化されてよい、シリコン（２００）・オン・インシュレータ（ＳＯＩ：ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）ウェーハ構成要素２０を備える。同じ上部Ｓｉ層から構造化されてよい、追加のＳｉ構成要素が場合によっては存在してよい（例えば、示されない、ヒータ）。さらに、Ｓｉ導波路コア２２１〜２２４は、前に想起されたように、所望の結合に必要な、分布ブラッグ反射器（ＤＢＲ：Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ ｒｅｆｌｅｃｔｏｒ）または他の光学構造、例えば、グレーティング・カプラを備えるようにさらに構造化されてもよい。

一般に、ＬＣＩデバイス１０を参照して前に考察されたすべての変形例は、本Ｓｉフォトニックス・チップ１、１ａ〜１ｃに含まれる電気光学デバイスに適用されてよい。例えば、チップ１、１ａ〜１ｃのドープ層要素１０２および１０４の各々は、活性領域１０５と、隣接している対のドープ層要素１０２および１０４とがリブ導波路構成を有するように、スラブに沿って横方向にその長さＬと平行に延びるリセス１０２ｒおよび１０４ｒを備えてよい。加えて、金属コンタクト１３１は、前に考察されたように、リセスと同じ側に、かつそれに沿って、ドープ層要素１０２および１０４の上面上にパターン化されてよい。

好ましくは、Ｓｉフォトニック・チップ１、１ａ〜１ｃは、ＣＭＯＳと適合する金属コンタクト１３１、ビア１３２、および金属パッド１３７をそれゆえに含みうる、ＣＭＯＳで作製されるデバイスであってよい。酸化物クラッド層１３０は、そのケースでは、ＣＭＯＳ回路のための金属インターコネクトの集積化と適合しうる。

図７に描かれるような実施形態では、Ｓｉフォトニック・チップ１ｃは、ＣＭＯＳと適合し、かつＳｉフォトニック・チップ１ｃのＢＥＯＬにおいて埋め込まれてよいＬＣＩデバイス１０を含みうる。いくつかの電気光学デバイスが存在しうるであろう。電気光学デバイス１０が、場合によっては、チップ１ｃのＢＥＯＬにおいて、１つ以上のＣＭＯＳで作製される集積回路３０と共集積化されてよい。例として、回路３０は、図７において仮定されるように、電気光学デバイス（単数または複数）１０を駆動するために構成されたトランジスタを含んでよく、すべての回路構成要素のためのすべての適切なコンタクトは、酸化物層１３０の上部積層体中に設けられてよい。追加の詳細は、セクション２で与えられうる。

現時点で、および最後の態様によれば、本開示をＬＣＩデバイス１０の作製の方法として、例えば、Ｓｉフォトニック・チップ１、１ａ〜１ｃの作製の方法の一部として具現できる。第１に、この方法は、ＬＣＩデバイス１０の活性領域１０５を形成することに依拠する。この領域は、ＩＩＩ−Ｖ族半導体利得材料の積層体を備えてよく、前に記載されたように、いくつかの外側面部分ＬＳを有するスラブとして形成されてよい。第２に、この方法は、２つの対をなす要素１０２，１０４、１１１，１１２を選択的に再成長させることを含んでよい。２つの対は、前に考察されたように、ドープ層要素１０２および１０４、ならびに１対の横方向導波路コア１１１および１１２を含んでよい。すなわち、２つの対をなす要素１０２，１０４、１１１，１１２は、スラブの両側に、２つずつ、横方向に配置されてよい。これらの要素は、スラブのそれぞれの外側面部分ＬＳと明確に接してよく、従って、スラブによって互いに分離されてよい。選択的な再成長は、様々な要素１０２，１０４、１１１，１１２間の整然とした分離を許容し、ひいては、前に指摘されたように、望ましくない短絡および漏れ経路を防止しうる。

一方では、（アン・ドープまたは非意図的にドープされた）シード層１０８と、他方では、最終的に得られる（意図的にドープされた）要素１１２および１１４上の層との間のドーパント濃度の観点における差は、ｐドープ層要素１１４およびｎドープ層要素１１２が選択的な再成長によって、アポステリオリに、得られたことを示す。加えて、活性領域の周りのＩｎＰ層の選択的な再成長なしには、本明細書において考察されるような一定の設計を得ることは不可能であろう。

加えて、本明細書に記載される方法（単数または複数）は、通常の処理ステップ、例えば、化学機械研磨（ＣＭＰ：ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）、接合、湿式エッチングなどを含んでよい。１つの特に有利な作製方法は、セクション２．３で後述されうる。

上記の実施形態は、添付図面を参照して簡潔に記載されており、多くの変形例に対応しうる。上記の特徴のいくつかの組み合わせが企図されてよい。例は、次のセクションで与えられうる。

２．具体的な実施形態／技術的実装の詳細
２．１ 電気光学デバイスの具体例
図３の特定の例において、シード層１０５ｂは、多重量子井戸（ＭＱＷ）積層体がここでは仮定される、積層体を成長させるために最初に用いられるようなシード層の残りの部分であってよい。シード層１０８は、初期堆積（例えば、ＭＯＣＶＤによる）のキャップ層であり、接合後には逆さまになってよく、次に、接触層要素１０２および１０４のためのシード層として機能することができる。シード層１０５ｂ、１０８は、ＩｎＰまたは別のＩＩＩ−Ｖ族化合物材料から作られてよい。接触層要素１０２および１０４は、横方向であり、面（ｘ，ｙ）と平行に延びてよい。接触層要素１０２および１０４は、図３の例ではドープされたＩｎＰからなると仮定されてよい。典型的に、ＭＱＷ積層体の上下には、概してＩｎＡｌＧａＡｓを備える、分離閉じ込めヘテロ構造（ＳＣＨ：ｓｅｐａｒａｔｅ ｃｏｎｆｉｎｅｍｅｎｔ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）層１０５ａを含めて、追加のＩＩＩ−Ｖ族層が存在する。すなわち、積層体の活性領域は、ＳＣＨ層１０５ａの間に挟み込まれてよい。層１０５ａ、１０５ｂは、実際には活性領域１０５の一部を形成すると考えられてよい。

接合層１０７は、（例えば、一方では、構成要素２０の被覆ＳＯＩウェーハ・バージョンによって、および、他方では、ＬＣＩデバイス１０の被覆バージョンによって形成された）２つの構造化されたウェーハ構成要素の間の界面に延びてよい。接合層１０７は、実際には２つの別に堆積された層から生じてよい。完全を期すために、上部構成要素は、例えば、酸化物層１３０で被覆された要素１０５、１０２、１０４、１３１、１３２であってよく、酸化物層１３０は、層２０１、２３０と同様に、ＳｉＯ_２またはＡｌ_２Ｏ_３を備えてよい。

図３では、金属コンタクト１３１によってオーミック・コンタクト（金属−半導体コンタクト）の対称なセットが形成されてよく、金属コンタクト１３１それ自体は、垂直金属ビア１３２および上部金属パッド１３７によって連結されてよい。上部金属パッド１３７は、図４および５では、ＲＦ金属パッド１３８として描かれるように、無線周波数（ＲＦ）電極であると仮定されてよい。しかしながら、かかるＲＦパッド１３８は、必ずしも存在しなくてよいことに留意されたい。それらは、特に、トランジスタとの完全な集積化のケースでは必要ないかもしれない。すべてのケースにおいて、コンタクトは、積層体における横方向電流注入を可能にするように配置されてよい。オーミック・コンタクトは、ｎドープ層要素１０２およびｐドープ層要素１０４とそれぞれ接触した、ｎおよびｐ型コンタクトを備えてよい。

図７のＳｉフォトニック・チップ１ｃは、ＬＣＩデバイス１０および近隣の回路構成要素３０の両方と接触するように、酸化物層１３０の上部領域に延びる金属コンタクトを同様に含んでよい。

図３のＬＣＩデバイス１０に戻って参照すると、クラッド層２０１、２３０、および酸化物層１３０は、典型的に、同じ材料、例えば、ＳｉＯ_２、サファイヤ（すなわち、結晶性Ａｌ_２Ｏ_３）または非晶質Ａｌ_２Ｏ_３を備える。なおいっそう好ましくは、クラッド層は、ＳｉＯ_２を備えうる。次に、ＩＩＩ−Ｖ族積層体は、先述のように、Ｉｎ_{１−ｘ−ｙ}Ａｌ_ｘＧａ_ｙＡｓ（０≦ｘ≦１，０≦ｙ≦１-ｘ）を備えてよい。すなわち、ＩｎＡｓ、ＡｌＡｓ、ＩｎＧａＡｓ（例えば、量子ドットレーザ用）およびＩｎＡｌＧａＡｓを含めて、広範な材料をこのように企図できる。特に、ＧａＡｓ基板を用いるときには、ＩｎＡｓ量子ドットを企図できる。変形例においては、ＩＩＩ−Ｖ族積層体がＩｎＧａＡｓＰまたはＩｎＧａＡｓＮを備えてよい。一般に、ＩＩＩ−Ｖ族積層体は、他のＩＩＩ−Ｖ族材料、例えば、ＩｎＰ、またはＧａＡｓの間に挟み込まれたＭＱＷ部分として構成されてよく、これらの他のＩＩＩ−Ｖ族材料は、コアＩＩＩ−Ｖ族積層の成長を開始するために必要とされる、酸化防止のために好ましくはＭＱＷ部分に格子整合される。ＩＩＩ−Ｖ族積層体は、量子井戸の間に挟み込まれた量子ドットを備えてもよい。

かかる層積層体は、例えば、分子線エピタキシー（ＭＢＥ：ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）によって、または有機金属化学気相成長（ＭＯＣＶＤ：ｍｅｔａｌ−ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）によって成長されてよい。必要に応じて、例えば、バンドギャップを調整するために、好ましくは歪みを伴って、半導体材料をドープすることができる。

２．２ 電気光学デバイスの好ましい実施形態
実施形態において、本電気光学デバイス（単数または複数）１０は、低閾値電流を許容する寸法に作られた、ＩＩＩ−Ｖ族オン・シリコン・フォトニックス・レーザ・デバイスとして具現されてよい。セクション２．３において記載されるようなパターン化技術は、高速動作および大規模集積化を可能にするために、（例えば、マイクロメートル・スケールの）非常に小さいデバイスが達成されることを許容しうる。

Ｓｉ導波路コアが、電子媒体とホール注入媒体との間に横方向に挟み込まれてよい、ＩＩＩ−Ｖ族光利得媒体へ光結合されてよい。ＩｎＧａＡｌＡｓ量子井戸またはドットが、それらの熱的安定性ゆえに、優先的に用いられてよい。

ＩＩＩ−Ｖ族の薄いスラブがアルミニウム酸化物の（例えば、マイクロメートルで表される）薄層を用いてＳＯＩウェーハへ接合されてよい。ＩＩＩ−Ｖ族のスラブは、リブ導波路としてパターン化されてよい。導波路を区切るリセス１０２ｒ、１０４ｒが要素１０２および１０４の横方向接触層（ＩｎＰ）の上面上に規定されてよい。

リブ導波路のコアは、活性領域１０５を含んでよい。ｎおよびｐ領域は、活性領域によって分離され、かつ活性領域１０５の両側にあってよく、この特徴は、活性領域１０５の周りの要素１０２および１０４のＩｎＰの選択的な再成長によって可能にされうる。

活性領域１０５は、要素１０２および１０４のｎおよびｐ領域をわずかに越えて延びてよく、さらに各末端においてｎドープＩｎＰ導波路要素１１１および１１２へバット・カップリングされてよい。横方向導波路要素１１１および１１２は、高次モードをフィルタで除去するためにテーパ状であってよい。

横方向導波路の先端は、シリコン・ストリップ導波路を終端する小さい（逆テーパ状）先端のすぐ上に位置してよく、例えば、ＩＩＩ−Ｖ族横方向導波路中およびシリコン層中の先端は、逆向きかも知れないが同様の幾何形状を有してよい。

シリコン導波路は、レーザへのフィードバックを提供するために、シリコン材料の周期的エッチによって規定されうるＢｒａｇｇミラー（例えば、２２１ｍ、２２２ｍ）を含んでよい。

金属コンタクト１３１（例えば、電極）は、要素１０２および１０４のコンタクト層の上に形成されたリセスの外側にパターン化されてよい。Ｓｉフォトニック・チップ１、１ａ〜１ｃの後工程を区切る酸化物クラッド層１３０中に構造全体が埋め込まれてよい。金属ビア１３２は、ＲＦ上部パッド１３７（例えば、電極）からレーザ・コンタクトへのアクセスを可能にしうる。

横方向要素１０２，１０４、１１１，１１２の選択的な再成長は、明確な分離を許容しうる。加えて、これは、オーミック・コンタクトを改善し、高ドーピング・レベルを得ることを可能にしうる。そのうえ、２Ｄモノリシック集積化をＣＭＯＳチップの後工程において企図できる。

２．３ 好ましい作製プロセス
好ましい作製プロセスが次に記載されうる。第１に、ＳＯＩウェーハが提供されてよい。第２に、上部Ｓｉ層の上のレジストを成形するために電子ビーム・リソグラフィ（ＥＢＬ：ｅｌｅｃｔｒｏｎ ｂｅａｍ ｌｉｔｈｏｇｒａｐｈｙ）、またはファウンドリでの量産用ディープＵＶリソグラフィを用いてＳＯＩウェーハの上部Ｓｉ層が構造化されてよく、その後に誘導結合プラズマ（ＩＣＰ：ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ）、または反応性イオン・エッチング（ＲＩＥ：ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈ ｅｔｃｈｉｎｇ）が続く。テーパ状Ｓｉ導波路コアをそれに応じて得ることができる。第３に、残渣レジスト部分を除去した後、テーパ状導波路コアを（シリカで）被覆するためにプラズマ増強化学気相成長（ＰＥＣＶＤ：ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）が用いられてよい。堆積されたクラッド層は、その後、ＣＭＰによって研磨されてよい。

第４に、処理されたＳＯＩウェーハ上へＩＩＩ−Ｖ族ウェーハが次に接合されてよい。第５に、活性領域より前にＩＩＩ−Ｖ族基板上に成長された犠牲層の湿式エッチングによって、ＩＩＩ−Ｖ族基板が除去されてよい。第６に、他のＩＩＩ−Ｖ族材料、例えば、ＩｎＰの間に挟み込まれた多重量子井戸（ＭＱＷ）部分を得るためにＩＣＰエッチングが用いられてよい。第７に、短絡のない、明確な分離を得るために、有機金属化学気相成長（ＭＯＣＶＤ）によって横方向導波路コアおよびコンタクト（ｎおよびｐドープ）層が選択的に再成長されてよい。

第７に、ＩｎＰ領域が、所望のプロファイルを得るために必要に応じて、ＩＣＰエッチングによって構造化されてよい。第８に、構造化されたＩｎＰ層（テーパ状の出力結合導波路コアを含む）を（シリカで）被覆するために別のＰＥＣＶＤステップが行われてよい。ＲＩＥおよび湿式エッチによってビアがクラッド層中に開けられてよい。金属コンタクトが堆積されて、リフトオフ・プロセス（またはＲＩＥ）によってパターン化されてよい。最後に、再びリフトオフ・プロセスを用いて、ＲＦ電極が下地コンタクトの上にパターン化されてよい。

本開示は、限られた数の実施形態、変形例および添付図面を参照して記載されたかもしれないが、本発明の範囲から逸脱することなく、様々な変更がなされてよく、均等物が代わりに用いられてよいことが当業者に理解されるであろう。特に、所与の実施形態、変形例に列挙され、または図面に示された（デバイスのような、または方法のような）特徴は、本開示の範囲から逸脱することなく、別の実施形態、変形例または図面における別の特徴と組み合わされるか置き換えてよい。上記の実施形態または変形例のいずれかに関して記載され、添付される特許請求の範囲内にとどまる特徴の様々な組み合わせが適宜に企図されてよい。加えて、特定の状況または材料を本開示の範囲から逸脱することなくその教示に適合させるために多くの小さい修正がなされてよい。それゆえに、本開示は、開示される特定の実施形態には限定されず、添付される特許請求の範囲内にあるすべての実施形態を含むであろうことが意図されてよい。加えて、先に明示的に触れられた以外の多くの他の変形例を企図できる。例えば、明示的に言及されたもの以外の材料が企図されてよい。

Claims (20)

1. 積層方向ｚに沿って積層されたＩＩＩ−Ｖ族半導体利得材料の積層体を備える活性領域であって、各々が前記積層方向ｚと平行に延びる、いくつかの外側面部分を有するスラブとして形成された、前記活性領域と、
   ２つの対をなす要素であって、
   ｎドープ層およびｐドープ層を含んだ、ＩＩＩ−Ｖ族半導体材料の１対のドープ層と、
   １対の横方向導波路コアと
   を含み、前記２つの対をなす要素は、前記スラブの両側に、２つずつ、横方向に配置され、前記要素は、前記要素が前記スラブによって互いに分離されるように、前記スラブの前記外側面部分のそれぞれの要素と明確に接する、前記２つの対をなす要素と、
   を備える、横方向電流注入電気光学デバイス。
2. 前記スラブは、各々が前記積層方向ｚと平行に延びる、２対の対向する外側面部分を有し、
   前記ｐドープ層および前記ｎドープ層は、前記２対の表面部分のうちの一方の前記対向する外側面部分と隣接して、前記スラブのそれぞれの側に配置され、
   前記横方向導波路コアは、前記２対の表面部分のうちの他方の前記対向する外側面部分へ横方向にバット・ジョイントされた、
   請求項１に記載の電気光学デバイス。
3. 前記スラブは、前記スラブの長さがその幅より大きい、フォーム・ファクタであり、前記幅、前記長さ、および前記積層方向ｚは、２つずつ、垂直であり、
   前記ｐドープ層および前記ｎドープ層の各々の最大長さは、前記２対のうちの前記一方の前記対向する外側面部分の長さより小さい、
   請求項２に記載の電気光学デバイス。
4. 前記ｐドープ層および前記ｎドープ層の各々は、前記活性領域と、前記隣接している対のドープ層とがリブ導波路構成を有するように、その上面部分上に、前記スラブに沿って横方向にその長さと平行に延びるリセスを備える、
   請求項３に記載の電気光学デバイス。
5. 前記ｐドープ層およびｎ前記ドープ層の各々の上面部分上に、前記リセスに沿って、パターン化された金属コンタクトをさらに備える、
   請求項４に記載の電気光学デバイス。
6. 前記電気光学デバイスは、前記横方向導波路コアの下に延びる部分を有する構造化されたシリコン導波路コアをさらに備え、
   前記電気光学デバイスは、動作中に、前記活性領域から前記横方向導波路コアを介して出力結合された光放射が前記構造化されたシリコン導波路コア中へ結合する、ハイブリッド横方向電流注入デバイスとして構成された、
   請求項１に記載の電気光学デバイス。
7. 前記横方向導波路コアは、外に向かって細くなるように、テーパ状であり、前記構造化されたシリコン導波路コアの前記部分は、逆向きにテーパ状である、
   請求項６に記載の電気光学デバイス。
8. 前記横方向導波路コアは、各々、３段テーパを呈する、
   請求項７に記載の電気光学デバイス。
9. 前記ｐドープ層および前記ｎドープ層の各々は、前記スラブとの接触のレベルにおいて、それに向かって横方向に広がるように、テーパ状である、
   請求項３に記載の電気光学デバイス。
10. 前記電気光学デバイスは、横方向電流注入レーザ・デバイスである、
    請求項１に記載の電気光学デバイス。
11. 前記レーザ・デバイスは、単一モード・レーザ・デバイスである、
    請求項１０に記載の電気光学デバイス。
12. 前記横方向導波路コアは、前記レーザに対して放射フィードバックを提供するように構成されたＢｒａｇｇミラーを備える、
    請求項１０に記載の電気光学デバイス。
13. ＩＩＩ−Ｖ族半導体利得材料の前記積層体は、Ｉｎ_{１−ｘ−ｙ}Ａｌ_ｘＧａ_ｙＡｓ、Ｉｎ_１−ｘＧａ_ｘＡｓ_ｙＰ_１−ｙ、およびＩｎ_１−ｘＧａ_ｘＡｓ_ｙＮ_１−ｙ、ここで０≦ｘ≦１および０≦ｙ≦１−ｘ、のうちの１つを備え、
    前記ｐドープ層および前記ｎドープ層の各々は、ＩｎＰ、ＩｎＡｓまたはＧａＡｓのうちの１つを備える、
    請求項１に記載の電気光学デバイス。
14. 前記横方向導波路コア、前記ｐドープ層、および前記ｎドープ層の各々は、選択的に再成長された層である、
    請求項１に記載の電気光学デバイス。
15. 積層方向ｚに沿って積層されたＩＩＩ−Ｖ族半導体利得材料の積層体からなる活性領域および２つの対をなす要素を備える横方向電流注入、電気光学デバイスであって、前記活性領域は、各々が前記積層方向ｚと平行に延びる、いくつかの外側面部分を有するスラブとして形成され、前記２つの対をなす要素は、
    ｎドープ層およびｐドープ層を含むＩＩＩ−Ｖ族半導体材料の１対のドープ層と、
    １対の横方向導波路コアと
    を含み、前記２つの対をなす要素は、前記スラブの両側に、２つずつ、横方向に配置され、前記要素は、前記要素が前記スラブによって互いに分離されるように、前記スラブの前記外側面部分のそれぞれの要素と明確に接する、前記電気光学デバイスと、
    前記電気光学デバイスの前記１対の横方向導波路コアの下に延びる部分を有する構造化されたシリコン導波路コアと、
    を備え、前記電気光学デバイスは、動作中に、前記活性領域から前記横方向導波路コアを介して出力結合された光放射が前記構造化されたシリコン導波路コア中へ結合する、ハイブリッド横方向電流注入デバイスとして構成された、
    シリコン・フォトニック・チップ。
16. 前記構造化されたシリコン導波路コアを形成するためにその上部シリコン層が構造化された、シリコン・オン・インシュレータ・ウェーハをさらに備える、
    請求項１５に記載のシリコン・フォトニック・チップ。
17. 前記シリコン・フォトニック・チップは、ＣＭＯＳで作製されるデバイスである、請求項１６に記載のシリコン・フォトニック・チップ。
18. 前記ｐドープ層および前記ｎドープ層の各々は、前記活性領域と、隣接している対のドープ層とがリブ導波路構成を有するように、前記スラブに沿って横方向にその長さと平行に延びるリセスを備える、
    請求項１７に記載のシリコン・フォトニック・チップ。
19. 前記ｐドープ層および前記ｎドープ層の各々の上面部分上にパターン化された、ＣＭＯＳと適合する金属コンタクトをさらに備え、前記上面部分は、前記各々の前記ドープ層の上に延びる前記リセスと同じ側にあり、かつそれに沿っている、請求項１８に記載のシリコン・フォトニック・チップ。
20. 電気光学デバイスの作製の方法であって、前記方法は、
    前記電気光学デバイスの活性領域を形成することであって、前記領域は、積層方向ｚに沿って積層されたＩＩＩ−Ｖ族半導体利得材料の積層体を備え、前記活性領域は、各々が前記積層方向ｚと平行に延びる、いくつかの外側面部分を有するスラブとして形成される、前記形成することと、
    ｎドープ層およびｐドープ層を備える、ＩＩＩ−Ｖ族半導体材料の１対のドープ層と、１対の横方向導波路コアとを含んだ、２つの対をなす要素を、前記２つの対をなす要素が、前記スラブの両側に、２つずつ、横方向に配置されるように選択的に再成長させることであって、前記要素は、前記要素が前記スラブによって互いに分離されるように、前記スラブの前記外側面部分のそれぞれの部分と明確に接する、前記再成長させることと
    を含む、方法。