CN111247704A - 具有侧向有源区的电光器件 - Google Patents

Abstract

本公开的实施例涉及侧向电流注入电光器件。该器件包括具有沿堆叠方向z堆叠的III‑V族半导体增益材料的堆叠的有源区。有源区可以形成为具有多个侧表面部分的板坯，每个侧表面部分平行于堆叠方向z延伸。该装置还包括两个成对的元件，其包括：一对III‑V族半导体材料的掺杂层对(n掺杂层和p掺杂层)；以及一对侧向波导芯。这两对元件可以在板坯的相对侧上两两地侧向布置。这些元件明显地邻接板坯的侧表面部分中的相应部分，以便这些元件通过板坯彼此分离。本公开可以进一步涉及相关的硅光子器件和制造方法。

Description

具有侧向有源区的电光器件

背景技术

本公开一般涉及侧向(lateral)电流注入电光器件领域，并且更具体地涉及包括这样的器件的硅光子芯片。电光器件可以特别地包括边缘发射激光器器件、光检测器和半导体光放大器。

发明内容

本公开的实施例包括作为侧向电流注入电光器件、硅光子芯片和用于制造电光器件的方法。该器件包括有源区，具有沿着堆叠方向z堆叠的III-V族半导体增益材料的堆叠。有源区形成为具有若干侧表面部分的板坯(Slab)(例如，片、块等)，每个侧表面部分平行于堆叠方向z延伸。所述器件还包括两个成对的元件，其包括：一对III-V族半导体材料的掺杂层(即n掺杂层和p掺杂层)；以及一对侧向波导芯。两对元件两两侧向布置在所述板坯的相对侧上，所述元件明显邻接所述板坯的相应侧表面部分，通过所述板坯将这些元件彼此分开。

上述发明内容并非旨在描述本公开的每个所示实施例或每种实施方式。现在将通过非限制性实例且参考附图来描述体现本发明的器件和制造方法。

附图说明

图1描绘了根据本公开实施例的侧向电流注入电光器件的俯视图。

图2A和2B描绘了根据本公开的实施例的图1的器件的所选部件的3D视图。

图3描绘了根据本公开的实施例的包括侧向电流注入激光器器件的硅光子芯片的2D截面视图(局部)。

图4描绘了根据本公开的实施例的硅光子芯片的3D视图(局部)，该硅光子芯片包括在顶部具有射频金属接触垫(pad)的侧向电流注入激光器器件。

图5描绘了根据本公开的实施例的图4的变型的3D视图(局部)，其中激光器器件可以被配置为环形腔。

图6描绘了根据本公开的实施例的具有三级锥形的侧向波导芯的俯视图和侧视图，该三级锥形用于与下面的硅波导芯光耦合。

图7描绘了根据本公开的实施例的硅光子芯片的2D截面图，其示出了与其他电路元件共同集成的电光元件。

虽然本文所述的实施例可具有各种修改和替代形式，但其细节已在附图中以实例的方式示出并将详细描述。然而，应当理解，所描述的特定实施例不应被理解为限制性的。相反，本发明覆盖落入本发明的精神和范围内的所有修改、等效和替换。

具体实施方式

本公开的方面一般涉及侧向电流注入电光器件领域，并且更具体地涉及包括这样的器件的硅光子芯片。虽然本公开不一定限于此类应用，但是通过使用此上下文的各种示例的讨论可以理解本公开的各个方面。

根据实施例，可以在与侧向电流电光器件的p掺杂层和n掺杂层相同的水平上提供波导芯。这可以允许减小器件的厚度，所有其他方面都相同。这又可以使得更容易将本发明的器件集成在例如硅光子芯片中。此外，因为波导芯可以设置在与p掺杂层和n掺杂层相同的水平面上，所以原则上可以获得更有效的光耦合。

在实施例中，电光装置可以包括以下(可选)特征中的一个或多个：

所述板坯可以具有两对相对的侧表面部分，每对侧表面部分平行于所述堆叠方向z延伸，所述p掺杂层和所述n掺杂层可以与所述两对表面部分中的一对的相对的侧表面部分邻接地布置在所述板坯的相应侧上，并且所述侧向波导芯可以与所述两对表面部分中的另一对的相对的侧表面部分侧向对接；

所述板坯可以具有形状因子，由此所述板坯的长度可以大于其宽度。所述宽度、所述长度和所述堆叠方向Z可以是垂直的。p掺杂层和n掺杂层中的每一个的最大长度可以小于所述两对的所述一对的所述相对的侧表面部分的长度。这降低了掺杂层之间经由任何波导芯的电短路的风险；

p掺杂层和n掺杂层中的每一个可以在其顶表面部分上包括凹槽(recess)，该凹槽沿着板坯并且平行于其长度侧向地延伸，以便使有源区和邻接的一对掺杂层具有脊形波导配置；

电光器件还可以包括金属触点，其沿着凹槽在p掺杂层和n掺杂层中的每一个的顶部表面部分上被图案化；

电光器件还可以包括结构化硅波导芯，其具有在所述侧向波导芯下面延伸的部分。所述电光装置可进一步被配置为混合侧向电流注入装置，借此在操作中，从所述有源区域经由所述侧向波导芯耦合出的光辐射耦合到所述结构化硅波导芯中；

所述侧向波导芯可以是锥形的，以便向外变薄，并且所述结构化硅波导芯的所述部分可以是倒锥形的；

所述侧向波导纤芯各自呈现三级锥形；

p掺杂层和n掺杂层中的每一个可以是锥形的，以便在与板坯接触的水平处朝向板坯侧向地张开；

电光器件可以是侧向电流注入激光器器件；

激光装置可以被配置为单模激光器器件；

硅波导可以包括布拉格反射镜，其被配置成提供用于激光器的辐射反馈；

所述III-V族半导体增益材料的堆叠可以包括以下之一：In_1-x-yAl_xGa_yAs；In_{1- x}Ga_xAs_yP_1-y；以及In_1-xGa_xAs_yN_1-y,0≤x≤1，以及0≤y≤1-x；并且p掺杂层和n掺杂层中的每一个可以包括InP、InAs或GaAs中的一种；以及

侧向波导芯、p掺杂层和n掺杂层中的每一个可以是选择性再生长层。

根据另一方面，本公开被实施为硅光子芯片。芯片可以包括侧向电流注入、电光器件，例如上述的器件。芯片还可以包括结构化硅波导芯，其具有在该电光器件的侧向波导芯下面延伸的部分。

电光器件可以优选地在芯片中被配置为混合侧向电流注入器件，由此在操作中，从有源区经由侧向波导芯耦合出的光辐射耦合到结构化硅波导芯中。

在优选实施例中，芯片还包括绝缘体上硅晶片，其顶部硅层可以被结构化以形成所述结构化硅波导芯。

优选地，硅光子芯片可以是CMOS制造的器件。

在实施例中，p掺杂层和n掺杂层中的每一个可以包括沿着板坯并且平行于其长度侧向延伸的凹槽，以便有源区和邻接的一对掺杂层具有脊形波导配置。有源区可以起到相应脊形波导的波导芯的作用。

优选地，硅光子芯片还可以包括CMOS兼容的金属触点，其被图案化在p掺杂层和n掺杂层中的每一个的顶表面部分上，顶表面部分在与在所述每个掺杂层上延伸的凹槽相同的一侧上并沿着该凹槽。

在优选实施例中，电光器件可以嵌入在硅光子芯片的后段制程中。

优选地，电光器件可以在硅光子芯片的后段制程与一个或多个CMOS制造的集成电路共同集成。

在实施例中，CMOS制造的集成电路可以包括被配置用于驱动所述电光器件的晶体管。

根据另一方面，本公开体现为一种制造电光装置的方法。该方法可以包括形成电光器件的有源区域，该区域可以包括沿着堆叠方向z堆叠的III-V半导体增益材料的堆叠。有源区还可以形成为具有多个侧表面部分的板坯，每个侧表面部分平行于所述堆叠方向z延伸。此外，该方法可以包括选择性地再生长两个配对元素。这两对可以包括：一对III-V族半导体材料的掺杂层，包括n掺杂层和p掺杂层；以及一对侧向波导芯。这两对元件可以选择性地再生长，以便使两对元件在板坯的相对侧上两两侧向布置。结果，所述元件可以明显地邻接板坯的侧表面部分中的相应侧表面部分，以便通过板坯将元件彼此分开。

以下实施例可以在以下结构中描述。首先，描述一般实施例和高级变体(第1部分)。下一部分阐述更具体的实施例和技术实现细节(第2部分)。

1.一般实施例和高级变体

附图示出了如实施例中所涉及的装置或其部件的简化表示。注意，图3-7的光子芯片可以是电光元件。相反，本电光元件可被视为硅光子芯片或另一类型的集成电路芯片的部分或组件。附图中描绘的技术特征可能不一定按比例绘制。除非另外指出，否则图中的类似或功能类似的元件被分配相同的附图标记。

参照图1-6，首先描述本公开的一个方面，为了简单起见，该方面涉及侧向电流注入(LCI)电光器件10，下文中称为LCI器件10。

LCI器件10包括有源区105。该区域105可以包括III-V半导体增益材料的堆叠(有时称为"叠层")，例如来自III-V化合物半导体的组的材料，其提供增益介质，以便实现感兴趣的辐射的光学放大。如附图中所假设的，堆叠的III-V材料可以沿着堆叠方向z堆叠，该堆叠方向z可以垂直于堆叠的主平面(例如，平行于平面(x，y)的堆叠的平均平面)。

有源区105可以形成为板坯，其可以具有若干侧表面部分LS，如图2A所示。作为“侧向”表面，有源区105的每个侧向表面部分LS理想地在平行于堆叠方向z的平面中延伸。当然，在实践中，侧表面部分LS将既不完全是平面的也不完全平行于堆叠方向。仍然，人们理解侧表面部分LS通常将横向于有源区105的基础平面(例如，平行于(x，y))。如本文所提出的制造方法允许获得各种元件102、104、105、111和112之间的清晰分离。

LCI装置10可进一步包括两对元件102、104；111，112，位于板坯的相对侧(例如，有源区105)。这种元件可以包括一对III-V半导体材料的掺杂层，也称为"接触层"，其可以包括元件102的n掺杂层和元件104的p掺杂层。两个成对元件102、104；111，112还可以包括一对侧向波导芯元件111和112，用于将辐射耦合到有源区105和/或从其耦合辐射。

如图1、2A和2B所示，两个成对元件102、104；111，112可以在板坯的相对侧上两两侧向布置。这些元件可以明显地邻接板坯的相应侧表面部分LS。即，在与板坯接触的水平上，可以在元件中的任何两个侧向相邻的元件之间提供间隙表面部分，以便用于元件102、104；111，112，在与其侧表面部分接触的水平上，由所述板坯分开(并因此彼此绝缘)。因此，在这些元件的任何两个邻接对之间可能不存在短路或泄漏路径。

根据上述设计，波导芯可设置在与元件104的p掺杂层和元件102的n掺杂层相同的水平上。这可以允许减小器件的厚度，所有的条件在其他方面都是相同的。这又可以使得更容易将本器件集成在更大的器件中，例如，在Si光子芯片的后段制程(BEOL)或前段制程(FEOL)中。此外，因为波导芯可以设置在与元件104的p掺杂层和元件102的n掺杂层相同的水平上，所以原则上可以获得更有效的光耦合(特别是输出耦合)。

尽管是非常规的，但是由于适当地修改制造方法，可以获得上述配置。例如，有源区105、n掺杂区102和p掺杂区104可以通过使用选择性再生长技术自对准。在有源区105周围选择性地再生长n掺杂区和p掺杂区102，104可以使得n掺杂区和p掺杂区102，104能够被有源区105分开，并且例如在侧向波导芯的每一侧上(例如，在侧向波导芯的主延伸方向的每一侧上)延伸。

侧向电流注入可以通过适当布置的金属触点、通孔和/或接触n掺杂和p掺杂区域的导电迹线来实现。如本文所提出的基于LCI的III-V器件可以允许小的阈值电流和占用面积，其可以进一步容易地嵌入在CMOS制造的芯片的后段制程中。这又可以实现与其他CMOS部件的共同集成，如稍后详细讨论的。

现在更具体地参考图1、2A和2B，在实施例中，作为板坯的有源区105可以具有多边形截面(例如，水平地，平行于(x，y)平面)。特别地，板坯可以具有两对相对的侧表面部分LS，每个侧表面部分LS平行于堆叠方向z延伸。板坯可以具有的最简单的形状可能是平行六面体(例如，矩形立方体)，在这种情况下，板坯可以仅包括两对相对的侧表面部分LS，如图1、2A和2B中所假定的。

在所有情况下，假设板坯可以具有多边形(水平)截面，两对相对的侧表面部分LS需要两两相对地布置。两个相对的侧表面LS两两垂直于板坯的主延伸方向(例如，平行于长度L，平行于轴线y)并且平行于宽度W(平行于轴线x)。板坯的另外两个相对表面可以平行于板坯的长度L并且垂直于板坯的宽度W。现在，板坯不必是完美的矩形长方体。尽管它通常是浅的矩形棱柱，但是它实际上可以被赋予更复杂的形状。

假设板坯是矩形立方体，其呈现两对侧表面部分，即四个侧表面部分，其可以两两相对，如图2A-2B所示。p掺杂层(例如，接触层)元件104和n掺杂层(例如，接触层)元件102可以与两对之一的相对表面部分LS邻接地布置在板坯的相对侧上。同时，侧向波导芯元件111和112可以侧向对接到另两个侧向表面部分，即，与另一对的表面部分LS邻接。注意，在图2A-2B中，侧向波导芯平行于板坯的纵向方向延伸。然而，更一般地，侧向波导芯元件111和112的至少一部分可以沿着纵向方向延伸，以便对于四个元件102、104；111、112，至少部分地沿着围绕所述板坯限定的方向布置。在所有情况下，两个成对元件102、104；111、112可以侧向地和相对地两两地设置在板坯的相对侧上。这样，侧向波导芯可以与有源区105和接触层元件102和104在同一水平上。

现在具体参照图2A-2B：板坯优选地可以具有形状因数。即，板坯的长度L可以优选地大于其宽度W，注意，宽度W(平行于轴线x)、长度L(平行于轴线y)和堆叠方向z可以两两垂直。现在，n掺杂层元件102和p掺杂层元件104中的每一个可以被构造为使得它们的最大长度L'小于它们在与板坯接触的水平处接触的相对的侧表面部分LS的长度L(长度L、L'可以沿着板坯的主延伸方向测量)。这可以降低掺杂层元件102和104之间经由在其它两个边缘处的波导芯元件111和112中的任一个的电短路的风险。可以理解，接触层元件102和104可各自与板坯对准，以便接触层元件102和104的平均轴(沿x)与板坯的平均轴(沿相同的轴x)对准。因此，可以更安全地将侧向波导芯元件111和112设置在另外两个表面部分上(与掺杂层元件102和104处于相同的高度)，尤其是当宽度W通常小于板坯的长度L时。

板坯的宽度W应优选在200nm和5μm之间。板坯的高度(或厚度)H应优选地在50nm和500nm之间，因为更大的厚度可能使得更难将板坯集成在CMOS芯片的BEOL中。根据应用，板坯的长度通常应该在10μm至几mm的范围内。

顺便提及，如图1、2A和2B所示，掺杂层元件102和104中的每一个可以是锥形的(即，向外展开)，以便在与板坯接触的水平处在平面(x，y)中朝向板坯侧向向外展开。这可以允许掺杂层元件102和104与有源区105之间的接触最大化。此外，这可以确保图1中的中心区域(对应于切割平面a))与图1中的对应于平面c)和d)的区域之间的更好的过渡。在实施方案中，这可以进一步有助于细化器件的水平横截面的轮廓，以便实现绝热转变。然而，由于掺杂层的最大长度L'可以小于板坯的相应支撑表面部分LS的长度L；可以避免电短路。

在图2A、2B和3所示的实施例中，n掺杂层元件102和p掺杂层元件104中的每一个可以包括在其顶表面部分TS上延伸的凹槽102r和104r。这种凹槽102r和104r可以沿着板坯并且平行于其长度L侧向延伸。可以通过蚀刻工艺获得凹槽102r和104r。在实施例中，这可以给予有源区105和掺杂层元件102和104的邻接对脊形波导配置，其进而可以实现更紧密的金属触点。脊形波导配置可以允许更紧密的金属触点，因为由于凹槽部分和芯之间的指数(index)对比，可以使模式更限制于脊形波导中。

因此，可以减少“看到”金属触点的模式的渐逝尾部。有源区105可以起到相应脊形波导的波导芯的作用。这种配置允许有源区105中更好的光学限制，这又可以导致提高器件效率。例如，当实施为混合激光器时，本电光器件可以允许与有源区105的强模重叠以及由于利用凹槽102r和104r获得的脊形波导配置而允许令人满意的限制。

在这方面，并且如图3中所见，可以包括LCI器件10的Si光子芯片1可以另外包括金属触点131，其沿着凹槽102r和104r在n掺杂层元件102和p掺杂层元件104的顶表面部分TS上图案化。金属触点131可以形成欧姆触点，即金属-半导体触点。如图3所示，它们可以通过垂直金属通孔132和顶部金属垫137(其也可以用作互连布线)连接，其可以被提供用于堆叠中的侧向电流注入。垂直金属通孔132可以由SiO₂衬底135隔开。欧姆触点可以分别包括p型和n型触点，其与n掺杂层元件102和p掺杂层元件104接触。

板坯、周围的波导芯元件111和112以及掺杂层元件102和104通常包覆有氧化物层130，如图1所示，例如SiO₂或Al₂O₃。如果本LCI器件10是CMOS制造的器件，则可以理解，氧化层130的覆层需要与CMOS电路的金属互连的集成兼容。

如图1和4-6中进一步看到的，LCI器件10还可以包括结构化硅(Si)波导芯221、222、223和224，其具有在侧向波导芯元件111和112下方延伸的部分，用于光耦合目的，如在Si光子电路中。例如，假设LCI器件10被配置为混合LCI器件，则光辐射可以在操作中经由侧向波导芯层元件111和112从有源区105耦合出，以便耦合到下面的Si波导芯221-224中。

侧向波导芯元件111和112可以优选地是锥形的，以便向外变薄。结构化Si波导芯221、222的部分可以是倒锥形的，如图6中最佳示出的，以便在操作中有利于从Si波导芯到叠层的光耦合，或者有利于从叠层到Si波导芯的光耦合。

如图6进一步所示，侧向波导芯元件111可呈现三级锥形轮廓(从顶部看)，即具有三个不同连续斜率的轮廓。在所有情况下，该结构可以允许辐射在叠层(经由侧向波导芯元件111)和侧向波导芯元件111下面的Si波导芯221之间光耦合。这可以由图6中的有限差分时域仿真来说明，其中可以描绘用于耦合横向电(TE)偏振光模式的电场的水平分量(Ey)(绝对值)的密度图。密度图可以在不同的切割平面中叠加至上部锥形波导芯元件111和下部Si波导芯221的示意性描绘。

应当注意，取决于所寻求的应用，光学耦合可以是双向的(互逆的)，例如，在LCI装置10的操作中，从堆叠到Si波导221、222发生，或者相反地，从Si波导221、222到堆叠发生。

光耦合可以是理想绝热的。也就是说，Si波导芯221、222可以优选地被配置成使得能够与有源区105绝热耦合，由此，如图6中可见，倒锥形。当光分布由相同的本征模(例如耦合系统在整个接触中的超模)限定时，可以满足绝热条件，对其它超模或辐射模的散射最小。然而，绝热性可以是相对术语，如已知的；当光损耗低于预定水平，例如小于15％，但通常小于10％时，耦合器可以被认为是绝热的。在所有情况下，可以设计侧向波导纤芯元件111和112的锥形部分以优化光耦合。锥形部分的长度例如通常应当在10μm和10mm之间，其可以具有允许超过绝热极限的长度。

本发明的器件可以优选地实施为侧向电流注入激光器器件(例如，LCI器件10)。在实施例中，这样的器件可以被实施为边缘发射激光器器件，并且特别地，被实施为单模激光器器件。为此目的，侧向波导芯元件111和112可以是依赖的n掺杂InP波导，其可以是锥形的以便滤除高阶模。

然而，更一般地，这样的器件可以被配置为光检测器或半导体光放大器(SOA)。因此，通常，III-V族叠层可以被设计成能够产生、检测或放大给定波长范围内的辐射，特别是给定平均辐射波长的辐射。

根据DIN5031，感兴趣的波长范围可以在光学范围内，即100nm-1mm。因此，本文所用的术语“辐射”是指在100nm和1mm之间的波长范围内的电磁辐射。然而，在如本文所预期的大多数应用中，波长范围可在200nm与7.5μm之间。特别地，对于数据通信和电信应用，通常预期1.3和1.55μm的波长(并且可能980nm)。

如图1、4和5中进一步所示，Si波导221-224还可以包括布拉格反射镜221m，其被配置为向激光器提供辐射反馈。这种布拉格反射镜可以优选地由形成Si波导221-224的Si材料的周期性蚀刻来限定。类似地，光栅耦合器221c可以直接形成在形成Si波导221-224的Si材料中(参见图1、4和5)。如图4所示，该装置可以具体化为分布式布拉格反射器激光器。在图5所示的变型中，Si谐振器可以被设计为跑道形谐振器。在其它变型中，Si谐振器可以被设计为分布式反馈谐振器，其中Si波导芯221、222在III-V族叠层(未示出)下方延伸。

III-V族半导体增益材料的堆叠例如可以包括诸如In_1-x-yAl_xGa_yAs,In_{1- x}Ga_xAs_yP_1-y,和In_1-xGa_xAs_yN_1-y的化合物，其中0≤x≤1，0≤y≤1-x。例如，该叠层可以包括InAs量子点或InAlGaAs量子阱。III-V族叠层可以特别地被配置为多量子阱(MQW)部分，其夹在其它III-V族材料(例如InP或GaAs)之间。同时，n掺杂层元件102和p掺杂层元件104中的每一个可以包括InP、InAs或GaAs，如在第2部分中进一步讨论的。

现在参考图3-5和7，可以描述本公开的另一方面，其涉及Si光子芯片1、1a、1b和1c。在实施例中，芯片1、1a-1c可以包括诸如先前描述的LCI器件10。相反，这种LCI器件10可以被认为形成Si光子芯片1和/或1a-1c的一部分(或旨在形成其一部分)。如先前已经提到的，本文中预期的Si光子芯片1、1a-1c还包括结构化Si波导芯221-224。也就是说，Si波导芯具有在LCI器件10的侧向波导芯元件111和112下面延伸的部分，用于光学耦合目的。在实施例中，元件102、104、111和112可以是相同的元件。

此外，LCI器件10可以被配置为混合侧向电流注入器件。也就是说，在操作中，从有源区105经由侧向波导芯元件111和112耦合出的光辐射耦合到结构化Si波导芯221-224中。因此，Si波导芯221-224可以用作光学介质，如在Si光子器件中。

本Si光子芯片1、1a-1c优选包括绝缘体上硅200(SOI)晶片部件20，其顶部Si层可以被结构化以形成所述结构化Si波导芯221-224。可能存在附加的Si成分(例如加热器，未示出)，其可以由相同的顶部Si层构成。而且，Si波导芯221-224还可以被构造为包括分布式布拉格反射器(DBR)或其他光学结构，例如光栅耦合器，如之前所提出的期望耦合所必需的。

通常，之前参考LCI器件10讨论的所有变型可以应用于包括在本Si光子芯片1、1a-1c中的电光器件。例如，芯片1、1a-1c的掺杂层元件102和104中的每一个可以包括沿着板坯并且平行于其长度L侧向延伸的凹槽102r和104r，以便有源区105和掺杂层元件102和104的邻接对具有脊形波导配置。此外，如前所述，金属触点131可以在掺杂层元件102和104的顶表面上、在与凹槽相同的一侧上并且沿着凹槽被图案化。

优选地，Si光子芯片1、1a-1c可以是CMOS制造的器件，因此其可以包括CMOS兼容的金属触点131、通孔132和金属垫137。在这种情况下，氧化物层130的覆层可以与CMOS电路的金属互连的集成兼容。

在诸如图7所示的实施例中，Si光子芯片1c可以包括CMOS兼容的LCI器件10，并且其可以被嵌入Si光子芯片1c的BEOL中。可以存在几种电光器件。电光器件10可以在芯片1c的BEOL中与一个或多个CMOS制造的集成电路30共同集成。例如，电路30可以包括被配置用于驱动电光器件10的晶体管，如图7中所假定的，其中可以在氧化物层130的上堆叠中提供用于所有电路部件的所有适当的触点。在第2部分中可以给出附加细节。

目前，根据最后一个方面，本公开可以被实现为制造LCI器件10的方法，例如，作为Si光子芯片1、1a-1c的制造方法的一部分。首先，该方法依赖于形成LCI器件10的有源区105。该区域可以包括III-V半导体增益材料的叠层，并且可以形成为具有若干侧表面部分LS的板坯，如前所述。其次，该方法可以包括选择性地再生长两个成对的元件102、104；111、112。如前面所讨论的，这两对元件可以包括掺杂层元件102和104以及一对侧向波导芯元件111和112。即，两个成对元件102、104；111、112可以在板坯的相对侧上两两侧向布置。这些元件可以明显地邻接板坯的相应侧表面部分LS，并且因此可以通过板坯彼此分离。选择性再生长可以允许各种元件102、104；111、112之间的整齐分离，其又可防止如前所述的不期望的短路和泄漏路径。

一方面是籽晶层108(未掺杂的或无意掺杂的)与另一方面是元件112和114上的层(有意掺杂的)之间的掺杂浓度的差异，如最终获得的，表明p掺杂层元件114和n掺杂层元件112是通过后继的选择性再生长获得的。此外，在没有选择性地再生长围绕有源区的InP层的情况下，不可能获得如本文所讨论的某些设计。

此外，本文所述的方法可包括通常的处理步骤，例如化学机械抛光(CMP)、键合、湿法蚀刻等。一种特别有利的制造方法可以在稍后的2.3部分中描述。

已经参照附图简要描述了上述实施例，并且上述实施例可以提供多种变型。可以考虑上述特征的几种组合。在下一部分中可以给出示例。

2.具体实施例/技术实现细节

2.1电光器件的具体例子

在图3的特定示例中，籽晶层105b可以是初始用于生长叠层的籽晶层的剩余部分，这里假设叠层是多量子阱(MQW)叠层。籽晶层108可为初始沉积(例如，通过MOCVD)的盖层，其可在接合之后倒置且可接着充当接触层元件102及104的籽晶层。籽晶层105b、108可由InP或另一III-V族化合物材料制成。接触层元件102和104可以是侧向的并且平行于平面(x，y)延伸。在图3的实例中，可假定接触层元件102及104由经掺杂InP组成。通常，在MQW堆叠的顶部和底部上存在额外的III-V层，其包括通常包含InAlGaAs的单独限制异质结构(SCH)层105a。也就是说，该叠层的有源区可以夹在SCH层105a之间。层105a、105b实际上可以被认为形成有源区105的一部分。

接合层107可以在两个结构化晶片部件之间的界面处延伸(例如，一方面由部件20的包覆SOI晶片形式形成，另一方面由LCI器件10的包覆形式形成)。结合层107实际上可以由两个单独沉积的层产生。为了完整起见，上部部件可以是包覆有例如氧化物层130的元件105、102、104、131、132，所述氧化物层可以包括SiO₂或Al₂O₃，正如层201、230。

在图3中，对称的欧姆触点(金属-半导体触点)组可以由金属触点131形成，其本身可以通过垂直金属通孔132和顶部金属垫137连接。顶部金属垫137可假定为图4和5中的射频(RF)电极，如RF金属垫138所示。然而，注意，这种RF垫138可以不必存在。特别地，在与晶体管完全集成的情况下，它们可以是不需要的。在所有情况下，触点可以被布置成使得能够在堆叠中进行侧向电流注入。欧姆触点可以包括分别与n掺杂层元件102和p掺杂层元件104接触的n型触点和p型触点。

图7的Si光子芯片1c可以类似地包括在氧化物层130的上部区域中延伸的金属触点，以便接触LCI器件10和相邻电路部件30。

返回参考图3的LIC器件10，包覆层201、230和氧化物层130通常包括相同的材料，例如SiO₂、蓝宝石(即，结晶Al2O3)或非晶Al₂O₃。然而，优选地，包覆层可以包括SiO₂。接下来，III-V族叠层可以包括In_1-x-y Al_xGa_yAs(0≤x≤1，0≤y≤1-x)，如前所述。也就是说，因此可以考虑一系列材料，包括InAs、AlAs、InGaAs(例如，对于量子点激光器)和InAlGaAs。特别地，当使用GaAs衬底时，可以考虑InAs量子点。在变型中，III-V族叠层可以包括InGaAsP或InGaAsN。通常，III-V族叠层可以被配置为夹在其它III-V族材料例如InP或GaAs之间的MQW部分，优选地，MQW部分是晶格匹配的以防止氧化，这是开始核心III-V族叠层的生长所需要的。III-V族叠层还可以包括夹在量子阱之间的量子点。

这种层堆叠可以通过例如分子束外延(MBE)或金属有机化学气相沉积(MOCVD)生长。半导体材料可以根据需要掺杂，并且优选地与应变结合，例如以调节带隙。

2.2电光器件的优选实施例

在实施例中，本电光器件10可以被实现为硅上III-V光子激光器器件，其被定尺寸以允许低阈值电流。如2.3部分中所述的图案化技术可以允许实现非常小的器件(例如，微米尺度)，以便实现高速操作和大规模集成。

Si波导芯可以光耦合到III-V光增益介质，其可以侧向地夹在电子介质和空穴注入介质之间。由于InGaAlAs量子阱或量子点的热稳定性，可以优选使用它们。

III-V族薄板坯可以使用氧化铝薄层(例如，以微米表示)结合到SOI晶片。III-V板坯可以被图案化为脊形波导。界定波导的凹槽102r、104r可以被限定在元件102和104的侧向接触层(InP)的顶表面上。

脊形波导的芯可以包含有源区105。n和p区可以由有源区隔开，并且可以在有源区105的两侧，该特征可以通过在有源区105周围选择性再生长InP元件102和104来实现。

有源区105可以稍微延伸超过元件102和104的n和p区，并且可以在每个末端进一步对接到n掺杂InP波导元件111和112。侧向波导元件111和112可以是锥形的，以便滤除高阶模。

侧向波导的尖端可以位于终止硅带状波导的小(倒锥形)尖端的正上方，例如，可以具有类似几何形状的III-V侧向波导和硅层中的尖端，尽管可以相反。

硅波导可以包含布拉格反射镜(例如221m、222m)，其可以通过硅材料的周期性蚀刻来限定，以便向激光器提供反馈。

金属触点131(例如电极)可以在元件102和104的接触层的顶部上形成的凹槽的外侧上被图案化。整个结构可以嵌入在限定Si光子芯片1、1a-1c后段制程的氧化物层130的覆层中。金属通孔132可以允许从RF顶部垫137(例如，电极)访问激光器触点。

侧向元件102、104的选择性再生长；111、112可以允许完全分离。此外，这可以使得能够改善欧姆触点并获得高掺杂水平。此外，在CMOS芯片的后段制程中可考虑2D单片集成。

2.3优选的制造方法

现在描述优选的制造方法。首先，提供一SOI晶片。其次，SOI晶片的顶部硅层可以使用电子束光刻(EBL)或用于在铸造厂中大规模生产的深UV光刻来结构化，以在顶部硅层的顶部上形成抗蚀剂，随后进行感应耦合等离子体(ICP)或反应离子蚀刻蚀刻(RIE)。因此可以获得锥形Si波导芯。第三，在去除残留的抗蚀剂部分之后，可以使用等离子体增强化学气相沉积(PECVD)来包覆(用硅)锥形Si波导芯。随后可以通过CMP抛光沉积的覆层。

第四，然后可以将III-V族晶片接合到处理过的SOI晶片上。第五，可以通过在有源区之前湿法蚀刻在III-V族衬底上生长的牺牲层来去除III-V族衬底。第六，ICP刻蚀可以用于获得夹在其它III-V材料(例如InP)之间的多量子阱(MQW)部分。第七，可以通过金属有机化学气相沉积(MOCVD)选择性地再生长侧向波导芯和接触(n和p掺杂)层，以便获得干净的分离而没有短路。

第七，根据需要，可以通过ICP蚀刻来构造InP区域，以获得期望的轮廓。第八，可以执行另一个PECVD步骤以(利用二氧化硅)包覆结构化InP层(包括锥形外耦合波导芯)。可以通过RIE和湿法蚀刻在覆层中打开通孔。金属触点可以通过剥离工艺(或RIE)被沉积和图案化。最后，可以再次使用剥离工艺在下层触点的顶部上图案化RF电极。

尽管已经参考有限数量的实施例、变型和附图描述了本公开，但是本领域技术人员将理解，在不脱离本公开的范围的情况下，可以进行各种改变并且可以用等同物进行替换。特别地，在给定实施例、变型中叙述的或在附图中示出的特征(类似器件或类似方法的)可以与另一实施例、变型或附图中的另一特征组合或替换另一特征，而不脱离本公开的范围。因此，可以考虑关于任何上述实施例或变型描述的特征的各种组合，其保持在所附权利要求的范围内。此外，在不脱离本发明范围的情况下，可以进行许多微小的修改以使特定的情况或材料适应本发明的教导。因此，本公开并不限于所公开的特定实施例，而是本公开将包括落入所附权利要求的范围内的所有实施例。此外，可以预期除了以上明确提及的之外的许多其他变型。例如，可以设想除了明确引用的那些材料之外的其它材料。

Claims (20)

1.一种侧向电流注入电光器件，包括：

有源区，所述有源区包括沿着堆叠方向z堆叠的III-V族半导体增益材料的堆叠，所述有源区形成为具有若干侧表面部分的板坯，每个侧表面部分平行于所述堆叠方向z延伸；以及

两个成对的元件，包括：

一对III-V族半导体材料的掺杂层，包括n掺杂层和p掺杂层；以及

一对侧向波导芯，

其中，所述两对元件两两侧向布置在所述板坯的相对侧上，所述元件明显邻接所述板坯的所述侧表面部分的相应元件，使得所述元件通过所述板坯彼此分离。

2.如权利要求1所述的电光器件，其中：

所述板坯具有两对相对的侧表面部分，每对侧表面部分平行于所述堆叠方向z延伸；

p掺杂层和n掺杂层被布置在板坯的相应侧上，与所述两对表面部分中的一对的相对的侧表面部分邻接；以及

侧向波导芯侧向对接到所述两对表面部分中的另一对的相对的侧表面部分。

3.根据权利要求2所述的电光装置，其中：

所述板坯是形状因子，由此所述板坯的长度大于其宽度，其中所述宽度、所述长度和所述堆叠方向z两两垂直；以及

p掺杂层和n掺杂层中的每一个的最大长度小于所述两对的所述一对的所述相对的侧表面部分的长度。

4.根据权利要求3所述的电光装置，其中：

p掺杂层和n掺杂层中的每一个在其顶部表面部分上包括凹槽，所述凹槽沿着板坯并且平行于其长度侧向延伸，以便使有源区和邻接的一对掺杂层具有脊形波导配置。

5.根据权利要求4所述的电光装置，还包括：

金属触点，所述金属触点沿着所述凹槽被图案化在所述p掺杂层和所述n掺杂层中的每个的顶部表面部分上。

6.根据权利要求1所述的电光装置，其中：

所述电光装置进一步包括结构化硅波导芯，所述结构化硅波导芯具有在所述侧向波导芯下方延伸的部分；以及

电光器件被配置为混合侧向电流注入器件，由此在操作中，经由侧向波导芯从有源区耦合出的光辐射耦合到结构化硅波导芯中。

7.根据权利要求6所述的电光装置，其中：

侧向波导芯是锥形的，以便向外变薄，并且所述结构化硅波导芯的所述部分是倒锥形的。

8.根据权利要求7所述的电光装置，其中：

所述侧向波导纤芯各自呈现三级锥形。

9.根据权利要求3所述的电光装置，其中：

p掺杂层和n掺杂层中的每一个是锥形的，以便在与板坯接触的水平处朝向板坯侧向地张开。

10.根据权利要求1所述的电光装置，其中：

电光器件是侧向电流注入激光器器件。

11.根据权利要求10所述的电光装置，其中：

激光器是单模激光器。

12.根据权利要求10所述的电光装置，其中：

硅波导包括布拉格反射镜，其被配置成提供用于激光器的辐射反馈。

13.根据权利要求1所述的电光装置，其中：

所述III-V族半导体增益材料的叠层包括以下之一：In_1-x-yAl_xGa_yAs；In_1-xGa_xAs_yP_1-y；且In_1-xGa_xAs_yN_1-y，其中0≤x≤1且0≤y≤1-x；以及

p掺杂层和n掺杂层中的每一个包括InP、InAs或GaAs中的一种。

14.根据权利要求1所述的电光装置，其中：

侧向波导芯、p掺杂层和n掺杂层中的每一个是选择性再生长层。

15.一种硅光子芯片，包括：

一种侧向电流注入电光器件，包括有源区，所述有源区包括沿着堆叠方向z堆叠的III-V族半导体增益材料的堆叠以及两个成对元件，其中所述有源区被形成为具有若干侧表面部分的板坯，每个侧表面部分平行于所述堆叠方向z延伸，并且所述两个成对元件包括：

一对III-V族半导体材料的掺杂层，其包括n掺杂层和p掺杂层，以及

一对侧向波导芯，

其中，所述两对元件两两地侧向布置在所述板坯的相对侧上，所述元件明显地邻接所述板坯的所述侧表面部分的相应元件，以便使这些元件通过所述板坯彼此分离；以及

结构化硅波导芯，其具有在所述电光器件的所述一对侧向波导芯的下方延伸的部分，其中所述电光装置被配置为混合侧向电流注入装置，由此在操作中，经由所述侧向波导芯从所述有源区域耦合出的光辐射耦合到所述结构化硅波导芯中。

16.根据权利要求15的硅光子芯片，还包括：

绝缘体上硅晶片，其顶部硅层被结构化以形成所述结构化硅波导芯。

17.根据权利要求16的硅光子芯片，其中：

硅光子芯片是CMOS制造的器件。

18.根据权利要求17的硅光子芯片，其中：

p掺杂层和n掺杂层中的每一个包括沿着板坯并且平行于其长度侧向延伸的凹槽，以便有源区和邻接的一对掺杂层具有脊形波导配置。

19.根据权利要求18的硅光子芯片，还包括：

CMOS兼容的金属触点，所述CMOS兼容的金属触点被图案化在所述p掺杂层和所述n掺杂层中的每个的顶表面部分上，所述顶表面部分位于与在所述每个掺杂层上延伸的凹槽相同的一侧上并沿着该凹槽。

20.一种制造电光装置的方法，所述方法包括：

形成所述电光器件的有源区域，所述区域包括沿着堆叠方向z堆叠的III-V族半导体增益材料的堆叠，所述有源区域被形成为具有若干侧表面部分的板坯，每个侧表面部分平行于所述堆叠方向z延伸；以及

选择性地再生长两个配对元件，包括：一对III-V族半导体材料的掺杂层，包括n掺杂层和p掺杂层；以及一对侧向波导芯，以便使两对元件两两侧向布置在板坯的相对侧上，其中所述元件明显邻接板坯的侧向表面部分中的相应部分，以便通过板坯使元件彼此分离。

Images