JP5259842B2

JP5259842B2 - 光素子

Info

Publication number: JP5259842B2
Application number: JP2011551653A
Authority: JP
Inventors: 慎一斎藤; 雅博青木; 俊樹菅原
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2010-02-01
Filing date: 2010-02-01
Publication date: 2013-08-07
Anticipated expiration: 2030-02-01
Also published as: WO2011092861A1; JPWO2011092861A1; US20120288228A1; US8909021B2

Description

本発明は、シリコンを用いた光素子に関するものである。

コンピュータの処理能力が指数関数的に向上し、情報が瞬時に世界を駆け巡る現代社会では、近距離通信も含めて光通信が重要になってきている。実際、スーパー・コンピュータのボード間、及び、ボード内といった数ｍ以内の情報通信を光で行うための光インターコネクションの研究・開発が活発になってきている。更に、究極の技術として、チップ間、及び、チップ内の配線すらも、光で行う光配線技術の研究が始められている。

こういった、シリコンのチップ間やチップ内といった近距離の光配線を、シリコンを用いた光学素子で実現しようとする研究分野はシリコン・フォトニクスと呼ばれ、世界的に広く普及している洗練されたシリコン・ラインを用いて、光学素子を作ろうとする技術である。

シリコン・フォトニクスを実現する上での重要な光学部品のひとつが光導波路である。光導波路は、光を伝搬させるためのパッシブ光学部品であるが、材料として屈折率の大きいシリコンを用いることができる。

従来のシリコンを用いた光導波路は、光損失０．２２〜２．０ｄＢ／ｃｍ程度であった。この光損失の値は、シリコンを用いた光導波路としては小さいが、光ファイバの損失と比べると、５〜６桁大きい。シリコン・チップ内の光配線では、地球規模の長距離光通信と比べれば圧倒的に伝送距離が小さいものの、このように大きな光損失は無視できない。特に、シリコン・チップ内のグローバル配線用途などでは、シリコン・チップ内とはいえ、１０ｍｍ以上とすることが必要であり、損失の低減が望まれている。また、光回路を作成して光信号を変調したりする場合には、更に長い光導波路が求められるため、損失を低減することが重要になってくる。

このようなシリコンを用いた光導波路を製造するのに、ドライエッチングでシリコンコアを加工する方法と非特許文献１に記載のウェットエッチングでシリコンコアを加工する方法が考えられる。

特開２００７−２９４６２８号公報特開２００６−３５１６１２号公報

Ｋ．Ｋ．Ｌｅｅ，Ｄ．Ｒ．Ｌｉｍ，Ｌ．Ｃ．Ｋｉｍｅｒｌｉｎｇ，Ｊ．Ｓｈｉｎ，ａｎｄＦ．Ｃｅｒｒｉｎａ，オプテイック・レターズ（ＯｐｔｉｃｓＬｅｔｔ．），２６巻，ｐｐ．１８８８〜１８９０，２００１年．

前述の伝搬損失の原因は、シリコン光導波路を形成する際に生じるライン・エッジ・ラフネスである。

ドライエッチングでシリコンコアを加工する場合、ＳＯＩ上のシリコン膜に対してドライエッチングを施すが、現在最高性能のエッチング技術を用いたとしても、シリコンを完全に形成面に対して垂直かつシリコン側壁面を原子レベルで凹凸なしに加工することができていない。これは、リソグラフィーに用いるレジスト分子の配向がランダムであることにも起因しており、１〜数分子程度の大きさである数ｎｍのバラツキが生じることは避けようがない。

一方、非特許文献１で開示されたアルカリ溶液を用いた異方性ウェットエッチングによるシリコンの加工方法は、アルカリ溶液中で単結晶シリコンのエッチング・レートが面方位によって異なり、特にシリコン表面が（１１１）面となるとアルカリ溶液中でのエッチングがほとんど進まなくなるという現象を利用したものである。その結果、界面を原子レベルで平坦に加工することができる。なお、本明細書で、（１１１）面と呼ぶ時、結晶学的に等価な方向である（１１−１）や（−１−１−１）などは必ずしも区別せずに（１１１）と呼ぶことがある。同様に、（１００）面が（００１）面と等価であることは言うまでもない。

ところが、通常のＣＭＯＳプロセスで使われる（１００）面を最表面として有するＳＯＩ基板を用いて、上述のアルカリ溶液によるウェットエッチングを行った場合には、非特許文献１で示されているように、断面形状が台形状に加工される。このような形状で加工されると、基板に水平方向と垂直方向とで、屈折率プロファイルが変わってしまうため、光導波路を通過する光の偏光モードのＴＥ偏光とＴＭ偏光に依存して実効屈折率が変わってくる。この偏波依存性によって、光の伝搬速度が変わってしまうという問題が生じる。この問題は、特に、光ファイバと接続する場合には致命的で、入射光の偏波依存性がなくなるように光パッシブ回路をつくる必要などが生じてしまい、設計が複雑になりコストが増大するという問題がある。

つまり、従来知られているシリコンを用いた光導波路構造では、光損失を低減するほど原子レベルで平坦なシリコン光導波路側壁を有し、なおかつ、偏波依存性を低減させることが実現できなかったのである。

本発明の目的は、偏波依存性が改善された、低損失なシリコン光導波路を備えた光素子を提供することにある。

本願は、上記課題を解決することができる複数の手段を含むものである。その代表的な手段を例示すると、請求の範囲に開示されたものとなる。

本発明によれば、偏波依存性を改善した低損失な光導波路を備えた光素子を提供することが出来る。

実施例１によるシリコン光導波路の製造工程順を示す図である。実施例１によるシリコン光導波路の製造工程順を示す図である。実施例１によるシリコン光導波路の製造工程順を示す図である。実施例１によるシリコン光導波路の製造工程順を示す図である。実施例１によるシリコン光導波路の製造工程順を示す図である。実施例１によるシリコン光導波路の完成図である。実施例２によるシリコン変調器の製造工程順を示す図である。実施例２によるシリコン変調器の製造工程順を示す図である。実施例２によるシリコン変調器の製造工程順を示す図である。実施例２によるシリコン変調器の製造工程順を示す図である。実施例２によるシリコン変調器の製造工程順を示す図である。実施例２によるシリコン変調器の製造工程順を示す図である。実施例２によるシリコン変調器の製造工程順を示す図である。実施例２によるシリコン変調器の製造工程順を示す図である。実施例２によるシリコン変調器の製造工程順を示す図である。実施例２によるシリコン変調器の完成断面図である。実施例２によるテーパー型光結合器を上部からみた図である。実施例２による逆テーパー型光結合器を上部からみた図である。実施例２による接続部を上部からみた図である。実施例２によるＴ字分岐部を上部からみた図である。実施例２による急峻曲げ部を上部からみた図である。実施例３によるシリコン変調器の製造工程順を示す上部からみた図である。実施例３によるシリコン変調器の製造工程順を示す上部からみた図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの完成断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を示す断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの完成断面図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を上部からみた図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を上部からみた図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を上部からみた図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を上部からみた図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を上部からみた図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を上部からみた図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を上部からみた図である。実施例４によるゲルマニウム・レーザ・ダイオードの製造工程順を上部からみた図である。実施例４によるゲルマニウム・レーザ・ダイオードを上部からみた図である。実施例４によるゲルマニウム・レーザ・ダイオードを上部からみた図である。

以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、本実施例で紹介する方法以外にも、材料や製造工程の組合せを変える等、多くの変更が可能であることは言うまでもない。

以下に具体的な実施例について述べる。図面に記載された図は、必ずしも正確に縮尺を合せているわけではなく、論理が明確になるように重要な部分を強調して模式的に描画してある。

本実施例では、光損失を低減し、かつ、偏波依存性を改善したシリコン光導波路及びその製造方法を開示する。

図１〜図６には、製造工程順に断面構造と、基板の上部から見た製造工程順の模式図を示す。本実施例におけるシリコン光導波路の完成図は、図６である。

以下、順をおって製造工程を説明する。

まず、図１に示すように、支持基板としてシリコン基板１、埋め込み絶縁膜として二酸化シリコン膜２（以下、ＢＯＸ（ＢｕｒｉｅｄＯｘｉｄｅ）層と呼ぶこともある）、及び半導体膜として単結晶シリコン膜３（以下、ＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）層と呼ぶこともある）がこの順番で積層されたＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板を用意する。ここで、単結晶シリコン膜３の表面の面方位は（１１０）面とした。また、図１に示すように、ＳＯＩ基板には、ＳＯＩ基板の中心からみて結晶方向が＜１−１２＞となる方向のウェハ端面の位置にノッチ４とよばれる切れ込みが入れてある。これは、シリコン光導波路の側壁面方位を確定させるためであるが、これ以外の方向、例えば、ノッチに対し垂直な方向が＜１−１２＞となるようなＳＯＩ基板を用意しても差し支えない。その場合は、シリコン光導波路中の光の主たる伝搬方向がノッチと垂直方向となるだけである。もちろん、任意の角度でも可能であるが、通常のＣＭＯＳ設計では、リソグラフィーのパターンはノッチと水平か垂直かの矩形パターンであることが多いため、あえて斜め方向を主軸としない方が望ましい。本実施例で試作したシリコン膜３のプロセス前の初期膜厚は３１０ｎｍであった。また、二酸化シリコン膜２の膜厚は２０００ｎｍであった。ＢＯＸ層２の厚さを厚くすることで、光は屈折率が大きい材料に広がるため、光がシリコン基板１に拡散しないように、本実施例ではこのように厚い二酸化シリコン膜２を有するＳＯＩ基板を用いる。シリコン光導波路の光損失を低減させるためには、ＢＯＸ層（二酸化シリコン膜２）の膜厚としては、最低でも１μｍ以上であることが望ましい。

図１より明白なように、シリコン基板１の裏面側にも二酸化シリコン膜２’が形成されている。これは、シリコン基板１（ウェハ）の反りを防止するためのものである。２０００ｎｍと厚い二酸化シリコン膜２を形成しているため、シリコン基板１に強い圧縮応力が印加されており、表面と裏面（主面と前記主面とは反対側の裏面）に同じ膜厚だけ形成させることでウェハ全体として反らないように工夫されている。この裏面の二酸化シリコン膜２'もプロセス中に無くならないように注意を払わねばならない。洗浄やウェットエッチングのプロセス中に裏面の二酸化シリコン膜２'が消失してしまうとウェハが反ってしまい、静電チャックにウェハが吸着されないようになり、その後の製造プロセスが行えなくなる懸念があるからである。

次に、用意した該ＳＯＩ基板を洗浄した後、表面を酸化することによって、厚さ２０ｎｍとなる二酸化シリコン膜５を成長させた図２に示す状態となる。

次に、フォトリソグラフィーを用いたレジスト・パターニングとドライエッチングを用いて二酸化シリコン膜５を所望の形状に加工してハードマスクを形成した後、アッシャによってレジストを除去し、図３に示す状態となる。図３に示すように、最終的に形成されるシリコン光導波路において光が伝搬する主たる方向が、該ＳＯＩ層の＜１−１２＞方向であるようにあらかじめ設計してある。また、図３に示す上部からみた該二酸化シリコン膜５の線幅は、３００ｎｍとなるように設計した。図３では、ライン・エッジ・ラフネスの重要性を示すために、端部の凹凸を強調して描いたが、実際のラフネスの大きさは数ｎｍ程度であった。

引き続き、洗浄工程を経た後に、ＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍｈｙｄｒｏｘｉｄｅ）を希釈したアルカリ溶液を用いた異方性ウェットエッチングを行い、シリコン光導波路の側壁部分に（１１１）面を露出させた図４に示す状態とした。設計寸法と膜厚を調整した結果、シリコン光導波路コア６の断面形状が、方形（一辺３００ｎｍの正方形）形状となった。なお、設計寸法の調整の仕方によっては長方形であってもよい。また、シリコン光導波路の側壁部分は、原子レベルで平坦であることも確認された。

引き続き、フッ酸を含む溶液中でのウェットエッチングによって、ハードマスクとして用いた二酸化シリコン膜５を除去した図５に示す状態とした。これにより、ドライエッチングで生じたライン・エッジ・ラフネスを完全に排除することができた。

引き続き、洗浄工程を経た後に、ＣＶＤ装置を用いて、二酸化シリコンを１０００ｎｍ堆積させてシリコン光導波路クラッド７を形成することによって、図６のようにシリコン光導波路を完成させた。

作製したシリコン光導波路の光学損失を測定したところ，０．０５ｄＢ／ｃｍ以下であることが確認された。また，ＴＥモードとＴＭモードそれぞれの実効屈折率から、偏波依存性が改善したことも確認された。

実施例１では、低損失かつ偏波依存性の改善されたシリコン光導波路を開示した。しかし、当然のことながら、光回路は高性能の光導波路のみでは作成できない。特に、光を高速で変調することが可能な光変調器は重要な光学部品である。

そこで、次に、実施例１の低損失かつ無偏波依存性の光導波路を用いた光変調器について説明する。本実施例で示すマッハ・ツェンダー型の光変調器は、低損失かつ無偏波依存性の光導波路を用いているため、変調効率を向上することができる。

図７〜図１６に、製造工程順に断面構造、および基板の上部から見た製造工程順の模式図を示す。本実施例におけるシリコン光導波路の完成図は、図１６である。図１６における切断線１７によって切り出された断面図が各図に記載されている。

以下、順をおって製造工程を説明する。

本実施例では、シリコン導波路を２分岐させ、＜−１１２＞方向にも光を伝搬させる。＜１−１２＞方向と＜−１１２＞方向のなす角度は、ａｒｃｃｏｓ（１／３）＊１８０／π≒７０．５°である。ノッチ方向に＜−１１２＞方向を採用した場合には、＜１−１２＞方向を採用した場合の設計を、ノッチを中心に左右反転対称とすればよい。本実施例で試作したシリコン膜３のプロセス前の初期膜厚は３２０ｎｍであった。また、二酸化シリコン膜２の膜厚は２０００ｎｍであった。

図７前の手順は、実施例１の図２までの手順と同じであるので省略する。

次に、フォトリソグラフィーを用いたレジスト・パターニングとドライエッチングを用いて該二酸化シリコン膜５を所望の形状に加工してハードマスクを形成した後、アッシャによってレジストを除去した図７に示す状態とした。図７に示すように、最終的に形成されるシリコン光導波路において光が伝搬する主たる方向が、該ＳＯＩ層の＜１−１２＞方向と＜−１１２＞方向であるようにあらかじめ設計してある。また、図７に示す上部からみた該二酸化シリコン膜５の線幅は、３１０ｎｍとなるように設計した。図７では、実施例１で記載したライン・エッジ・ラフネスの凹凸は強調せずに描いたが、ハードマスクの側面に数ｎｍ程度のラフネスが生じていることは言うまでもない。

引き続き、実施例１と同様にウェットエッチングを行い、シリコン光導波路の側壁部分に（１１１）面を露出させた図８に示す状態とした。設計寸法と膜厚を調整した結果、シリコン光導波路コア６の断面形状が、一辺３１０ｎｍの正方形形状となった。また、シリコン光導波路の側壁部分は、原子レベルで平坦であることも確認された。図８には、変調部シリコン光導波路コア８や外部とシリコン光導波路の入出力のためのテーパー型光結合部１６も描かれている。テーパー型光結合部１６を拡大すると図１７のようになっている。ここでは、＜１−１２＞方向と＜−１１２＞方向を組み合わせて、段階的に少しずつ光導波路の幅を変え、幅を広くしていくことで、任意の角度方向に光導波路を広げていけることが開示されている。このように段階的に幅を変化させて次第に光導波路を広くすれば、断熱的連続性をもって、光導波路中の光が広がっていくことが可能となるため、光結合に際する損失を低減することが可能となる。また、これとは別の光結合の方式として、図１８のように逆テーパー型光結合部１８を採用しても差し支えない。この場合は、＜１−１２＞方向と＜−１１２＞方向を巧みに組み合わせることによって、シリコン光導波路を次第に狭くしていけば良い。この逆テーパー型光結合部１８は、シリコン光導波路より屈折率の低い光導波路、たとえば、二酸化シリコンや窒化シリコンなどから構成される無機光導波路や有機光導波路１９などと図１９のように接続することができる。特に、有機光導波路１９と接続すれば、シリコン・チップより大きなボード上などの光導波路と接続することが容易にできる。また、シリコン光導波路コア６のＴ字分岐部分を拡大すると、図２０のように、二股分岐部２２のシリコン光導波路コア６の幅が太くなるように設計されている。このように太らせておくことによって、分岐部分での伝搬損失を低減させることができる。加えて、シリコン光導波路コア６を急峻に曲げている部分を拡大すると、図２１のように急峻曲げ部２３が太くなるように設計されている。側壁として（１１１）面を利用し、なおかつ、このようなレイアウト上の工夫を施すことにより曲げ損失の低減も可能になった。

引き続き、ウェットエッチング二酸化シリコン膜５を除去し、図９に示す状態とした。これにより、ドライエッチングで生じたライン・エッジ・ラフネスを完全に排除することができた。

さらに、洗浄工程を経た後に、再び、表面を酸化することによって、厚さ２０ｎｍとなる二酸化シリコン・ハード・マスク９となる二酸化シリコンを成長させた図１０に示す状態とした。このような部分的薄層化は、シリコン光導波路のコアを伝搬する光が電極部分で吸収されて損失が発生することを防ぐためである。

次に、リソグラフィーとドライエッチングを用いて、二酸化シリコン・ハード・マスク９の所望の領域に開口部１０を形成した図１１に示す状態とした。

引き続き、洗浄工程を経た後に、ＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍｈｙｄｒｏｘｉｄｅ）を希釈したアルカリ溶液を用いた異方性ウェットエッチングを精密な時間制御の下で行い、変調部シリコン光導波路コア８の所望の領域を薄膜化して薄膜単結晶シリコン１１とした図１２に示す状態とした。ここで、本実施例では、薄膜単結晶シリコン１１の膜厚は３０ｎｍとした。

引き続き、イオン注入によって不純物をＳＯＩシリコン層の所望の領域に入れる。その際、シリコン光導波路コア８にはほとんど不純物が注入されないようにした。これは、光導波路部に高濃度の不純物が残ると、不純物注入によるキャリアが光を吸収して損失を発生させるためである。不純物注入に際しては、まず、スルー膜として厚さ２０ｎｍの二酸化シリコン（図示せず）を全面にＣＶＤプロセスで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、ＢＦ２（二フッ化ボロン）イオンをドーズ量：１×１０^１５［ａｔｏｍｓ／ｃｍ^２］でイオン注入することによって、ｐ型拡散層電極１２及び薄膜ｐ型拡散層２０を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、Ｐ（燐）イオンをドーズ量１×１０^１５［ａｔｏｍｓ／ｃｍ^２］でイオン注入することによって、薄膜ｎ型拡散層電極２１及びｎ型拡散層電極１３を形成した。これらのイオン注入工程においては、イオンが注入された部分のシリコンがアモルファス化するため、結晶性が悪くなる。そこで、図には示していないが、シリコンの表面のみがアモルファス化し、ＳＯＩ層（単結晶シリコン膜３）がＢＯＸ層（二酸化シリコン膜２）と隣接している領域にはシリコン光導波路コア８が結晶状態で残るようにしていることが重要である。イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のＳＯＩ層（単結晶シリコン膜３）のすべてを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せずに、多結晶となってしまうという問題が生じる。本実施例で設定したようなイオン注入条件にすれば、ＢＯＸ層（酸化シリコン膜２）と隣接している領域には結晶状態のＳＯＩ層（単結晶シリコン膜３）が残っているため、イオン注入後の活性化熱処理などによって、結晶性を回復させることができる。伝搬損失を低減させ良好な変調特性を取得するためには、単結晶性が極めて重要である。引き続き、９００℃の窒素雰囲気中で２０分間のアニール処理を行うことによって、不純物を活性化させると同時にＳＯＩ層（単結晶シリコン膜３）の結晶性を回復させた。しかる後に、洗浄工程によってスルー膜を除去した図１３に示す状態にした。

引き続き、ウェットエッチングによって、二酸化シリコン・ハード・マスク９を除去した図１４に示す状態とした。

次に、ＣＶＤ装置を用いて、二酸化シリコンを１０００ｎｍ堆積させてシリコン光導波路クラッド７を形成した、図１５に示す状態とした。

引き続き、フォトリソグラフィーを用いたレジスト・パターニングとウェットエッチングによって、シリコン光導波路クラッド７の一部の所望の領域に、開口（図示せず）を施した。引き続き、洗浄工程を経て、全面にＴｉＮ膜及びＡｌ膜を堆積させた後、再び、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸，酢酸，及び硝酸を含むエッチング溶液を用いてＡｌ膜をウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてＴｉＮ膜をウェットエッチングした。その結果、ＴｉＮ電極１４，及び，Ａｌ電極１５をパターニングした。引き続き、４００℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことで図１６の状態としてデバイスを完成させた。

本実施例によるシリコン光導波路を用いた光変調器は、伝搬損失が１．０ｄＢで挿入損失が１．０ｄＢと極めて小さかった。これは、シリコン光導波路の側壁が原子レベルで平坦であり、ライン・エッジ・ラフネス起因の散乱が抑制されているためである。また、高速で変調動作させてみたところ、３ｄＢ帯域が２０ＧＨｚまで動作した。また、本実施例の光変調器の構造は、左右が非反転対称になっているものの、光路長が正確に等しく、曲げに伴う回転角度もトータルでそれぞれ３６０°と等しくなり、消光比も１０ｄＢ以上確保することができた。

実施例１及び実施例２では、側壁として（１１１）面のみを有する低損失かつ無偏波依存性のシリコン光導波路及びシリコン光導波路を用いた光変調器とそれらの製造方法を開示した。これらの実施例では、シリコン光導波路のライン・エッジ・ラフネスが低減され、側壁が原子レベルで平坦であるため、極めて損失を小さくすることができた。その一方、シリコン光導波路の伝搬方向を＜１−１２＞方向とそれと７０．５°の角度を有する＜−１１２＞方向という二つの方向に限定する必要があり、光回路設計の自由度が低下するという課題があった。そこで、本実施例では、このような光回路設計の自由度の低下を招かず、なおかつ、実効的な光の損失を最小限に抑えた、低損失かつ無偏波依存性のシリコン光導波路及び変調器とそれらの製造方法を開示する。

アクティブ光回路である変調器の実施例について開示するが、パッシブ光回路であるシリコン光導波路や光合分波器などにも適用可能であることは言うまでもない。本実施例では、実施例２と試作プロセスの共通部分が多いため、試作の要点に絞ってわかりやすく説明する。

まず、実施例２と同様にＳＯＩ基板を用意した後、通常のフォトリソグラフィーとドライエッチングによって、単結晶シリコン膜３を加工した図２２の状態とした。単結晶シリコン膜３の加工にドライエッチングを用いているため、シリコン光導波路コア６の側壁はライン・エッジ・ラフネスを有している。ここで、曲線曲げ部２４は、曲率半径１μｍとして設計した。光導波路コアとなるシリコンの屈折率３．５はクラッドである二酸化シリコンの屈折率１．４５と比べて圧倒的に大きいため、このような小さな曲率半径で曲げても損失は測定できないほど小さい。図では、理解を容易にするため、曲線曲げ部２４の大きさを誇張して大きく描画したが、曲線曲げ部２４の光導波路距離は高々数μｍであり、光回路全体の総光導波路距離約１ｃｍの１万分の１程度に過ぎない。従って、曲げ部分のライン・エッジ・ラフネスは損失に関してほとんど影響がない。

次に、シリコン光導波路コア６の大部分を占める＜１−１２＞方向及び＜−１１２＞方向の伝搬損失を低減させるために、側壁を平坦化させる。このため、ＣＶＤにより二酸化シリコンを２０ｎｍ全面に堆積させた後、ウェットエッチングによって、二酸化シリコン・ハード・マスク２５を所望の形状に加工した図２３の状態とした。ここで、二酸化シリコン・ハード・マスク２５は、曲線曲げ部２４や＜１−１２＞方向または＜−１１２＞方向を向いていない任意の方向を主軸とするシリコン光導波路コア６を覆うように設計されている。この加工プロセスにウェットエッチングを用いた理由は、異方性ドライエッチングを用いると、側壁にサイド・ウォールが形成され、引き続き行う（１１１）面形成のための異方性アルカリ・ウェットエッチングによる平坦化処理が効かなくなってしまうことを防止するためである。

次に、洗浄工程を経たのち、ＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍｈｙｄｒｏｘｉｄｅ）を希釈したアルカリ溶液を用いた異方性ウェットエッチングを行い側壁にシリコンが露出している部分の側壁を（１１１）面とし、同時に原子レベルで平坦化させた。引き続き、フッ酸を含む溶液によるウェットエッチングで二酸化シリコン・ハード・マスク２５を除去した。これにより、実施例２に示した断面図である図１４と同様の状態とした。

この後の工程は、実施例２で開示した方法と全く同様の工程で、断面構造としては、図１４から図１６までの作製プロセスを行う。すなわち、電極部での光吸収を防ぐための変調部シリコン光導波路コア８の一部薄層化、イオン注入及び活性化、クラッドとなる二酸化シリコンの堆積、配線工程、そして、不活性化のための水素アニールである。これらのプロセスの結果の素子完成構造の断面図は、図１６と同様である。ただし、上部から見たシリコン光導波路コア８の設計形状は図２２のようになっていることは言うまでもない。

本実施例では、シリコン光導波路コア８を二股に分岐した後、両方の経路にｐｉｎ接合を形成して対称性を高くしたが、変調するにはどちらか片方にｐｉｎ接合をつくるだけでも差し支えない。

このようにして作製した結果、伝搬損失が０．５ｄＢとなり、実施例２の試作結果より改善した。また、消光比も１５ｄＢ以上に改善した。これは、二股での分岐部分による曲げ損失と急峻曲げによる損失が低減したためであると考えられる。以上の結果から、シリコン光導波路を任意の方向設計可能とし、なおかつ、光損失を低減させることが可能になった。

本実施例では、シリコンなどの基板上に通常のシリコン・プロセスを用いて容易に形成可能で、かつ、高効率に発光し、共振構造として、分布帰還型（ＤｉｓｔｒｉｂｕｔｅｄＦｅｅｄ−Ｂａｃｋ，ＤＦＢと略）構造を用いたゲルマニウム発光素子（ゲルマニウム・レーザ・ダイオード）及びその製造方法を開示するが、その前に、ゲルマニウム発光素子の重要性や発明の背景等についても軽く説明しておく。

上述のように、長距離の情報通信は光通信によって行われているが、そのための光素子には化合物半導体が使われている。化合物半導体でつくられたレーザは効率が極めてよいが、高価な材料であるということと、材料が複数の元素からなっており制御が難しいということから集積化が進んでいない。

一方でシリコンを用いた素子の場合は、高品質の単結晶シリコン基板が容易に入手可能なことから、ほぼ１００％に近い歩留りで複数の素子を作ることができるため、同じチップ上に大量の素子が集積化されていても、チップとしての歩留りを経済的にも現実的なレベルまで上げることが可能となる。従って、シリコンやそれに順ずるゲルマニウムなどのＩＶ族半導体を基準とした効率の高い発光素子及び受光素子をインフラの整ったシリコン・プロセス・ラインで安価に信頼性高く製造したいという要望がある。しかし、特開２００７−２９４６２８号公報で開示されているような、シリコン自体を発光させるものは、シリコン発光素子からの光が光導波路から漏れると、電子回路に搭載されている部分のシリコンで光が吸収されてしまうことがあり、電子回路に誤動作を生じさせてしまうという問題があった。

ゲルマニウムであれば、バンドギャップがシリコンのそれよりも小さいため、量子閉じ込め効果の小さいゲルマニウムからの発光はシリコンに吸収されることがなく電子回路に誤動作を与える心配はない。しかし、ゲルマニウムによる発光素子を用いて、光による高速の情報伝送を行うためには、単にＬＥＤ（Ｌｉｇｈｔ−ＥｍｉｔｔｉｎｇＤｉｏｄｅ）として発光させるだけでは不十分であり、ＬＤ（ＬａｓｅｒＤｉｏｄｅ）としてレーザ発振する必要がある。レーザ発振させることができれば、より高速に直接変調させることができるばかりでなく、レーザ光が、光導波路中を、指向性を持って進むため、チップ間あるいはチップ内部の光配線用途に用いることが可能になる。ただし、レーザ発振させるためには、単に電流を光に変換させるだけでなく、光を効率良く閉じ込める共振器構造を発光する部分に形成する必要がある。

また、ゲルマニウムを発光層とする半導体レーザを実現するに当たり、ゲルマニウムの結晶性の品質が重要になってくる。ゲルマニウム単結晶の基板を入手することは可能ではあるが、現在のシリコン・プロセス工程では、ゲルマニウム基板はほとんど使われておらず、電子回路との混載などの用途を想定すると、ゲルマニウム基板を用いることは現実的ではない。一方、シリコン基板やＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板を用いた場合、シリコン上にゲルマニウムをエピタキシャル成長させる技術が必要となる。ところが、シリコンとゲルマニウムでは格子定数が大きく異なるため、シリコン上に直接ゲルマニウムをエピタキシャル成長させると、結晶欠陥や転位などが多数生じてしまう。このような結晶欠陥が多数存在する状況では、キャリアが欠陥付近で非発光再結合されてしまうため、レーザ発振させることができない。また、結晶欠陥が多数存在するゲルマニウムを受光素子に用いてしまうと、欠陥から電子・正孔対が生成しやすいため、光が入射していないときにも流れる暗電流が増大してしまい待機時の消費電力を増大させてしまうという問題があった。特開２００６−３５１６１２号公報には、ＳＯＩ基板上に高品質のゲルマニウム層を形成する方法として、濃縮酸化方法が開示されている。これは、ＳＯＩ基板上に、結晶欠陥が生じないように、ゲルマニウム濃度の薄いＳｉＧｅをエピタキシャル成長させた後、表面を酸化することによってシリコンを選択的に酸化し、酸化されずに残されたゲルマニウムの濃度を濃くし、ＧＯＩ（ＧｅｒｍａｎｉｕｍＯｎＩｎｓｕｌａｔｏｒ）基板を形成する技術である。しかしながら、この技術は、ＬＳＩへの適用が前提とされており、膜厚数ｎｍと極度に薄いＧｅしか形成できず、ある程度の膜厚を必要とされる発受光素子へは適用できないという問題があった。つまり、発光素子や受光素子に使えるほど十分な膜厚を有し、なおかつ、高度に結晶性の品質が高いゲルマニウムをシリコン基板またはＳＯＩ基板上に形成しなければならないということである。

これらを解決したものが本実施例であり、以下に詳細な構造と製造方法を示す。

図２４Ａ〜図２４Ｉ及び、図２５Ａ〜図２５Ｉには、製造工程順に断面構造を示す。また、図２６Ａ〜図２６Ｉには、基板の上部から見た製造工程順の模式図を示す。ここで、図２４Ａ〜図２４Ｉは、それぞれ図２６Ａ〜図２６Ｉの横方向の断面図であり、例えば図２４Ｉは、図２６Ｉにおける切断線３７に沿って切り出した時の断面構造を示している。また、図２５Ａ〜図２５Ｉは、それぞれ図２６Ａ〜図２６Ｉの横方向の断面図であり、例えば図２５Ｉは、図２６Ｉにおける切断線３８に沿って切り出した時の断面構造を示している。切断線３７及び３８は同一平面内において互いに直交し、切断線３７は図中Ｘ方向に延在し、切断線３８は図中Ｙ方向に延在している。本実施例におけるデバイスの完成図は、図２４Ｉ、図２５Ｉ、及び図２６Ｉである。

以下、順をおって製造工程を説明する。

まず、図２４Ａ、図２５Ａ、及び図２６Ａに示すように、支持基板としてシリコン基板１、埋め込み絶縁膜として二酸化シリコン膜２、及び半導体膜として単結晶シリコン膜３がこの順番で積層されたＳＯＩ基板を用意する。ここで、単結晶シリコン膜３の表面の面方位は（１１０）面とした。また、図２６Ａに示すように、ＳＯＩ基板には、ＳＯＩ基板の中心からみて結晶方向が＜１−１２＞となる方向のウェハ端面の位置に、ノッチ４と呼ぶ切れ込みが入れてある。本実施例で試作したシリコン膜３のプロセス前の初期膜厚は３００ｎｍであった。また、二酸化シリコン膜２の膜厚は２０００ｎｍであった。

次に、用意した該ＳＯＩ基板を洗浄した後、表面を酸化することによって、厚さ２０ｎｍとなる二酸化シリコン膜５を成長させた図２４Ｂ、図２５Ｂ、及び図２６Ｂに示す状態とした。

次に、フォトリソグラフィーを用いたレジスト・パターニングとドライエッチングを用いて該二酸化シリコン膜５を所望の形状に加工してハードマスクを形成した後、アッシャによってレジストを除去した図２４Ｃ、図２５Ｃ、及び図２６Ｃに示す状態とした。図２６Ｃに示すように、最終的に形成されるシリコンのフィン構造の側壁が（１１１）面と等価な結晶面であるようにあらかじめ設計してある。すなわち、シリコンのフィン構造の長軸を＜１−１２＞方向とした。同様に、＜−１１２＞方向でも差し支えない。図２６Ｃでは、実施例１で記載したライン・エッジ・ラフネスの凹凸は強調せずに描いたが、ハードマスクの側面に数ｎｍ程度のラフネスが生じていることは言うまでもない。

引き続き、洗浄工程を経た後に、ＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍｈｙｄｒｏｘｉｄｅ）を希釈したアルカリ溶液を用いた異方性ウェットエッチングを行い、フィン形状シリコン３０及びシリコン光導波路コア３５のパターニングを行うと同時にそれらの側壁部分に（１１１）面を露出させた図２４Ｄ、図２５Ｄ、及び図２６Ｄに示す状態とした。ここで、フィン形状シリコン３０とシリコン光導波路コア３５は周期的に配置されており、フィン形状シリコン３０とシリコン光導波路コア３５の幅と間隔を合せた周期は、発光波長λ（ｎｍ）に対してこれらの媒質中での平均屈折率ｎｅｆｆで決まる媒質中での波長λｅｆｆ＝ λ／ｎｅｆｆ（ｎｍ）の半分λｅｆｆ／２＝ λ／ｎｅｆｆ／２（ｎｍ）となるように設計した。これ以外の配置、たとえば、波長λｅｆｆ＝ λ／ｎｅｆｆ（ｎｍ）の半分λｅｆｆ／２＝ λ／ｎｅｆｆ／２（ｎｍ）の中に、複数個のフィン形状シリコン３０が存在するような配置でも差し支えない。いずれにせよ、ＤＦＢ構造の共振器を作製するために、フィン形状シリコン３０とシリコン光導波路コア３５からなる周期構造における周期が、波長λｅｆｆ＝ λ／ｎｅｆｆ（ｎｍ）の半分λｅｆｆ／２＝ λ／２・ｎｅｆｆ（ｎｍ）の整数倍であることが必要である。本実施例では、フィン形状シリコン３０の幅は２０ｎｍとした。本実施例で表記する図面では、高々、数個のフィン形状シリコン３０やシリコン光導波路コア３５しか記載していないが、実際には、千個のフィン形状シリコン３０とシリコン光導波路コア３５が並んでいる構造を試作した。これにより、実効的な量子井戸の数を大幅に増大させ、量子井戸の膜厚を実効的に稼ぐことができた。

また、本実施例では、光導波路中にミラーを配置したＤＦＢ型の発光素子を開示したが、ミラー部をフィンの外部に配置したＤＢＲ型としても差し支えない。

引き続き、フッ酸を含む溶液中でのウェットエッチングによって、ハードマスクとして用いた二酸化シリコン膜５を除去した図２４Ｅ、図２５Ｅ、及び図２６Ｅに示す状態とした。これにより、二酸化シリコン膜５に対するドライエッチングで生じたライン・エッジ・ラフネスを完全に排除することができた。

引き続き、洗浄工程を経た後に、フィン形状シリコン３０及びシリコン光導波路コア３５の露出したシリコン表面に対して、８０％のシリコンと２０％のゲルマニウムとからなるシリコン・ゲルマニウム３１を膜厚１５ｎｍとなるように選択成長させた図２４Ｆ、図２５Ｆ、及び図２６Ｆに示す状態とした。ここで、シリコンとゲルマニウムの混合比と膜厚は、エピタキシャル成長する際に欠陥が入らないような条件に設定した。良く知られているように、シリコン・ゲルマニウムをシリコン上にエピタキシャル成長させる際に欠陥が発生しないようにするためには、ゲルマニウム濃度で決まる臨界膜厚よりも薄い膜を形成すればよい。ゲルマニウム濃度が薄いほど臨界膜厚を厚くできる。本実施例で用いた条件ではシリコン・ゲルマニウム３１は臨界膜厚以下であるため、結晶欠陥や転位が発生しなかった。

次に、酸化処理を行うことによって、シリコン・ゲルマニウム３１に存在するシリコンを選択的に酸化し、二酸化シリコン３４が２５ｎｍ形成されるように酸化処理を行い、濃縮されたフィン形状ゲルマニウム３２が３ｎｍ程度の厚さで形成され、光導波路を促すシリコン・ゲルマニウム光導波路コア３６と後に電極部分となるシリコン・ゲルマニウム３３が形成された図２４Ｇ、図２５Ｇ、及び図２６Ｇに示す状態とした。この酸化処理を行う際に、フィン形状ゲルマニウム３２の側壁部分に形成される二酸化シリコン３４とシリコン・ゲルマニウム光導波路コア３６の側壁部分に形成される二酸化シリコン３４が衝突するため、フィン形状ゲルマニウム３２は側壁部から圧縮され、基板に垂直方向には伸長されるような強い応力が加わる。この応力もフィン形状ゲルマニウム３２が直接遷移半導体として機能することを促している。

引き続き、イオン注入によって不純物をシリコン・ゲルマニウム３３の所望の領域に入れる。その際、フィン形状ゲルマニウム３２にはほとんど不純物が注入されないようにした。これは、フィン形状ゲルマニウム３２に高濃度の不純物が残ると、非発光再結合準位を形成し効率よく発光しなくなるためである。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、ＢＦ２（二フッ化ボロン）イオンをドーズ量：１×１０^１５［ａｔｏｍｓ／ｃｍ^２］でイオン注入することによって、ｐ型シリコン・ゲルマニウム拡散層電極３９を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジスト・パターニングによって、所望の領域のみにレジストを残した後に、Ｐ（燐）イオンをドーズ量１×１０^１５［ａｔｏｍｓ／ｃｍ^２］でイオン注入することによって、ｎ型シリコン・ゲルマニウム拡散層電極４０を形成した。これらのイオン注入工程においては、イオンが注入された部分のシリコンがアモルファス化するため、結晶性が悪くなる。そこで、図には示していないが、シリコンの表面のみがアモルファス化し、ＳＯＩ層（単結晶シリコン膜３）がＢＯＸ層（二酸化シリコン膜２）と隣接している領域にはシリコン・ゲルマニウム３３が結晶状態で残るようにしていることが重要である。イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のＳＯＩ層（単結晶シリコン膜３）のすべてを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せずに、多結晶となってしまうという問題が生じる。本実施例で設定したようなイオン注入条件にすれば、ＢＯＸ層（酸化シリコン膜２）と隣接している領域には結晶状態のＳＯＩ層（単結晶シリコン膜３）が残っているため、イオン注入後の活性化熱処理などによって、結晶性を回復させることができる。良好な変調特性を取得するためには、単結晶性が良いことは、極めて重要である。引き続き、９００℃の窒素雰囲気中で２０分間のアニール処理を行うことによって、不純物を活性化させると同時にＳＯＩ層（単結晶シリコン膜３）の結晶性を回復させた。しかる後に、洗浄工程を通して、図２４Ｈ、図２５Ｈ、及び図２６Ｈに示す状態とした。

引き続き、フォトリソグラフィーを用いたレジスト・パターニングとウェットエッチングによって、二酸化シリコン３４の一部の所望の領域に、開口（図示せず）を施した。引き続き、洗浄工程を経て、全面にＴｉＮ膜及びＡｌ膜を堆積させた後、再び、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸，酢酸，及び硝酸を含むエッチング溶液を用いてＡｌ膜をウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてＴｉＮ膜をウェットエッチングした。その結果、ＴｉＮ電極１４，及び，Ａｌ電極１５をパターニングした。引き続き、４００℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことで図２４Ｉ、図２５Ｉ、及び図２６Ｉに示す状態として、デバイスを完成させた。

ここで、前述の製造方法によって作成された本実施例のゲルマニウム・レーザ・ダイオードの構造について、図２４Ｉ、図２５Ｉ、及び図２６Ｉを用いて説明する。

本実施例のゲルマニウム・レーザ・ダイオードは、支持基板であるシリコン基板１上に絶縁膜である二酸化シリコン膜２が形成され、この二酸化シリコン膜２上に、電子を注入するためのｎ型シリコン・ゲルマニウム拡散層電極４０と、正孔を注入するためのｐ型シリコン・ゲルマニウム拡散層電極３９と、このｎ型シリコン・ゲルマニウム拡散層電極４０とｐ型シリコン・ゲルマニウム拡散層電極３９の間に配置され、かつ、このｎ型シリコン・ゲルマニウム拡散層電極４０とｐ型シリコン・ゲルマニウム拡散層電極３９と電気的に接続された発光部となるフィン形状ゲルマニウム３２とを有する構成になっており、ｎ型シリコン・ゲルマニウム拡散層電極４０とｐ型シリコン・ゲルマニウム拡散層電極３９との間に電流を注入することによって、フィン形状ゲルマニウム３２へ電子と正孔が注入される。この、ｎ型シリコン・ゲルマニウム拡散層電極４０とフィンの根元、及びｐ型シリコン・ゲルマニウム拡散層電極３９、の根元にはゲート電極Ｇが形成されていても良い。なぜなら、ゲート電極に電流を流すことにより、単結晶ゲルマニウムのバンドを曲げることが出来、効率的に電子と正孔を注入することができるようになるからである。

前記発光部となるフィン形状ゲルマニウム３２は、極薄の単結晶ゲルマニウムであり、該フィン形状ゲルマニウム３２の側壁の面方位は（１１１）面となっている。この状態では、フィン形状ゲルマニウム３２のバンドのＬ点がΓ点に射影されて直接遷移半導体として機能する。また、フィン形状ゲルマニウム３２の側壁から圧縮応力が加わり、シリコン基板１と垂直な方向に伸長するため、バンド構造が変形し、より直接遷移半導体としての発光効率が向上する。また、図２６Ｊのように、フィン形状ゲルマニウム３２の根元にゲート電極Ｇを設けると、電圧をかけて単結晶ゲルマニウムのバンドギャップを曲げることが出来るので、より効率的にキャリアを注入することが可能となる。

作成したゲルマニウム・レーザ・ダイオードは、設計波長の約１５００ｎｍで発振し、そのスペクトル解析によると単一モードであった。このように、本発明によるゲルマニウム・レーザ・ダイオードが分布帰還型（ＤｉｓｔｒｉｂｕｔｅｄＦｅｅｄ−Ｂａｃｋ）の構造をしており、ミラーの周期構造から決まる波長を選択的に増強するため、単一モード発振が可能である。単一モード性をより確実にするためには、中心付近で光の位相が１／４波長分だけずれるようにシリコン・ゲルマニウム光導波路コア３６の光導波路構造を最適化すること（図示せず）で容易に達成することも可能であった。

本実施例では、単結晶ゲルマニウムを発光層として用いる発光素子を開示したが、他の半導体材料を用いても差し支えない。たとえば、ＧａＮ系の半導体材料を用いて、非極性面を活用することで、発光波長を制御することもできる。

以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

１シリコン基板
２二酸化シリコン膜
３単結晶シリコン膜
４ノッチ
５二酸化シリコン膜
６シリコン光導波路コア
７シリコン光導波路クラッド
８変調部シリコン光導波路コア
９二酸化シリコン・ハード・マスク
１０開口部
１１薄膜単結晶シリコン
１２ｐ型拡散層電極
１３ｎ型拡散層電極
１４ＴｉＮ電極
１５Ａｌ電極
１６テーパー型光結合部
１７切断線
１８逆テーパー型光結合部
１９有機光導波路
２０薄膜ｐ型拡散層
２１薄膜ｎ型拡散層
２２二股分岐部
２３急峻曲げ部
２４曲線曲げ部
２５二酸化シリコン・ハード・マスク
３０フィン形状シリコン
３１シリコン・ゲルマニウム
３２フィン形状ゲルマニウム
３３シリコン・ゲルマニウム
３４二酸化シリコン
３５シリコン光導波路コア
３６シリコン・ゲルマニウム光導波路コア
３７切断線
３８切断線
３９ｐ型シリコン・ゲルマニウム拡散層電極
４０ｎ型シリコン・ゲルマニウム拡散層電極
Ｇゲート電極

Claims

シリコン基板と、
前記シリコン基板上に配置され、上面の面方位は（１１０）面またはこれと結晶学的に等価な面方位であり、かつ、側面の面方位は（１１１）面またはこれと結晶学的に等価な面方位である単結晶シリコンのコアを有する第１光導波路と、を備え、
前記第１光導波路のコアは、＜１−１２＞方向および＜−１１２＞の一方に伸びており、
前記第１光導波路のコアに接続され、前記＜１−１２＞方向および＜−１１２＞の他方に伸びたコアを有する第２光導波路を備えた光素子。
シリコン基板と、
前記シリコン基板上に配置され、上面の面方位は（１１０）面またはこれと結晶学的に等価な面方位であり、かつ、＜１−１２＞方向および＜−１１２＞の一方に伸び、断面形状が方形である単結晶シリコンのコアを有する第１光導波路と、を備え、
前記第１光導波路のコアに接続され、前記＜１−１２＞方向および＜−１１２＞の他方に伸びたコアを有する第２光導波路を備えた光素子。
請求項１記載の光素子において、
前記コアはシリコンで構成されていることを特徴とする光素子。
請求項２記載の光素子において、
前記コアはシリコンで構成されていることを特徴とする光素子。
請求項１記載の光素子において、
前記光導波路は、前記コアの上にシリコン酸化膜で構成されたクラッド層を備えていることを特徴とする光素子。
請求項２記載の光素子において、
前記光導波路は、前記コアの上にシリコン酸化膜で構成されたクラッド層を備えていることを特徴とする光素子。
請求項１記載の光素子において、
前記シリコン基板下に配置されたシリコン酸化膜を備えていることを特徴とする光素子。
請求項２記載の光素子において、
前記シリコン基板下に配置されたシリコン酸化膜を備えていることを特徴とする光素子。
請求項１記載の光素子において、
前記第１光導波路のコアが伸びる方向と前記第２光導波路のコアが伸びる方向のなす角度は、ａｒｃｃｏｓ（１／３）＊１８０／πであることを特徴とする光素子。
請求項２記載の光素子において、
前記第１光導波路のコアが伸びる方向と前記第２光導波路のコアが伸びる方向のなす角度は、ａｒｃｃｏｓ（１／３）＊１８０／πであることを特徴とする光素子。
請求項１記載の光素子において、
前記第１光導波路はコアの幅が広い部分で分岐していることを特徴とする光素子。
請求項２記載の光素子において、
前記第１光導波路はコアの幅が広い部分で分岐していることを特徴とする光素子。
請求項１１記載の光素子において、
前記第１光導波路は、分岐路の少なくとも一つに光の変調を行うｐｉｎダイオードを有する変調器を備えていることを特徴とする光素子。
請求項１２記載の光素子において、
前記第１光導波路は、分岐路の少なくとも一つに光の変調を行うｐｉｎダイオードを有する変調器を備えていることを特徴とする光素子。
請求項１記載の光素子において、
前記第１光導波路は、側面の面方位は（１１１）面またはこれと結晶学的に等価な面方位を保ちながら段階的に前記コアの幅が変わっている部分を備えていることを特徴とする光素子。
請求項２記載の光素子において、
前記第１光導波路は、側面の面方位は（１１１）面またはこれと結晶学的に等価な面方位を保ちながら段階的に前記コアの幅が変わっている部分を備えていることを特徴とする光素子。
請求項１記載の光素子において、
前記第２光導波路のコアは、前記第１光導波路のコアより低屈折率の材料で構成され、前記第１光導波路のコアよりも幅が広いことを特徴とする光素子。
請求項１７記載の光素子において、
前記第２光導波路は、有機物で構成されていることを特徴とする光素子。