JP6384152B2

JP6384152B2 - 光デバイス及びその製造方法

Info

Publication number: JP6384152B2
Application number: JP2014136683A
Authority: JP
Inventors: 輝雄倉橋
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2014-07-02
Filing date: 2014-07-02
Publication date: 2018-09-05
Anticipated expiration: 2034-07-02
Also published as: JP2016014766A

Description

本発明は、光デバイス及びその製造方法に関する。

光通信や光情報処理では、シリコンウェハに形成される光導波路、光スイッチ、光変調器などのフォトニクス光デバイスを光ファイバ、レーザ、レンズ、ミラーなどの光部品に同一基板上で光結合した光集積デバイスが使用されている。

例えば、光ファイバとマイクロレンズを光接続するためのファイバコリメータアレイとして、光ファイバが挿入される貫通孔が形成された光ファイバアレイ基板とマイクロレンズが一面に形成されたレンズアレイ基板を貼り合わせる構造が知られている。この場合、光ファイバアレイ基板とレンズアレイ基板の位置決めは、それらの基板に形成した貫通孔を一致させることにより行われる。また、貫通孔には球体が嵌め込まれ、その状態で、球体と貫通孔を接着剤により接接着することにより２つの基板が固定される。

また、光素子と光ファイバを接続するために使用される光伝送路基板では、金属製キャリアシート上に置かれる光ファイバの両側の配線の上に複数の金属層を積層してガイド層を形成し、ガイド層により光ファイバを位置的に規制することが知られている。さらに、キャリアシート、ガイド層及び光ファイバの上に、基板となる樹脂を含む材料を堆積し、その後にキャリアシートを基板上から除去することにより光伝送路基板を形成することが知られている。ガイド層は、金属から形成され、マスクを使用し、スパッタ、蒸着、メッキ等を用いて形成される。また、光伝送路基板では、樹脂含有基板のうち配線の間の領域に溝を形成し、溝の中に光ファイバを取り付ける構造も知られている。

また、光ファイバを位置決めする構造として、例えば、シリコン基板にＶ形固定用溝を形成することが知られている。Ｖ形固定用溝の形成方法として、まず、シリコン基板の上面にフォトリソグラフィ技術によってレジストマスクを被覆する。その後、レジストマスクの間に露出させたシリコン基板の上面を、８５℃に加熱された水酸化カリウムの４．５モル％溶液を用い、異方性ウエットエッチングにより断面をＶ字状に形成することが知られている。

また、ＳＯＩ基板のシリコン層に形成されたシリコン細線コアに光ファイバのコアを位置合わせするため、ＳＯＩ基板の最上のシリコン層と中間の酸化膜を除去した後に、シリコン基板にＶ字状溝を形成し、Ｖ字状溝に光ファイバを載置する構造が知られている。Ｖ字状溝は、シリコン基板部として主面が（１１１）面の単結晶シリコンを用い、水酸化カリウムなどのアルカリ溶液によるウエットエッチングを行うと、自動的にＶ字状の溝が形成できる。

特開２００２−２６７８８３号公報特開２００７−１１４５８８号公報特開２００５−２３４５５７号公報特開２００５−０６１９０４号公報

上記のように、両側方から光ファイバを挟む配線の上に金属層を重ねてガイド層を形成する構造では、金属層の重ね合わせにズレが生じ易く、ガイド層の側面に凹凸が生じるため、ガイド層の間に置かれる光ファイバに横方向のズレが生じ易い。また、上記のように樹脂含有基板内に光ファイバを嵌め込む溝を高精度の深さに形成することは難しい。

さらに、シリコン基板にＶ字状溝を形成する際にはウエットエッチングを用いるため、エッチング液の温度、濃度及びエッチング時間を緻密に管理しても、Ｖ字状溝の幅と高さを高精度で制御するのは難しい。このため、シリコン基板上のコアと光ファイバのコアの高さが相対的にずれ易く、シリコン基板上のコアに光ファイバの高さを合わせる調心作業が別途必要になり、コストの上昇を招く。

本発明の目的は、高い精度で光部品の位置決めをすることができる凹部を有する光デバイス及びその製造方法を提供することにある。

絶縁層と半導体層が交互に下から順に少なくとも２層ずつ主面に積層された半導体下地層を有する基板と、最上の前記半導体層から形成された光導波路コアと、前記光導波路コアの先方で、少なくとも最上の前記絶縁層と上から２層目の前記半導体層までを貫通し、残された前記絶縁層を底面とする凹部と、前記凹部内に取り付けられ、前記光導波路コアの先端に光接続された光部品と、を有することを特徴とする光デバイスが提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解されるものである。

本実施形態によれば、高い精度で光部品の位置決めをすることができる。

図１（ａ）〜（ｄ）は、実施形態に係る光デバイスの製造方法の一例を示す断面図ある。図２（ａ）〜（ｃ）は、実施形態に係る光デバイスの製造方法の一例を示す断面図ある。図３（ａ）〜（ｄ）は、実施形態に係る光デバイスの製造方法の一例を示す平面図である。図４は、実施形態に係る光デバイスにおいて光導波路に接続される光変調素子の一例を示す断面図である。図５は、実施形態に係る光デバイスに接続される複数の光ファイバの配置の一例を示す断面図である。図６は、実施形態に係る実施形態に係る光デバイスの第１の変形例を示す断面図である。図７（ａ）、（ｂ）は、実施形態に係る実施形態に係る光デバイスの第２の変形例を示す断面図、平面図である。

以下に、図面を参照して実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。

図１、図２は、本実施形態に係る光デバイスの製造工程の一例を示す断面図、図３は、本実施形態に係る光デバイスの製造工程の一例を示す平面図である。なお、図１、図２は、図３のＩ−１線に沿った断面図である。

次に、図１（ａ）の断面に示す構造について説明する。
まず、シリコン（Ｓｉ）下地層１の上に第１の二酸化シリコン（ＳｉＯ_２）層２、第１のＳｉ層３、第２のＳｉＯ_２層４、第２のＳｉ層５が順に形成された５層構造のウェハ状のＳＯＩ基板６を用意する。第２のＳｉ層５は、光導波路のコアとして機能する厚さを有し、また、第２のＳｉＯ_２層４は、光導波路のクラッドとして機能する厚さを有している。さらに、第２のＳｉＯ_２層４と第１のＳｉ層３の合計の厚さは、光ファイバの取り付けに要求される凹部の深さと等しくなるように設定される。具体的には、第２のＳｉＯ_２層４と第１のＳｉ層３の総厚は、後述するＳＳＣ７ａと光ファイバ９の光結合損失が最小となるファイバ用凹部３ａの深さと同じ値に設定される。また、第１のＳｉＯ_２層２は、第１のＳｉ層３のエッチングに対してエッチングストップとして機能を確保できる厚さに形成される。

具体的には、第１のＳｉＯ_２層２、第１のＳｉ層３、第２のＳｉＯ_２層４及び第２のＳｉ層５の厚さは、例えば、下から順に約２００ｎｍ、約５８μｍ、約３μｍ、約２５０ｎｍとなっている。５層構造のＳＯＩ基板６の形成方法は、特に限定されるものではなく、例えば次のような方法により形成される。なお、Ｓｉ下地層１の厚さは、その上に形成される層の総厚より厚く形成される。

まず、第２のＳｉ層５となるシリコン基板の上面に第２のＳｉＯ_２層４と第２のＳｉ層３が順に形成された３層構造のウェハ状のＳＯＩ基板を用意する。３層構造のＳＯＩ基板は、例えば、ＳｉＯ_２層を介して２枚のシリコンウェハを貼り合わせた後に一方のシリコンウェハを化学機械研磨（ＣＭＰ）法等により研削・研磨してその厚みを調整する、などの方法により形成される。これとは別に、第１のＳｉＯ_２層２を表面に形成したシリコンウェハを用意し、このシリコンウェハをＳｉ下地層１として使用する。

その後、３層構造のＳＯＩ基板の第１のＳｉ層３に第１のＳｉＯ_２層２を介してＳｉ下地層１を貼り合わせる。さらに、３層構造のＳＯＩ基板側に露出したシリコン基板を研削・研磨し、その厚さを約２５０ｎｍに調整し、第２のＳｉ層５として使用する。

このようにＳＯＩ基板６は、接着剤を使用しない張り合わせ技術を使用することにより、半導体層と絶縁層を交互に少なくとも２層ずつ形成した構造を有する。各層の厚さは、例えば±１０ｎｍ以下の精度で制御することができ、大きく見積もっても全体で２００ｎｍ以下の厚さの誤差となる精度でＳＯＩ基板６を作成することが可能である。

このような５層構造のＳＯＩ基板６の加熱による反りを防止するため、Ｓｉ下地層１の裏面の上に絶縁膜１０、例えばＳｉＯ_２膜をＣＶＤ法により形成してもよい。この場合、ＳＯＩ基板６は６層構造になる。絶縁膜１０は形成されない場合もある。なお、ＳＯＩ基板６の裏面における絶縁膜１０は、図１（ａ）以外の図面において、省略して描かれている。

次に、ＳＯＩ基板６の第２のＳｉ層５の主面の上にフォトレジストを塗布し、これに露光、現像等を施すことにより、平面が細長い光導波路コア形状の第１レジストパターン１１を形成する。この後に、第１レジストパターン１１をマスクに使用し、第２のＳｉ層５を例えば反応性イオンエッチング（ＲＩＥ）法などのドライエッチングによりエッチングする。シリコンをドライエッチングするための反応ガスとして塩素系ガス、臭素系ガス等が使用される。

これにより、図１（ｂ）の断面図と図３（ａ）の平面図に示すように、第１レジストパターン１１の下に細長く残されたストライプ状の第２のＳｉ層５が第２のＳｉＯ_２層４の上に凸状に形成され、これを光導波路のコア５ａとして使用する。本実施形態では、コア５ａの先端部の平面形状は先細りのテーパー状に形成される。その後に、レジストパターン１１を除去する。

次に、図１（ｃ）に示す構造を形成するまでの工程を説明する。
まず、第２のＳｉＯ_２層４とコア５ａの上に、屈折率がＳｉＯ_２より大きな値、例えば１．４７〜１．５０程度の窒化酸化シリコン（ＳｉＯＮ）膜７を例えばＣＶＤ法により例えば約３μｍの厚さに形成する。ＳｉＯＮ膜７は、原料ガスとして例えば、シラン（ＳｉＨ_４）、ヘリウム（Ｈｅ）、亜酸化窒素（Ｎ_２Ｏ）を使用し、基板温度を例えば３６０℃程度に設定する条件で形成される。

その後、ＳｉＯＮ膜７の上にフォトレジストを塗布し、これに露光、現像等を施すことにより第２レジストパターン１２を形成する。レジストパターン１２の平面形状は、コア５ａの先端部の上からその先方に延びる長方形を含んでいる。

次に、図１（ｄ）の断面図に示すように、第２レジストパターン１２をマスクにしてＳｉＯＮ膜７をエッチングし、パターン形状をＳｉＯＮ膜７に転写する。これにより平面が長方形に残されたＳｉＯＮ膜７は、図３（ｂ）の平面図に示すように、コア５ａの先端部を覆う光スポットサイズ変換器（ＳＳＣ：Spot-Size Converter）７ａとして使用される。その後に、第２レジストパターン１２を除去する。

次に、図２（ａ）に示すように、ＳＳＣ７ａ、コア５ａ及び第２のＳｉＯ_２層４の上に、絶縁性の保護膜８、例えばＳｉＯ_２膜を形成する。保護膜８であるＳｉＯ_２膜は、例えばテトラエトキシシラン（ＴＥＯＳ）ガスを使用するプラズマＣＶＤ法により形成される。

その後に、保護膜８の上にフォトレジストを塗布し、これに露光、現像等を施すことにより第３レジストパターン１３を形成する。第３レジストパターン１３は、コア５ａの先方でＳＳＣ７ａの先端部に重なる開口部１３ａを有している。開口部１３ａは、図３（ｃ）に示すように、平面が長方形に形成され、長方形のうちコア５ａに近い後端の一辺は、上から見てコア５ａの先端部の延長線に直交し、その一辺の中心がコア５ａの光軸にほぼ一致する形状を有している。その一辺の幅は、後述する光ファイバ１０をはめ込める大きさを有している。

次に、図２（ｂ）に示すように、第３レジストパターン１３をマスクに使用し、開口部１３ａを通して保護膜８から第１のＳｉ層３までを連続してエッチングし、ファイバ用凹部３ａを形成する。開口部１３ａ内において、保護膜８とＳＳＣ７ａと第２のＳｉＯ_２膜４までの層のエッチングは、例えばフッ素系ガスを使用するＲＩＥ法により連続してエッチングされる。さらに、第１のＳｉ膜３は、塩素系ガス、臭素系ガスなどを使用するＲＩＥ法により、その下の第１のＳｉＯ_２膜２に対して選択的にエッチングされる。即ち、第１のＳｉＯ_２膜２は、第１のＳｉ膜３をエッチングする際のエッチングストップ層として機能する。その後に、第３レジストパターン１３を除去する。これにより、コア５ａの上下にある保護膜８と第２のＳｉＯ_２層４は光導波路のクラッド層として機能する。

ところで、第１のＳｉＯ_２層２をエッチングストップ層として使用したが、レジストパターン１３の開口部１３ａを通して第１のＳｉＯ_２層２を例えばＲＩＥ法によりエッチングし、ファイバ用凹部３ａの底に接着剤を入れる隙間として使用してもよい。また、ＳＯＩ基板１の厚さの誤差に由来するファイバ用凹部３ａの深さに生じる誤差を小さくするために第１のＳｉＯ_２層２をエッチングしてもよい。この場合、エッチングガスとしてフッ素系ガスを使用すると、Ｓｉ下地層１はエッチングストップ層として機能するので、ファイバ用溝３の深さが自己整合的に定まる。この場合、第１のＳｉＯ_２層２の厚さは、第１のＳｉ層３と第２のＳｉＯ_２層４の厚さの誤差を考慮して定められてもよい。

次に、ダイシングソーなどを使用してＳＯＩ基板６を定められた大きさに切断する。さらに、図２（ｃ）、図３（ｄ）に示すように、ＳＯＩ基板６に形成されたファイバ用凹部３ａに接着剤（不図示）、例えばエポキシ樹脂接着剤を充填する。さらに、ファイバ用凹部３ａ内に光ファイバ９の一端部を嵌め込む。光ファイバ９の直径は例えば１２５μｍであり、その中央部に形成されたコア９ａの径は例えば約５μｍとなっている。

ファイバ用凹部３ａにおいて、その底面から第２の二酸化シリコン層４の上面までの高さが約６１μｍとなり、さらにその底面からＳＳＣ７ａの中心までの高さが約６２．５μｍとなる。従って、第１のＳｉＯ_２層２の上面に対し、光ファイバ９のコア９ａまでの中心の高さとＳＳＣ７ａの中心まで高さが実質的に一致する。また、５層構造のＳｉ下地層１の表面から上の層２〜５は、それぞれ約１０ｎｍ以下の精度で制御可能なので、高い精度でＳＯＩ基板６の厚さ制御が可能であり、大きく見積もっても２００ｎｍ以下の誤差範囲でファイバ用凹部３ａを形成することができる。

第２のＳｉ層３の屈折率は第２のＳｉＯ_２層４の屈折率より高い。また、ＳＳＣ７ａとなるＳｉＯＮ層７の屈折率は、第２のＳｉ層５の屈折率より低く、第２のＳｉＯ_２層４及び保護膜８の屈折率より高い。また、第２のＳｉ層５から形成されるコア５ａの先端部は先細りにテーパー状に形成されている。これにより、第２のＳｉＯ_２層４と保護膜８は、コア５ａとＳＳＣ７ａを囲むクラッドとして機能する。

従って、第２のＳｉＯ_２層４と保護膜８に閉じこめられてコア５ａ内を進行する光は、ＳＳＣ７ａ内でコア５ａのテーパー部の先端から広がって光スポット径が変換され、ＳＳＣ７ａ内に閉じこめられ、さらに光ファイバ９のコア９ａに向けて出射される。

ところで、コア５ａは、ＳＯＩ基板６において図４の断面に例示するような光変調器１７のリブ部５ｂに接続されてもよい。図４に示した光変調器１７は、第２のＳｉ層５をパターニングすることにより凸状に形成された断面四角形のリブ部５ｂと、リブ部５ｂの両側端に接続される第１配線部５ｃ、第２配線部５ｄを有している。

リブ部５ｂにおいて、光進行方向に直交する断面のうち一側寄りの領域にはｎ型不純物がイオン注入されたｎ型領域５ｎが形成され、他側寄りの領域にはｐ型不純物がイオン注入されたｐ型領域５ｐが形成されている。ｎ型領域５ｎとｐ型領域５ｐはリブ部５ｂのほぼ中央でｐｎ接合している。

また、リブ部５ｂのｎ型領域５ｎの側端に第１配線５ｃが接続され、ｐ型領域５ｐの側端に第２配線５ｄが接続されている。第１配線５ｃと第２配線５ｄは、フォトリソグラフィとエッチングを施して第２のＳｉ層５をパターニングして形成され、リブ部５ｂより薄く形成される。第１配線５ｃは、リブ部５ｂのｎ型領域５ｎとともにｎ型不純物が導入されて導電化され、第２配線５ｄは、ｐ型領域５ｐとともにｐ型不純物が導入されて導電化される。第２のＳｉ層５のパターンに導入されるｎ型不純物とｐ型不純物は、活性化のために例えば約１０００℃でアニールされる。

光変調器１７、第１配線５ｃ及び第２配線５ｄの上には保護膜８が形成され、保護膜８内には、第１配線５ｃ及び第２配線５ｄのそれぞれに達するホール８ａ、８ｂが形成され、ホール８ａ、８ｂ内には導電性プラグ１８ａ、１８ｂが充填されている。導電性プラグ１８ａ、１８ｂは、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）の積層構造層から形成される。

上記のように、本実施形態によれば、最上半導体層を第２のＳｉ層５とし、Ｓｉ下地層１上にＳｉＯ_２層２、４とＳｉ層３、５を交互に少なくとも２層ずつ形成した少なくとも５層構造のＳＯＩ基板６を使用している。これにより、最上層の第２のＳｉ層５をパターニングして光導波路のコア５ａを形成し、その下にクラッドとなる第２のＳｉＯ_２層４を配置して光導波路を形成することができる。

また、第２のＳｉＯ_２層４と第１のＳｉ層３の厚さは、ＳＳＣ７ａと光ファイバ９の光結合損失が最小となるファイバ用凹部３ａの深さと同じ値に設定され、しかも第１のＳｉ層３の下にエッチストップ層として機能する第１のＳｉＯ_２層２が形成されている。即ち、最小で５層のＳＯＩ基板６のうち、上の層から中間の第１のＳｉ層３までの層の総厚で深さが規定されるファイバ用凹部３ａを形成している。このため、第２のＳｉＯ_２層４と第１のシリコン層３をエッチングしてファイバ用凹部３ａを形成する際に、ファイバ用凹部３ａは、ばらつき無く予め定められた深さに形成されるので、ファイバ用凹部３ａ内に取り付けられた光ファイバ９とその後方のＳＳＣ７ａとの光結合損失を最小にすることができる。

そのエッチングの際にはＲＩＥ法のように垂直加工性の良好なドライエッチング法を採用しているので、図５に示すように、例えば２μｍ以下の間隔Ｗをおいて複数のファイバ用凹部３ａを高密度に形成するができ、これにより光ファイバ９をＳＯＩ基板６に高密度で実装することができる。

ところで、上記のような５層構造のＳＯＩ基板６の代わりに一般的な３層構造のＳＯＩ基板のＳｉＯ_２中間層をエッチングしてファイバ用溝を形成することもできるが、ファイバ用溝の深さに相当する厚さにＳｉＯ_２中間層を形成する必要がある。このようにＳｉＯ_２中間層を厚く形成すると、最上のＳｉ層に導入したｎ型不純物、ｐ型不純物を活性化させるアニールの際に、Ｓｉ下地層とＳｉＯ_２層の熱膨張係数の相違により３層構造のＳＯＩ基板に反りが生じ易い。

これに対し、本実施形態ではＳＯＩ基板６を少なくとも５層構造から形成し、Ｓｉ下地層１と第２のＳｉ層５の中間層として第１、第２のＳｉＯ_２層２、４及び第１のＳｉ層３を挟んでいる。しかも、中間層において、第１のＳｉ層３の厚さを第１、第２のＳｉＯ_２層２、４の合計の厚さより厚くしている。これにより、アニール時のＳＯＩ基板６の反りを防止することができる。それでもＳＯＩ基板６に反りが生じるおそれがある場合には、Ｓｉ下地層１の裏面に例えば絶縁膜１０としてＳｉＯ_２層を薄く、例えば１０μｍ以下の厚さに形成してもよい。

ＳＯＩ基板６には、ファイバ用凹部３ａの代わりに、図６に示すように、光部品、例えばレンズ２１を取り付ける二段の光部品用凹部３ｂを形成してもよい。二段の光部品用凹部３ｂは、第２のＳｉＯ_２層４に形成されたレンズ配置用凹部３ｂ_１と、第１のＳｉ層３に形成されたレンズ枠取り付け用凹部３ｂ_２を有している。この場合、第１のＳｉ層３と第２のＳｉＯ_２層４の合計の厚さは、レンズ２１とＳＳＣ７ａの光結合損失が最小となる位置にレンズ２１が取り付けられる光部品用凹部３ｂの深さと同じ値に設定される。光部品は、レンズ２１に限られるものではなく、半導体レーザ、フォトダイオードなどを用いてもよい。

図７は、７層構造のＳＯＩ基板１６を使用し、最上の第２のＳｉ層５に形成されたコア５ａにＳＳＣ７ａを接続し、さらにレンズ２１を介して光ファイバ９をＳＳＣ７ａに光接続する構造を示している。ＳＯＩ基板１６は、上記した第１のＳｉＯ_２層２と第１のＳｉ層３の間に下から順に第３のＳｉ層１４と第３のＳｉＯ_２層１５を挟んだ７層構造を有している。

この場合、ファイバ用凹部３ａとＳＳＣ７ａの間に、ファイバ用凹部３ａより横方向に大きな光部品用凹部３ｂが形成され、その中にはレンズ２１が取り付けられる。光部品用凹部３ｂは、第２のＳｉＯ_２層４と第１のＳｉ層３に形成されたレンズ配置用凹部３ｂ_１と、第３のＳｉ層１４と第３のＳｉＯ_２層１５に形成されたレンズ枠取り付け用凹部３ｂ_２を有している。この場合、レンズ２１とＳＳＣ７ａの光結合損失が最小となる位置にレンズ２１を支持する深さに光部品用凹部３ｂが形成される。

この場合、ＳＯＩ基板１６の中間層において、第２、第３のＳｉ層３、１４の総厚を第２、第３のＳｉＯ_２層４、１５の総厚より厚くすることにより、熱による反りを抑制することができる。このように、絶縁層２、１５、４と半導体層１４，３、５を交互に３層ずつ形成し、最上層を第２の半導体層５とした多層構造のＳＯＩ基板１６を使用して光デバイスを形成してもよい。

なお、上記したＳＯＩ基板６、１６では半導体層としてＳｉ層を形成しているが、ゲルマニウム（Ｇｅ）層を形成してもよい。また、Ｓｉ層、Ｇｅ層等の半導体層は、単結晶、多結晶、非晶質、混晶のいずれかから選ばれる結晶性を有すればよい。

ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈され、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解される。

次に、本実施形態をさらに付記する。
（付記１）絶縁層と半導体層が交互に下から順に少なくとも２層ずつ主面に積層された半導体下地層を有する基板と、最上の前記半導体層から形成された光導波路コアと、少なくとも最上の前記絶縁層と上から２層目の前記半導体層を貫通し、残された前記絶縁層を底面とする凹部と、前記凹部内に取り付けられ、前記光導波路コアの先端に光接続された光部品と、を有することを特徴とする光デバイス。
（付記２）前記光導波路コアの前記先端と前記光部品の間に形成された光スポットサイズ変換器を有することを特徴とする付記１に記載の光デバイス。
（付記３）前記凹部は、前記光部品と前記光導波路コアを低損失で光結合する位置に前記光部品を保持する深さを有し、前記凹部が形成された前記絶縁層と前記半導体層は、前記凹部の前記深さに等しい総厚を有することを特徴とする付記１又は付記２に記載の光デバイス。
（付記４）前記半導体下地層の裏面に形成された裏側絶縁層を有することを特徴とする付記１乃至付記３のいずれか１つに記載の光デバイス。
（付記５）前記半導体層の総厚は、前記絶縁層の総厚より厚いことを特徴とする付記１乃至付４のいずれか１つに記載の光デバイス。
（付記６）第１絶縁層と半導体層が交互に下から順に少なくとも２層ずつ主面に積層された半導体下地層を有する基板において、前記半導体層のうち最上の半導体層をパターニングして光導波路コアを形成する工程と、少なくとも最上の前記第１絶縁層と上から２層目の前記半導体層を順にエッチングし、露出した残りの前記第１絶縁層をエッチングストップ層として凹部を形成する工程と、前記凹部内に光部品を取り付け、前記光部品と前記光導波路コア層を光接続する工程と、を含む光デバイスの製造方法。
（付記７）前記最上の半導体層より屈折率が高い第２絶縁層を前記光導波路コア及び最上の前記第１絶縁層の上に形成する工程と、前記第２絶縁層をパターニングすることにより、前記光導波路コアと前記光部品に光接続する光スポットサイズ変換器を形成する工程と、を含むことを特徴とする付記６に記載の光デバイスの製造方法。
（付記８）前記半導体下地層の裏面に第３絶縁層を形成する工程を有することを特徴とする付記６又は付記７に記載の光デバイスの製造方法。
（付記９）前記凹部が形成された前記第１絶縁層と前記半導体層の総厚は、前記光部品と前記光導波路コアを低損失で光結合する位置に前記光部品を保持する前記凹部の深さに等しい値に設定されることを特徴とする付記６乃至付記８のいずれか１つに記載の光デバイスの製造方法。
（付記１０）前記半導体層の総厚は、前記第１絶縁層の総厚より厚く形成することを特徴とする付記６乃至付９のいずれか１つに記載の光デバイスの製造方法。

１シリコン下地層
２、４二酸化シリコン層
３、５シリコン層
３ａファイバ用凹部
３ｂ光部品用凹部
５ａコア
６ＳＯＩ基板
７炭化酸化シリコン層
７ａ光スポットサイズ変換器
８保護膜
９光ファイバ
９ａコア
２１レンズ

Claims

絶縁層と半導体層が交互に下から順に少なくとも２層ずつ主面に積層された半導体下地層を有する基板と、
最上の前記半導体層から形成された光導波路コアと、
前記光導波路コアの先方で、少なくとも最上の前記絶縁層と上から２層目の前記半導体層までを貫通し、残された前記絶縁層を底面とする凹部と、
前記凹部内に取り付けられ、前記光導波路コアの先端に光接続された光部品と、
を有することを特徴とする光デバイス。
前記光導波路コアの前記先端と前記光部品の間に形成された光スポットサイズ変換器を有することを特徴とする請求項１に記載の光デバイス。
前記凹部は、前記光部品と前記光導波路コアを低損失で光結合する位置に前記光部品を保持する深さを有し、
前記凹部が形成された前記絶縁層と前記半導体層は、前記凹部の前記深さに等しい総厚を有する
ことを特徴とする請求項１又は請求項２に記載の光デバイス。
前記半導体下地層の裏面に形成された裏側絶縁層を有することを特徴とする請求項１乃至請求項３のいずれか１項に記載の光デバイス。
第１絶縁層と半導体層が交互に下から順に少なくとも２層ずつ主面に積層された半導体下地層を有する基板において、前記半導体層のうち最上の半導体層をエッチングによりパターニングして光導波路コアを形成する工程と、
前記光導波路コアの先方で、少なくとも最上の前記第１絶縁層と上から２層目の前記半導体層を順にエッチングし、露出した残りの前記第１絶縁層をエッチングストップ層として凹部を形成する工程と、
前記凹部内に光部品を取り付け、前記光部品と前記光導波路コアを光接続する工程と、
を含む光デバイスの製造方法。