KR100757233B1 - 광도파로 플랫폼 및 그 제조 방법 - Google Patents

광도파로 플랫폼 및 그 제조 방법 Download PDF

Info

Publication number
KR100757233B1
KR100757233B1 KR1020060051511A KR20060051511A KR100757233B1 KR 100757233 B1 KR100757233 B1 KR 100757233B1 KR 1020060051511 A KR1020060051511 A KR 1020060051511A KR 20060051511 A KR20060051511 A KR 20060051511A KR 100757233 B1 KR100757233 B1 KR 100757233B1
Authority
KR
South Korea
Prior art keywords
optical waveguide
trench
layer
alignment
clad layer
Prior art date
Application number
KR1020060051511A
Other languages
English (en)
Inventor
박윤정
박선택
신장욱
박상호
김덕준
한영탁
성희경
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060051511A priority Critical patent/KR100757233B1/ko
Application granted granted Critical
Publication of KR100757233B1 publication Critical patent/KR100757233B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

광도파로와 함께 플립칩 본딩에 요구되는 정렬용 마크를 형성함으로써 고온 공정 및 별도의 마스크 정렬 작업 등으로 인한 공정 오차를 최소화하고, 광도파로 형성 후의 정밀한 사진식각 공정에 필요한 제작 시간을 단축하여 생산성을 향상시키기 위한 것으로서, 기판 상에 하부 클래드층 및 중심 코어층을 순차적으로 적층하는 단계와, 상기 중심 코어층을 패터닝 및 식각 공정하여 광도파로 코어 및 정렬용 마크를 동시에 형성하는 단계와, 상기 광도파로 코어와 정렬용 마크가 형성된 기판 위에 실리카 상부 클래드층을 증착하는 단계와, 상기 상부 클래드층 상에 반도체 칩의 실장 위치를 한정하는 소정 영역을 하부 클래드층이 노출되도록 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 바닥의 소정 영역에 상기 정렬 마크의 요철과 다른 위치에 반도체 칩의 수직 정렬의 기준이 되는 테라스를 형성하는 단계와, 상기 트렌치 바닥의 정렬 마크 및 테라스와 다른 위치에 솔더 패드 및 전선 형성을 위한 UBM을 형성하는 단계를 포함하여 이루어지는데 있다.
광도파로 플랫폼, 광집적 모듈, 정렬용 마크, Index mark, Align mark

Description

광도파로 플랫폼 및 그 제조 방법{Optical waveguide platform and method of manufacturing the same}
도 1 은 본 발명에 따른 광도파로 플랫폼의 구성을 나타낸 도면
도 2a 내지 도 2c 는 종래 기술에 따른 광도파로 플랫폼 제작 방법을 나타낸 공정도
도 3a 내지 도 3d는 종래 기술에 따른 광도파로 플랫폼 제조 방법의 다른 실시예를 나타낸 공정도
도 4a 내지 도 4f는 본 발명의 바람직한 실시 예에 따른 광도파로 플랫폼의 제조 방법을 설명하기 위하여 공정도
*도면의 주요부분에 대한 부호의 설명
10, 20, 30 : 기판 11, 21, 31 : 하부 클래드층
13, 23, 33 : 중심 코어층
13a, 13b 13c, 29b, 39b : 정렬용 마크
15, 25, 35 : 상부 클래드층 17, 27, 37 : 트렌치
18, 39a : 테라스 19, 29a, 40 : UBM
본 발명은 평면 광도파로형 플랫폼의 구조 및 그 제작 방법에 관한 것으로, 특히 플립칩 본딩(flip chip bonding)시 반도체 칩과 광도파로 플랫폼의 광축 정렬의 정밀도를 높여 결합 손실을 감소시킬 수 있는 광도파로 플랫폼 및 그 제작 방법에 관한 것이다.
광 파장분할 및 광 분합이 가능한 광도파로 혹은 평면 도파로형 광회로(planar lightwave circuit)는 플립칩 본딩과 같은 하이브리드 집적(hybrid integration)기술의 활용으로 광 송수신 및 광 증폭 등의 능동형 반도체 칩과 결합함으로써 고속 대용량의 광네트워크를 저가로 구현할 수 있는 핵심 소자로 주목받고 있다.
일반적으로 상기된 집적 기능을 갖는 소자를 광도파로 플랫폼 또는 평면형 광도파로 플랫폼(Planar Lightwave Circuit platform : PLC platform)이라 하며, 기존의 광도파로 제조 기술과 금속 증착 등의 후공정으로 쉽게 제작 가능하다. 단 반도체 칩과 광도파로 플랫폼 간의 결합 효율이 소자의 성능을 결정지으므로, 둘 간의 정렬 정밀도를 높이는 구조를 갖는 플랫폼을 제작하는 것이 중요하다.
플립칩 본딩 과정에서 반도체 칩과 광도파로 플랫폼 간의 정렬은 양 측에 대응되는 정렬용 마크를 두고 장비의 현미경과 카메라 등의 광학 기기를 이용, 수동 정렬함으로써 이뤄진다. 따라서 광도파로 플랫폼의 고온 및 식각, 사진 식각 등의 공정 과정에서 정렬용 마크의 위치나 모양이 설계에서 벗어나지 않도록 하는 것이 중요하다.
도 2a 내지 도 2c 는 종래 기술에 따른 광도파로 플랫폼 제작 방법을 나타낸 공정도이다.
먼저 도 2a와 같이, 기판(20) 상부에 하부 클래드층(21)과 중심 코어층(23)을 순차적으로 적층하고 패터닝 및 식각 공정을 통하여 광도파로 코어를 형성한다. 이후 중심 코어층(23) 상부에 상부 클래드층(25)을 형성하여 광도파로를 형성한다.
이어 도 2b와 같이, 상기 상부 클래드층(25)의 상부에 크롬(Cr) 등과 같은 금속막의 식각용 마스크를 형성한 후, 상기 상부 클래드층(25) 및 중심 코어층(23), 하부 클래드층(21)을 필요 깊이까지 건식 식각하여 반도체 칩이 실장 될 소정 영역의 트렌치(trench)(27)를 형성한다.
다음으로 도 2c와 같이, 상기 형성된 트렌치의 상부에 사진식각(photolithography)과 리프트-오프(lift-off) 공정으로 플립칩 본딩에 사용되는 정렬용 마크(29b) 및 솔더 패드(solder pad), 전선(29a)을 위한 범핑 하지 금속(Under Bump Metal : 이하, UBM 이라 함)을 형성한다.
도면에는 없으나 상기 트렌치 상에 금속 혹은 실리카 재질의 수직 정렬용 테라스(terrace)를 형성할 수 있으며, 상기 솔더용 패드 상에 솔더댐(solder dam) 및 솔더(solder)를 형성할 수 있다.
상기와 같은 종래 기술에 따른 광도파로 플랫폼 제작 방법에서는, 플립칩 본딩에서 수동 정렬의 기준으로 사용되는 정렬용 마크(29b)가 솔더 패드 및 전선(29a)을 위한 UBM과 함께 형성된다. 즉 기판 상에 형성된 광도파로 코어와 상기의 UBM 형성을 위한 후속의 마스크 정렬이 반도체 칩과 광도파로 플랫폼의 정렬에 영향을 미치게 된다.
이로 인한 문제점은 고온의 실리카 막 증착과 같은 전공정에 의한 기판의 변형이 정렬 오차를 발생시키며, 세밀한 정렬이 요구됨에 따라 공정 시간이 길어진다는 것이다. 또한, 트렌치의 단차로 인한 불균일을 해소하기 위해 리프트-오프 공정에 필요한 포토레지스트(photoresist)의 코팅막 두께를 10㎛이상이 되게 함으로써, 작은 크기의 정렬 마크 패턴이 노광 및 현상 과정에서 변형되고 정밀성이 떨어진다.
도 3a 내지 도 3d는 종래 기술에 따른 광도파로 플랫폼 제조 방법의 다른 실시예를 나타낸 공정도이다.
먼저 도 3a와 같이, 기판(30) 상부에 하부 클래드층(31) 및 중심 코어층(33)을 순차적으로 적층하고, 상기 중심 코어층(33)을 패터닝 및 식각 공정을 통하여 광도파로 코어를 형성한다. 다음으로 중심 코어층(33) 상부에 상부 클래드층(35)을 형성하여 광도파로를 형성한다.
이어 도 3b와 같이, 상기 상부 클래드층(35) 상부에 반도체 칩의 실장 위치를 한정하는 트렌치 식각용으로 사진식각 공정을 사용하여 크롬 등의 금속 마스크층을 형성한 후, 상부 클래드층(35), 중심 코어층(33) 및 하부 클래드층(31)의 소정 영역을 식각하여 트렌치(37)를 형성한다.
다음으로 도 3c와 같이, 상기 트렌치(37) 바닥면의 소정 영역에 사진식각 공정에 의하여 테라스 식각용 마스크층을 형성한 후, 건식 식각 방법으로 하부 클래드층(31)을 소정 깊이로 식각하여 테라스(39a)를 형성한다. 이때 상기 테라스(39a) 와 함께 광소자 정렬을 위한 마크(39b)를 동시에 형성하며, 상기 트렌치 식각시 사용하였던 마스크를 그대로 둔 상태에서 식각하므로 테라스(39a)만 부분적으로 형성할 수 있다.
그리고 도 3d와 같이, 상기 마스크층을 제거한 후, 솔더 패드 및 전선 형성을 위한 UBM(40)을 형성한다.
아울러 도면에는 없으나 상기 UBM(40) 상에 솔더댐 및 솔더를 증착할 수 있다.
상기와 같은 종래 기술에 따른 광도파로 플랫폼 제조 방법에서는 정렬용 마크가 플랫폼에 대한 반도체 칩의 수직 정렬의 기준이 되는 테라스(39a)와 함께 형성된다. 즉 테라스 형성을 위한 패터닝에 정렬 마크가 포함된다.
따라서 광도파로 공정 이후 별도의 마스크 정렬이 요구되므로, 도 2의 기술과 같이 전공정에 의한 오차가 발생할 수 있다. 또한 테라스(39a)의 위치가 트렌치(37)의 경면에 가까울 경우 포토레지스트의 노광이 불충분하여 패턴의 일부가 형성되지 않거나, 식각 상태에 따라 패턴의 정밀함이 떨어져 정렬 기준이 모호해지는 문제를 가지고 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 광도파로와 함께 플립칩 본딩에 요구되는 정렬용 마크를 형성함으로써 고온 공정 및 별도의 마스크 정렬 작업 등으로 인한 공정 오차를 최소화하고, 광도파로 형성 후의 정밀한 사진식각 공정에 필요한 제작 시간을 단축하여 생산성을 향상시키는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 광도파로 플랫폼의 제조 방법의 특징은 (a) 기판 상에 하부 클래드층 및 중심 코어층을 순차적으로 적층하는 단계와, (b) 상기 중심 코어층을 패터닝 및 식각 공정하여 광도파로 코어 및 정렬용 마크를 동시에 형성하는 단계와, (c) 상기 광도파로 코어와 정렬용 마크가 형성된 기판 위에 실리카 상부 클래드층을 증착하는 단계와, (d) 상기 상부 클래드층 상에 반도체 칩의 실장 위치를 한정하는 소정 영역을 하부 클래드층이 노출되도록 식각하여 트렌치를 형성하는 단계와, (e) 상기 트렌치 바닥의 소정 영역에 상기 정렬 마크의 요철과 다른 위치에 반도체 칩의 수직 정렬의 기준이 되는 테라스를 형성하는 단계와, (f) 상기 트렌치 바닥의 정렬 마크 및 테라스와 다른 위치에 솔더 패드 및 전선 형성을 위한 UBM을 형성하는 단계를 포함하여 이루어진다.
바람직하게 상기 (a) 단계의 각 층들은 화염 가수분해 증착(flame hydrolysis deposition; FHD), 플라즈마 강화 화학기상 증착(plasma enhanced chemical vapor deposition; PECVD) 및 고압 열증착 중 적어도 하나의 방법으로 제작하는데 그 특징이 있다.
바람직하게 상기 (d) 단계는 트렌치 식각용으로 사진 식각 공정으로 형성된 금속 마스크층을 이용하여 트렌치를 형성하는데 그 특징이 있다.
바람직하게 상기 (d) 단계에서 형성되는 트렌치의 식각은 반도체 칩과 광도파로 코어의 광축이 수직 방향으로 정렬되도록 깊이를 조절하는데 그 특징이 있다.
바람직하게 상기 (f) 단계에서 형성되는 UBM은 Ti/Pt/Au 혹은 Cr/Ni/Au의 금속을 순차적으로 증착하여 형성하는데 그 특징이 있다.
바람직하게 상기 (f) 단계에서 형성되는 솔더 패드 상에 InPb, PbSn 또는 AuSn의 합금으로 이루어지는 솔더를 증착하는 단계를 더 포함하는데 그 특징이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 광도파로 플랫폼 및 그 제조 방법의 특징은 하부 클래드층 및 상부 클래드층이 적층된 기판과, 상기 하부 클래드층 및 상부 클래드층 사이에 위치하여 광도파로 코어를 형성하는 중심 코어층과, 상기 기판의 소정 영역에 상기 중심 코어층과 수직한 방향으로 상기 하부 클래드층이 노출되도록 식각하여 반도체 칩의 실장 위치를 한정하는 트렌치와, 상기 트렌치 내에 상기 중심 코어층의 광도파로 코어 형성과 함께 형성되어 광소자 정렬을 위한 플립칩 본딩(flip chip bonding)에 사용되는 정렬용 마크와, 상기 트렌치 내에 상기 정렬용 마크 외각에 형성되어 광도파로 플랫폼에 대한 반도체 칩의 수직 정렬의 기준이 되는 테라스와, 상기 트렌치 내에 형성되어 솔더 패드 및 전선 형성을 위한 UBM을 포함하여 구성되는데 있다.
바람직하게 상기 정렬용 마크는 상기 광도파로 패턴과 동일한 마스크를 사용하여 상기 중심 코어층과 동일한 물질로 구성되는데 그 특징이 있다.
바람직하게 상기 테라스는 상기 정렬용 마크와 다른 위치에 더 높게 구성되는데 그 특징이 있다.
본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 광도파로 플랫폼 및 그 제조 방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 1 은 본 발명에 따른 광도파로 플랫폼의 구성을 나타낸 도면이다.
도 1을 참조하여 설명하면, 하부 클래드층 및 상부 클래드층이 적층된 기판(100)과, 상기 하부 클래드층 및 상부 클래드층 사이에 위치하여 광도파로 코어를 형성하는 중심 코어층(13)과, 상기 기판(100)의 소정 영역에 상기 중심 코어층(13)과 수직한 방향으로 상기 하부 클래드층이 노출되도록 식각하여 반도체 칩의 실장 위치를 한정하는 트렌치(17)와, 상기 트렌치(17) 내에 상기 중심 코어층(13)의 광도파로 코어 형성과 함께 형성되어 광소자 정렬을 위한 플립칩 본딩(flip chip bonding)에 사용되는 정렬용 마크(13c)와, 상기 트렌치(17) 내에 상기 정렬용 마크(13c) 외각에 형성되어 광도파로 플랫폼에 대한 반도체 칩의 수직 정렬의 기준이 되는 테라스(18)와, 상기 트렌치(17) 내에 형성되어 솔더 패드 및 전선 형성을 위한 UBM(19)을 포함하여 구성된다.
이때, 상기 정렬용 마크(13c)는 상기 광도파로 패턴과 동일한 마스크를 사용하여 상기 중심 코어층(13)과 동일한 물질로 적어도 2개 이상 구성된다.
또한, 상기 테라스(18)는 중심 코어층(13)과 클래드층 간의 식각률 차이로 인한 요철에 영향을 받지 않도록 상기 정렬용 마크와 별개 공간에 상기 정렬용 마크보다 더 높게 구성되는 것이 바람직하다. 이때, 상기 플립칩 본딩이 높이 조절이 가능하다면 상기 테라스(18)가 생략된 구조도 가능하다.
이와 같이 구성된 본 발명에 따른 광도파로 플랫폼의 제조 방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 4a 내지 도 4f는 본 발명의 바람직한 실시 예에 따른 광도파로 플랫폼의 제조 방법을 설명하기 위하여 공정도이다.
먼저 도 4a와 같이, 기판(10)상에 하부 클래드층(11)을 형성한 후 그 상부에 중심 코어층(13)을 적층한다.
이때, 상기 기판(10)은 실리콘 기판을 사용할 수 있으며, 상기 각 층들은 화염 가수분해 증착(flame hydrolysis deposition; FHD), 플라즈마 강화 화학기상 증착(plasma enhanced chemical vapor deposition; PECVD) 및 고압 열증착 등의 방법으로 제작할 수 있다.
이어 도 4b와 같이, 상기 중심 코어층(13)을 패터닝 및 식각 공정하여 광도파로 코어 및 정렬용 마크(13a)를 동시에 형성한다. 이때 플립칩 본딩에 필요한 정렬용 마크(13a)를 종래 기술에서는 광도파로 형성 이후의 공정에서 형성하는 것과 달리, 본 발명에서는 광도파로 코어와 같은 마스크를 사용하여 동시에 형성한다.
다음으로 도 4c와 같이, 상기의 광도파로 코어(13)와 정렬용 마크(13a)가 형성된 기판 위에 실리카 상부 클래드층(15)을 증착한다. 이때, 상기 도 4a와 도 4c에 걸친 과정에서 이어지는 깊이 식각(deep etching)의 정확한 공정을 위해 각 층의 두께를 재어두는 것이 바람직하다.
그리고 도 4d와 같이, 상기 상부 클래드층(15)상에 반도체 칩의 실장 위치를 한정하는 트렌치 식각용으로 사진 식각 공정을 사용하여 크롬 등의 금속 마스크층을 형성한 후, 상부 클래드층(15), 중심 코어층(13) 및 하부 클래드층(11)을 식각하여 트렌치(17)를 형성한다. 이때, 상기 트렌치(17)의 식각 깊이는 반도체 칩과 광도파로 코어의 광축이 수직 방향으로 정밀하게 정렬되도록 조절한다.
이어 도 4e와 같이, 상기 트렌치(17) 바닥의 소정 영역에 사진 식각 공정으로 테라스 식각용 마스크층을 형성한 후, 건식 식각하여 테라스(18)를 형성한다. 이때, 상기 테라스(18)는 높이 조절이 되지 않는 플립칩 본더(flip chip bonder)의 사용에 있어, 반도체 칩과 광도파로 플랫폼의 수직 방향의 광축을 정렬하기 위한 높이 조절용 구조물로 사용된다.
따라서 광도파로 코어와 클래드층 간의 식각률(etching rate) 차이로 인한 정렬 마크(13c)의 요철이 테라스(18)의 균일한 높이에 영향을 주지 않도록, 도 1에서와 같이 서로 겹치지 않게 테라스의 모양 및 위치를 정한다. 단, 높이 조절이 가능한 플립칩 본딩의 사용에서는 본 과정은 생략 가능하다.
마지막으로 도 4f와 같이, 상기 트렌치(17) 및 테라스(18)의 형성에 사용된 금속 마스크층을 제거한 후, 상기 트렌치(17) 바닥면에 솔더 패드 및 전선 형성을 위한 UBM(19)을 형성한다. 이때, 상기 UBM(19)은 예를 들면 Ti/Pt/Au 혹은 Cr/Ni/Au 등의 금속을 순차적으로 열증착 혹은 전자빔 증착하는 방법에 의하여 형성될 수 있으며, 리프트-오프 등의 방법을 이용하여 패턴을 형성한다.
반도체 칩과 광도파로 플랫폼 간의 전기적 및 물리적 접촉을 위해 플립칩 본 딩에 사용되는 솔더를 InPb, PbSn 또는 AuSn 등의 합금 재료로 상기 솔더 패드 상에 증착할 수 있다.
이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 광도파로 플랫폼 및 그 제조 방법은 다음과 같은 효과가 있다.
첫째, 광도파로 코어의 형성 과정에서 플립칩 본딩에 필요한 정렬 마크를 동시에 형성함으로써, 종래 기술에서와 같이 광도파로 공정 이후의 마스크 정렬에 의한 정렬 오차가 발생되지 않는 효과가 있다.
둘째, 종래의 기술에서는 트렌치로 인한 단차를 해소하기 위하여 이후의 사진 식각 공정에서 두꺼운 포토레지스트를 사용하게 되어, 정밀한 정렬 마크를 형성하기 어려운 반면, 본 발명에 따른 제작 방법에서는 평탄한 면에 광도파로 코어와 함께 세밀한 패터닝 및 식각 공정이 이루어지므로, 정렬 마크가 패턴의 크기와 관계없이 모양이 변형되거나 소멸되지 않는 효과가 있다.
셋째, 본 발명에 따른 광도파로 플랫폼은 광도파로 코어와 함께 정렬용 마크를 형성함으로써 플립칩 본딩에 있어 정렬 정밀도 높일 수 있음과 동시에 트렌치 및 테라스, UBM과 같은 후속 공정에서 정밀한 사진 식각 공정이 필요치 않아, 공정 시간이 단축되어 제조 단가를 낮출 수 있는 효과가 있다.

Claims (9)

  1. (a) 기판 상에 하부 클래드층 및 중심 코어층을 순차적으로 적층하는 단계와,
    (b) 상기 중심 코어층을 패터닝 및 식각 공정하여 광도파로 코어 및 정렬용 마크를 동시에 형성하는 단계와,
    (c) 상기 광도파로 코어와 정렬용 마크가 형성된 기판 위에 실리카 상부 클래드층을 증착하는 단계와,
    (d) 상기 상부 클래드층 상에 반도체 칩의 실장 위치를 한정하는 소정 영역을 하부 클래드층이 노출되도록 식각하여 트렌치를 형성하는 단계와,
    (e) 상기 트렌치 바닥의 소정 영역에 상기 정렬 마크의 요철과 다른 위치에 반도체 칩의 수직 정렬의 기준이 되는 테라스를 형성하는 단계와,
    (f) 상기 트렌치 바닥의 정렬 마크 및 테라스와 다른 위치에 솔더 패드 및 전선 형성을 위한 UBM을 형성하는 단계를 포함하여 이루어지는 광도파로 플랫폼의 제조 방법.
  2. 제 1 항에 있어서,
    상기 (a) 단계의 각 층들은 화염 가수분해 증착(flame hydrolysis deposition; FHD), 플라즈마 강화 화학기상 증착(plasma enhanced chemical vapor deposition; PECVD) 및 고압 열증착 중 적어도 하나의 방법으로 제작하는 광도파로 플랫폼의 제조 방법.
  3. 제 1 항에 있어서,
    상기 (d) 단계는 트렌치 식각용으로 사진 식각 공정으로 형성된 금속 마스크층을 이용하여 트렌치를 형성하는 광도파로 플랫폼의 제조 방법.
  4. 제 1 항에 있어서,
    상기 (d) 단계에서 형성되는 트렌치의 식각은 반도체 칩과 광도파로 코어의 광축이 수직 방향으로 정렬되도록 깊이를 조절하는 광도파로 플랫폼의 제조 방법.
  5. 제 1 항에 있어서,
    상기 (f) 단계에서 형성되는 UBM은 Ti/Pt/Au 혹은 Cr/Ni/Au의 금속을 순차적으로 증착하여 형성하는 광도파로 플랫폼의 제조 방법.
  6. 제 1 항에 있어서,
    상기 (f) 단계에서 형성되는 솔더 패드 상에 InPb, PbSn 또는 AuSn의 합금으로 이루어지는 솔더를 증착하는 단계를 더 포함하는 광도파로 플랫폼의 제조 방법.
  7. 하부 클래드층 및 상부 클래드층이 적층된 기판과,
    상기 하부 클래드층 및 상부 클래드층 사이에 위치하여 광도파로 코어를 형성하는 중심 코어층과,
    상기 기판의 소정 영역에 상기 중심 코어층과 수직한 방향으로 상기 하부 클래드층이 노출되도록 식각하여 반도체 칩의 실장 위치를 한정하는 트렌치와,
    상기 트렌치 내에 상기 중심 코어층의 광도파로 코어 형성과 함께 형성되어 광소자 정렬을 위한 플립칩 본딩(flip chip bonding)에 사용되는 정렬용 마크와,
    상기 트렌치 내에 상기 정렬용 마크 외각에 형성되어 광도파로 플랫폼에 대한 반도체 칩의 수직 정렬의 기준이 되는 테라스와,
    상기 트렌치 내에 형성되어 솔더 패드 및 전선 형성을 위한 UBM을 포함하여 구성되는 광도파로 플랫폼.
  8. 제 7 항에 있어서,
    상기 정렬용 마크는 상기 광도파로 패턴과 동일한 마스크를 사용하여 상기 중심 코어층과 동일한 물질로 구성되는 광도파로 플랫폼.
  9. 제 7 항에 있어서,
    상기 테라스는 상기 정렬용 마크와 다른 위치에 더 높게 구성되는 광도파로 플랫폼.
KR1020060051511A 2006-06-08 2006-06-08 광도파로 플랫폼 및 그 제조 방법 KR100757233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060051511A KR100757233B1 (ko) 2006-06-08 2006-06-08 광도파로 플랫폼 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060051511A KR100757233B1 (ko) 2006-06-08 2006-06-08 광도파로 플랫폼 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100757233B1 true KR100757233B1 (ko) 2007-09-10

Family

ID=38737203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060051511A KR100757233B1 (ko) 2006-06-08 2006-06-08 광도파로 플랫폼 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100757233B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935740B1 (ko) 2007-03-23 2010-01-06 닛본 덴끼 가부시끼가이샤 광 도파관 소자 및 광 도파관 소자의 제조 방법
KR101419502B1 (ko) * 2012-12-11 2014-07-14 한국광기술원 전자기기의 외부기기와의 인터페이싱을 위한 마이크로폼 팩터 광전모듈
KR20190015069A (ko) 2017-08-04 2019-02-13 한국전자통신연구원 광 모듈 플랫폼 구조 및 제조방법
WO2023036104A1 (zh) * 2021-09-10 2023-03-16 中兴通讯股份有限公司 光连接器及制作方法
CN116953850A (zh) * 2023-09-19 2023-10-27 济南量子技术研究院 一种铌酸锂薄膜波导器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323144A (ja) * 1992-03-18 1993-12-07 Furukawa Electric Co Ltd:The 光導波路素子の作製方法
JPH06281826A (ja) * 1993-03-26 1994-10-07 Furukawa Electric Co Ltd:The 石英系光導波路部品の製造方法
JPH08111518A (ja) * 1994-10-11 1996-04-30 Hitachi Cable Ltd ハイブリッド光集積回路及びその製造方法並びに光伝送モジュール
US6553171B1 (en) 1999-10-21 2003-04-22 Nhk Spring Co., Ltd. Optical component having positioning markers and method for making the same
KR100427582B1 (ko) 2002-08-08 2004-04-28 한국전자통신연구원 광도파로 플랫폼 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323144A (ja) * 1992-03-18 1993-12-07 Furukawa Electric Co Ltd:The 光導波路素子の作製方法
JPH06281826A (ja) * 1993-03-26 1994-10-07 Furukawa Electric Co Ltd:The 石英系光導波路部品の製造方法
JPH08111518A (ja) * 1994-10-11 1996-04-30 Hitachi Cable Ltd ハイブリッド光集積回路及びその製造方法並びに光伝送モジュール
US6553171B1 (en) 1999-10-21 2003-04-22 Nhk Spring Co., Ltd. Optical component having positioning markers and method for making the same
KR100427582B1 (ko) 2002-08-08 2004-04-28 한국전자통신연구원 광도파로 플랫폼 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935740B1 (ko) 2007-03-23 2010-01-06 닛본 덴끼 가부시끼가이샤 광 도파관 소자 및 광 도파관 소자의 제조 방법
KR101419502B1 (ko) * 2012-12-11 2014-07-14 한국광기술원 전자기기의 외부기기와의 인터페이싱을 위한 마이크로폼 팩터 광전모듈
KR20190015069A (ko) 2017-08-04 2019-02-13 한국전자통신연구원 광 모듈 플랫폼 구조 및 제조방법
WO2023036104A1 (zh) * 2021-09-10 2023-03-16 中兴通讯股份有限公司 光连接器及制作方法
CN116953850A (zh) * 2023-09-19 2023-10-27 济南量子技术研究院 一种铌酸锂薄膜波导器件及其制备方法
CN116953850B (zh) * 2023-09-19 2024-01-19 济南量子技术研究院 一种铌酸锂薄膜波导器件及其制备方法

Similar Documents

Publication Publication Date Title
US9335474B2 (en) Optical devices and methods of fabricating the same
JP4796884B2 (ja) 光導波路デバイスの製造方法
JP2009086238A (ja) 平面光波回路及びその製造方法並びに光導波路デバイス
US6621961B2 (en) Self-alignment hybridization process and component
KR0155508B1 (ko) 자기 정렬된 광섬유-광소자 결합장치의 제조방법
KR100757233B1 (ko) 광도파로 플랫폼 및 그 제조 방법
EP1850157B1 (en) Manufacturing method of an optical waveguide device
US6841860B2 (en) Flip-chip bonding structure and method for making the same
KR100456672B1 (ko) 광도파로 플랫폼 및 그 제조 방법
KR100427582B1 (ko) 광도파로 플랫폼 및 그 제조 방법
JP6384152B2 (ja) 光デバイス及びその製造方法
EP1211532A2 (en) Optical device for mounting optical elements
CN115185038B (zh) 一种半导体器件及其制作方法
JP2002169064A (ja) 光部品実装用基板及びその製造方法並びに光モジュール
EP1141757A1 (en) Optical component having positioning markers and method for making the same
JP3204437B2 (ja) ハイブリッド光集積用実装基板の作製方法
KR100527107B1 (ko) 광도파로 플랫폼 및 그 제조 방법
JP4471508B2 (ja) 光部品実装用基板の製造方法
KR100396432B1 (ko) 3차원 구조의 패턴을 이용한 반도체 소자 제조 방법
JP2001124961A (ja) 光部品実装用基板及びその製造方法
JP2003114366A (ja) 光部品実装用基板及びその製造方法並びに光モジュール
KR20030056333A (ko) 광도파로 플랫폼 및 그 제조 방법
JPH0997796A (ja) 半導体装置の製造方法
KR20040093227A (ko) 실리콘 광벤치 제조 방법
KR20080060839A (ko) 반도체 소자의 콘택 홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100901

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee