JP6556511B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6556511B2
JP6556511B2 JP2015121692A JP2015121692A JP6556511B2 JP 6556511 B2 JP6556511 B2 JP 6556511B2 JP 2015121692 A JP2015121692 A JP 2015121692A JP 2015121692 A JP2015121692 A JP 2015121692A JP 6556511 B2 JP6556511 B2 JP 6556511B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
silicon
manufacturing
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015121692A
Other languages
English (en)
Other versions
JP2017009636A (ja
Inventor
達矢 宇佐美
達矢 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015121692A priority Critical patent/JP6556511B2/ja
Priority to CN201610340793.0A priority patent/CN106257676B/zh
Priority to US15/174,981 priority patent/US9885829B2/en
Publication of JP2017009636A publication Critical patent/JP2017009636A/ja
Priority to US15/871,504 priority patent/US10901152B2/en
Application granted granted Critical
Publication of JP6556511B2 publication Critical patent/JP6556511B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1223—Basic optical elements, e.g. light-guiding paths high refractive index type, i.e. high-contrast waveguides
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/0121—Operation of devices; Circuit arrangements, not otherwise provided for in this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction in an optical waveguide structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12038—Glass (SiO2 based materials)
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Description

本発明は半導体装置およびその製造方法に関し、例えばＳＯＩ（Silicon On Insulator）基板を用いた半導体装置およびその製造に好適に利用できるものである。
ＳＯＩ層となる第一の半導体基板と支持基板となる第二の半導体基板を清浄な雰囲気下で密着させることで直接接合する技術が、特開平７−７４３２８号公報（特許文献１）に記載されている。ＳＯＩ層となる第一の半導体基板の酸化膜に溝を形成することにより、ＳＯＩ基板のそりを低減することができる。
ウェハの処理前にウェハ裏面酸化膜の厚さを検知し、その厚さに応じた一連の電圧シーケンス（離脱シーケンス）を印加する技術が、特開２０００−３１２５２号公報（特許文献２）に記載されている。この離脱シーケンスの印加により、ウェハの離脱がスムーズに行われる。
特開平７−７４３２８号公報 特開２０００−３１２５２号公報
半導体製造装置では、ウェハを吸着し、保持する方法の一つとして静電チャックが用いられている。静電チャックは、ウェハの全面吸着が可能であり、特に、大口径ウェハを保持する方法として用いられている。しかし、裏面絶縁膜を有するＳＯＩ基板からなるウェハ（以下、ＳＯＩウェハと言う。）の場合、ＳＯＩウェハに残留する電荷に起因して、静電チャックの残留吸着力が減少せず、ＳＯＩウェハが静電チャックに張り付くことがある。このため、ＳＯＩウェハを静電チャックから離脱させる際に、ＳＯＩウェハの割れまたは搬送不良などの不具合が生じることがある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、シリコンからなる基板と、基板の主面上に形成され、シリコンに対して圧縮応力を発生させる第１クラッド層と、第１クラッド層上に形成されたシリコンからなる光導波路と、光導波路を覆うように第１クラッド層上に形成された第２クラッド層と、を備える。さらに、シリコンに対して引張応力を発生させる絶縁膜が、第２クラッド層上で、かつ、光導波路から第１クラッド層の厚さ以上離れた領域に形成されている。
また、一実施の形態による半導体装置の製造方法は、シリコンからなる基板と、基板の第１主面上に形成され、シリコンに対して圧縮応力を発生させる第１クラッド層と、第１クラッド層上に形成されたシリコン層と、基板の第１主面と反対側の第２主面上に形成され、シリコンに対して圧縮応力を発生させる裏面クラッド層と、を有するＳＯＩ基板を準備する工程を含む。さらに、シリコン層を加工して、シリコン層からなる光導波路を形成する工程、光導波路を覆うように、第１クラッド層上に第２クラッド層を形成する工程、第２クラッド層上に、シリコンに対して引張応力を発生させる絶縁膜を形成する工程、上記絶縁膜を形成した後に、裏面クラッド層を除去する工程、光導波路の上方に位置する絶縁膜を除去する工程を含む。そして、上記絶縁膜を除去する工程では、光導波路と絶縁膜との距離が第１クラッド層の厚さ以上となるように、絶縁膜を除去する。
一実施の形態によれば、半導体製造装置に備わる静電チャックから、不具合が生じることなくＳＯＩウェハを吸着させ、離脱させることができる。
実施の形態１による半導体装置の要部断面図である。 実施の形態１による半導体装置の第１変形例の要部断面図である。 実施の形態１による半導体装置の製造工程を示す要部断面図である。 図３に続く、半導体装置の製造工程を示す要部断面図である。 図４に続く、半導体装置の製造工程を示す要部断面図である。 図５に続く、半導体装置の製造工程を示す要部断面図である。 図６に続く、半導体装置の製造工程を示す要部断面図である。 図７に続く、半導体装置の製造工程を示す要部断面図である。 図８に続く、半導体装置の製造工程を示す要部断面図である。 図９に続く、半導体装置の製造工程を示す要部断面図である。 実施の形態１による半導体装置の第２変形例の要部断面図である。 実施の形態２による半導体装置の要部断面図である。 実施の形態２による半導体装置の製造工程を示す要部断面図である。 図１３に続く、半導体装置の製造工程を示す要部断面図である。 図１４に続く、半導体装置の製造工程を示す要部断面図である。 図１５に続く、半導体装置の製造工程を示す要部断面図である。 図１６に続く、半導体装置の製造工程を示す要部断面図である。 図１７に続く、半導体装置の製造工程を示す要部断面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態において、窒化シリコン、窒化珪素またはシリコンナイトライドというときは、化学量論的組成であるＳｉ３Ｎ４は勿論であるが、それのみではなく、シリコンの窒化物で類似組成の絶縁膜を含むものとする。
また、以下の実施の形態において「圧縮応力」とは、ＳＯＩウェハを構成する単結晶シリコン（Ｓｉ）からなる半導体基板に対して圧縮応力を生じさせる力であり、「引張応力」とは、ＳＯＩウェハを構成する単結晶シリコン（Ｓｉ）からなる半導体基板に対して引張応力を生じさせる力である。例えばシリコンウェハの主面上に絶縁膜を成膜した場合、シリコンウェハに対して圧縮応力が発生すると、絶縁膜が形成された主面が凸になるようにシリコンウェハは反り、シリコンウェハに対して引張応力が発生すると、絶縁膜が形成された主面が凹になるようにシリコンウェハは反る。
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
近年、シリコンを材料とした光信号用の伝送線路を作製し、この光信号用の伝送線路により構成した光回路をプラットフォームとして、種々の光デバイスと電子デバイスとを集積することで光通信用モジュールを実現する技術、いわゆるシリコンフォトニクス技術の開発が積極的に行われている。
以下に、本実施の形態１によるシリコンフォトニクス技術を用いた半導体装置の構造およびその製造方法について説明する。本実施の形態１では、ＳＯＩ基板上に集積された光信号用導波路部を有する半導体装置を主に例示するが、これに限定されるものではない。また、本実施の形態１では、２層構造の多層配線を有する半導体装置を例示するが、これに限定されるものではない。
＜半導体装置の構造＞
本実施の形態１による半導体装置の構造を、図１を用いて説明する。図１は、本実施の形態１による半導体装置の要部断面図である。
図１に示すように、半導体装置には、光信号用の導波路（光導波路、伝送線路、光信号線とも言う。）ＯＴＬが形成されている。導波路ＯＴＬは、単結晶シリコン（Ｓｉ）からなる半導体基板ＳＵＢの第１主面（表面とも言う。）上に、第１絶縁膜（ＢＯＸ層、下層クラッド層、第１クラッド層とも言う。）ＣＬを介して形成されたシリコン（Ｓｉ）からなる半導体層（ＳＯＩ層とも言う。）ＳＬにより構成されている。
第１絶縁膜ＣＬは、シリコン（Ｓｉ）よりも圧縮応力が高い材質の酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１μｍ以上、好ましくは２μｍ程度である。このように、第１絶縁膜ＣＬは相対的に厚く形成されているので、半導体基板ＳＵＢと半導体層ＳＬとの間の静電容量を小さく抑えることができる。また、導波路ＯＴＬにおける光の伝播損失を防止することができる。半導体層ＳＬの厚さは、例えば１００〜３００ｎｍが適切な範囲と考えられるが（他の条件によってはこの範囲に限定されないことはもとよりである）、２００ｎｍを中心値とする範囲が最も好適と考えられる。
ここでは、導波路ＯＴＬの一例として、矩形光導波路について説明するが、これに限定されるものではなく、例えばリブ（rib）型光導波路などであってもよい。なお、矩形光導波路とは、光が進行する方向と直交する断面が四角形状の導波路である。また、リブ型光導波路とは、光が進行する方向と直交する断面が凸形状の導波路であって、平板の表面に横方向の光を閉じ込める効果を持つ凸部を設けた構造である。
導波路ＯＴＬを構成する半導体層ＳＬは、平板状に加工されており、紙面垂直方向（図１に示すｚ方向）に延在している。従って、導波路ＯＴＬ内に導入される光信号は、紙面垂直方向に進行する。導波路ＯＴＬの高さ（紙面上下方向（図１に示すｙ方向）の寸法）は半導体層ＳＬの厚さであり、例えば１００〜３００ｎｍ程度である。導波路ＯＴＬには不純物が導入されており、その不純物濃度は、例えば１０１５〜１０１９ｃｍ−３の範囲であり、代表的な値としては、例えば１０１５ｃｍ−３程度である。
導波路ＯＴＬは第１層間絶縁膜（上層クラッド層、第２クラッド層とも言う。）ＩＤ１に覆われている。第１層間絶縁膜ＩＤ１は、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１μｍ以上、好ましくは２μｍ程度である。第１層間絶縁膜ＩＤ１上には、シリコン（Ｓｉ）よりも引張応力が高い材質の第２絶縁膜ＴＳが形成されている。第２絶縁膜ＴＳは、例えば水素含有量が１％以下の窒化シリコン（Ｓｉ３Ｎ４）膜などであり、例えばＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法またはプラズマＣＶＤ（Chemical Vapor Deposition）法により形成される。第２絶縁膜ＴＳの厚さは、例えば１００〜２００ｎｍ程度である。
第２絶縁膜ＴＳは、導波路ＯＴＬの直上には形成されておらず、導波路ＯＴＬから所定の距離、例えば２μｍ以上離れた領域に形成されている。なお、以下の説明では、特に断らない限り、導波路ＯＴＬと第２絶縁膜ＴＳとの距離と記載した場合は、導波路ＯＴＬと第２絶縁膜ＴＳとの最短距離Ｌを意味する。
本実施の形態１では、導波路ＯＴＬと第２絶縁膜ＴＳとの距離を２μｍ以上としているが、この距離は、第１絶縁膜ＣＬの厚さを基に決定している。すなわち、第１絶縁膜ＣＬの厚さは、単結晶シリコン（Ｓｉ）からなる半導体基板ＳＵＢが導波路ＯＴＬにおける光の伝播に影響を及ぼさない厚さに設定されているので、導波路ＯＴＬと第２絶縁膜ＴＳとの距離も第１絶縁膜ＣＬの厚さ以上とすることにより、第２絶縁膜ＴＳが導波路ＯＴＬにおける光の伝播に影響を及ぼさなくすることができる。従って、本実施の形態１では、第１絶縁膜ＣＬの好ましい厚さを、例えば２μｍ程度としていることから、導波路ＯＴＬと第２絶縁膜ＴＳとの距離を２μｍ以上としたが、言い換えれば、導波路ＯＴＬと第２絶縁膜ＴＳとの距離は、第１絶縁膜ＣＬの厚さ以上であればよい。
第１層間絶縁膜ＩＤ１上には、第１層目の配線Ｍ１が形成されている。第１層目の配線Ｍ１は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）またはアルミニウム−銅合金（Ａｌ−Ｃｕ合金）からなる主導電材料と、主導電材料の下面および上面に形成されたバリアメタルとから構成されている。バリアメタルは、第１層目の配線Ｍ１を構成する主導電材料の金属の拡散防止などのために設けられており、例えばタンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）などからなる。その厚さは、例えば５〜２０ｎｍ程度である。
第１層間絶縁膜ＩＤ１には、導波路ＯＴＬに達する第１接続孔（コンタクト・ホールとも言う。）ＣＴ１が形成されている。第１接続孔ＣＴ１の内部には、バリアメタルが併用されたタングステン（Ｗ）を主導電材料とする第１プラグ（埋め込み電極、埋め込みコンタクトとも言う。）ＰＬ１が形成されている。バリアメタルは、第１プラグＰＬ１を構成する主導電材料の金属の拡散防止などのために設けられており、例えばチタン（Ｔｉ）または窒化チタン（ＴｉＮ）などからなる。その厚さは、例えば５〜２０ｎｍ程度である。この第１プラグＰＬ１を介して導波路ＯＴＬと第１層目の配線Ｍ１とが電気的に接続されている。
第１層目の配線Ｍ１は第２層間絶縁膜ＩＤ２に覆われている。第２層間絶縁膜ＩＤ２は、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１μｍ以上である。
第２層間絶縁膜ＩＤ２上には、第２層目の配線Ｍ２が形成されている。第２層目の配線Ｍ２は、上記第１層目の配線Ｍ１と同様に、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）またはアルミニウム−銅合金（Ａｌ−Ｃｕ合金）からなる主導電材料と、主導電材料の下面および上面に形成されたバリアメタルとから構成されている。バリアメタルは、第２層目の配線Ｍ２を構成する主導電材料の金属の拡散防止などのために設けられており、例えばタンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）などからなる。その厚さは、例えば５〜２０ｎｍ程度である。
第２層間絶縁膜ＩＤ２には、第１層目の配線Ｍ１に達する第２接続孔（ビア・ホールとも言う。）ＣＴ２が形成されている。第２接続孔ＣＴ２の内部には、バリアメタルが併用されたタングステン（Ｗ）を主導電材料とする第２プラグ（埋め込み電極、埋め込みコンタクトとも言う。）ＰＬ２が形成されている。上記第１プラグＰＬ１と同様に、バリアメタルは、第２プラグＰＬ２を構成する主導電材料の金属の拡散防止などのために設けられており、例えばチタン（Ｔｉ）または窒化チタン（ＴｉＮ）などからなる。その厚さは、例えば５〜２０ｎｍ程度である。この第２プラグＰＬ２を介して第１層目の配線Ｍ１と第２層目の配線Ｍ２とが電気的に接続されている。
第２層目の配線Ｍ２は保護膜ＴＣにより覆われており、その一部を開口して、第２層目の配線Ｍ２の上面を露出させている。保護膜ＴＣは、例えば酸窒化シリコン（ＳｉＯＮ）、ＰＳＧ（Phospho Silicate Glass）膜または窒化シリコン（Ｓｉ３Ｎ４）膜などからなる。
＜半導体装置の構造の特徴および効果＞
従来のＳＯＩウェハでは、ＳＯＩウェハのそりを防止するために、半導体基板ＳＬの第１主面とは反対側の第２主面（裏面とも言う。）上に絶縁膜を形成する必要がある。しかし、その裏面に絶縁膜を形成したＳＯＩウェハでは、その裏面に絶縁膜を形成しないＳＯＩウェハと比べると、静電チャックの吸着残留力がさらに大きくなる。ＳＯＩウェハの裏面に絶縁膜を形成しなければ、吸着残留力を減少させることはできるが、第１絶縁膜ＣＬの圧縮応力により、ＳＯＩウェハのそりが発生して、ＳＯＩウェハの静電チャック上での移動または搬送不良などの不具合が生じることがある。
しかし、本実施の形態１による半導体装置では、静電チャックを備えた半導体製造装置でＳＯＩウェハを処理する前に、ＳＯＩウェハの裏面の絶縁膜を除去することにより、静電チャックを備えた半導体製造装置を用いた場合でも、ＳＯＩウェハから電荷を逃がしやすくすることができる。これにより、ＳＯＩウェハの裏面に電荷が溜まりにくくなり、静電チャックの残留吸着力が減少して、ＳＯＩウェハの静電チャックへの張り付きを回避することができる。なお、その詳細については、後述の半導体装置の製造方法において説明する。
但し、この場合、ＳＯＩウェハのそりが問題となる。しかし、第１層間絶縁膜ＩＤ１上には、引張応力を有する第２絶縁膜ＴＳが形成されているので、第１絶縁膜ＣＬの圧縮応力が緩和して、ＳＯＩウェハのそりを低減することができる。これにより、ＳＯＩウェハのそりに起因するＳＯＩウェハの静電チャック上での移動および搬送不良などの不具合も回避することができる。
ところで、第２絶縁膜ＴＳの引張応力によって第１絶縁膜ＣＬの圧縮応力を相殺するには、第２絶縁膜ＴＳを半導体基板ＳＵＢの全面に形成することが望ましい。しかし、第１絶縁膜ＣＬおよび第１層間絶縁膜ＩＤ１を酸化シリコン（ＳｉＯ２）で構成し、第２絶縁膜ＴＳを窒化シリコン（Ｓｉ３Ｎ４）で構成した場合、第２絶縁膜ＴＳと導波路ＯＴＬとの距離が近くなると、導波路ＯＴＬにおける光の伝播損失が大きくなるという問題が生じる。これは、酸化シリコン（ＳｉＯ２）の屈折率が１．４５程度であるに対して、窒化シリコン（Ｓｉ３Ｎ４）の屈折率が２．００程度であり、両者の屈折率が互いに異なることに起因する。このため、導波路ＯＴＬにおける光の伝播に影響を及ぼさない領域に、第２絶縁膜ＴＳを形成する必要がある。
そこで、本実施の形態１では、前述したように、第２絶縁膜ＴＳを、導波路ＯＴＬの直上には形成せず、導波路ＯＴＬから２μｍ以上離れた領域に形成している。この第２絶縁膜ＴＳの配置は、第１層間絶縁膜ＩＤ１の厚さが、第１絶縁膜ＣＬの厚さよりも薄い場合に有効である。なお、導波路ＯＴＬが形成される領域は、半導体装置の平面視における１〜２％程度であるので、余裕をもった配置を考えても、半導体装置の平面視における９０％程度の領域を第２絶縁膜ＴＳで覆うことが可能である。
一方、導波路ＯＴＬ上の第１層間絶縁膜ＩＤ１の厚さが、第１絶縁膜ＣＬの厚さよりも厚い場合は、第２絶縁膜ＴＳを第１層間絶縁膜ＩＤ１上の全面に形成することができる。
図２は、本実施の形態１による半導体装置の第１変形例の要部断面図である。
導波路ＯＴＬ上の第１層間絶縁膜ＩＤ１の厚さが、第１絶縁膜ＣＬの厚さよりも厚くなるように、第１層間絶縁膜ＩＤ１を形成して、この第１層間絶縁膜ＩＤ１上の全面に第２絶縁膜ＴＳを形成する。第２絶縁膜ＴＳの厚さは、例えば１００〜２００ｎｍ程度である。これにより、第２絶縁膜ＴＳの引張応力によって第１絶縁膜ＣＬの圧縮応力を相殺することができる。
＜半導体装置の製造方法＞
本実施の形態１による半導体装置の製造方法を、図３〜図９を用いて工程順に説明する。図３〜図９は、本実施の形態１による製造工程中の半導体装置の要部断面図である。
まず、図３に示すように、半導体基板ＳＵＢと、半導体基板ＳＵＢの第１主面上に形成された第１絶縁膜ＣＬと、第１絶縁膜ＣＬ上に形成された半導体層ＳＬと、半導体基板ＳＵＢの第１主面と反対側の第２主面上に形成された第１裏面絶縁膜ＲＣＬと、からなるＳＯＩ基板（この段階ではＳＯＩウェハと称する平面略円形の基板）を準備する。
半導体基板ＳＵＢは単結晶シリコン（Ｓｉ）からなる支持基板であり、第１絶縁膜ＣＬおよび第１裏面絶縁膜ＲＣＬは酸化シリコン（ＳｉＯ２）からなり、半導体層ＳＬはシリコン（Ｓｉ）からなる。半導体基板ＳＵＢの厚さは、例えば７５０μｍ程度である。第１絶縁膜ＣＬおよび第１裏面絶縁膜ＲＣＬの厚さは、例えば１μｍ以上、好ましくは２μｍ程度である。第１絶縁膜ＣＬおよび第１裏面絶縁膜ＲＣＬは圧縮応力を有する。半導体層ＳＬの厚さは、例えば１００〜３００ｎｍ程度、好ましくは２００ｎｍ程度である。
ＳＯＩ基板は、例えばＳＩＭＯＸ（Silicon Implanted Oxide）法、貼り合わせ法またはスマートカット（Smart-Cut）法などにより形成することができる。ＳＩＭＯＸ法では、例えばシリコン（Ｓｉ）からなる半導体基板の主面に高いエネルギーで酸素をイオン注入し、その後の熱処理でシリコン（Ｓｉ）と酸素（Ｏ）とを結合させて絶縁膜を形成することにより、ＳＯＩ基板は形成される。また、貼り合わせ法では、例えば上面に絶縁膜を形成したシリコン（Ｓｉ）からなる半導体基板と、もう１枚のシリコン（Ｓｉ）からなる半導体基板とを高熱および圧力を加えることで接着して貼り合わせた後、片側の半導体基板を研磨して薄膜化することで、ＳＯＩ基板は形成される。また、スマートカット法では、例えばシリコン（Ｓｉ）からなる半導体基板の主面に絶縁膜を形成した後、水素イオン注入を行い、もう１枚のシリコン（Ｓｉ）からなる半導体基板と接合する。その後、熱処置を行うことにより、水素脆化現象を利用して片方の半導体基板を剥離することで、ＳＯＩ基板は形成される。
次に、半導体層ＳＬ上に形成したレジストパターンをマスクとしたドライエッチングにより、半導体層ＳＬを矩形に加工した後、矩形の半導体層ＳＬに不純物を導入する。その不純物濃度は、例えば１０１５〜１０１９ｃｍ−３の範囲であり、代表的な値としては、例えば１０１５ｃｍ−３程度である。以上の工程により、導波路ＯＴＬが形成される。
次に、導波路ＯＴＬを覆うように第１絶縁膜ＣＬ上に下層絶縁膜ＩＤ１ａを形成する。下層絶縁膜ＩＤ１ａは、例えばプラズマＣＶＤ法により形成された酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば２μｍ程度である。その後、下層絶縁膜ＩＤ１ａの上面を、例えばＣＭＰ（Chemical Mechanical Polishing）法などにより、平坦化する。
次に、図４に示すように、下層絶縁膜ＩＤ１ａ上および第１裏面絶縁膜ＲＣＬ上にそれぞれ、例えばＬＰＣＶＤ法により窒化シリコン（Ｓｉ３Ｎ４）からなる第２絶縁膜ＴＳおよび第２裏面絶縁膜ＲＴＳを形成する。第２絶縁膜ＴＳおよび第２裏面絶縁膜ＲＴＳの厚さは、例えば１００〜２００ｎｍ程度である。
第２絶縁膜ＴＳおよび第２裏面絶縁膜ＲＴＳの水素含有量は１％以下であり、第２絶縁膜ＴＳおよび第２裏面絶縁膜ＲＴＳは引張応力を有する。ＬＰＣＶＤ法により形成された窒化シリコン（Ｓｉ３Ｎ４）であることは、例えばＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析）、ＸＰＳ（X-ray Photoelectron Spectroscopy：Ｘ線光電子分光）またはＦＴＩＲ（Fourier Transform Infrared Spectroscopy：フーリエ変換赤外分光光度計）などで確認することができる。
ここでは、引張応力を有する第２絶縁膜ＴＳおよび第２裏面絶縁膜ＲＴＳとして、ＬＰＣＶＤ法により形成された窒化シリコン（Ｓｉ３Ｎ４）を例示したが、これに限定されるものではない。
ＬＰＣＶＤ法に代えて、プラズマＣＶＤ法により窒化シリコン（Ｓｉ３Ｎ４）を形成してもよい。但し、プラズマＣＶＤ法により形成された窒化シリコン（Ｓｉ３Ｎ４）膜は、ＬＰＣＶＤ法により形成された窒化シリコン（Ｓｉ３Ｎ４）膜よりも水素含有量が増加する。水素含有量が多いと引張応力が低くなるため、プラズマＣＶＤ法により形成された窒化シリコン（Ｓｉ３Ｎ４）膜では、成膜後に水素含有量を低減させる必要がある。例えばＳｉＨ４＋ＮＨ３（＋Ｎ２）ガスを用いたプラズマＣＶＤ法により成膜した窒化シリコン（Ｓｉ３Ｎ４）膜は圧縮応力を有する。そこで、この窒化シリコン（Ｓｉ３Ｎ４）膜にＵＶ光を照射してＳｉ−Ｈ結合を切断する。これにより、引張応力を有する窒化シリコン（Ｓｉ３Ｎ４）膜を得ることができる。
また、窒化シリコン（Ｓｉ３Ｎ４）に代えて、炭素を含有した窒化シリコン（ＳｉＣＮ）、ホウ素を含有した窒化シリコン（ＳｉＢＮ）、または炭素およびホウ素を含有した窒化シリコン（ＳｉＢＣＮ）であってもよい。炭素を含有した窒化シリコン（ＳｉＣＮ）膜は、３ＭＳ（Trimethylsilane）ガスまたは４ＭＳ（Tetramethylsilane）＋ＮＨ３＋Ｎ２＋Ｈｅガスを用いたプラズマＣＶＤ法により成膜することができる。また、ホウ素を含有した窒化シリコン（ＳｉＢＮ）膜または炭素およびホウ素を含有した窒化シリコン（ＳｉＢＣＮ）膜は、上記ガスにＢ２Ｈ６ガスを添加したプラズマＣＶＤ法により成膜することができる。
次に、図５に示すように、第１裏面絶縁膜ＲＣＬおよび第２裏面絶縁膜ＲＴＳをウエットエッチングにより除去する。第１裏面絶縁膜ＲＣＬを除去しても、第２絶縁膜ＴＳが形成されているので、第１絶縁膜ＣＬの圧縮圧力と第２絶縁膜ＴＳの引張圧力とが互いに相殺して、ＳＯＩ基板のそりを低減することができる。
次に、図６に示すように、第２絶縁膜ＴＳ上に形成したレジストパターンをマスクとしたドライエッチングにより、導波路ＯＴＬ上の上方に位置する第２絶縁膜ＴＳを除去する。この際、導波路ＯＴＬと第２絶縁膜ＴＳとの距離が２μｍ以上となるように第２絶縁膜ＴＳを除去する。
次に、図７に示すように、露出した下層絶縁膜ＩＤ１ａ上、および第２絶縁膜ＴＳ上に、例えばプラズマＣＶＤ法により酸化シリコン（ＳｉＯ２）からなる上層絶縁膜ＩＤ１ｂを形成する。続いて、上層絶縁膜ＩＤ１ｂの上面を、例えばＣＭＰ法などにより、平坦化して、第２絶縁膜ＴＳを露出させる。これにより、導波路ＯＴＬの上方の領域には、下層絶縁膜ＩＤ１ａと上層絶縁膜ＩＤ１ｂとからなる第１層間絶縁膜ＩＤ１が形成され、導波路ＯＴＬの上方の領域以外の領域には、下層絶縁膜ＩＤ１ａからなる第１層間絶縁膜ＩＤ１と第２絶縁膜ＴＳとが形成される。
次に、第１層間絶縁膜ＩＤ１に、導波路ＯＴＬに達する第１接続孔ＣＴ１を形成する。続いて、第１接続孔ＣＴ１の内部にバリアメタルを介して導電膜を埋め込み、この埋め込まれた導電膜を主導電材料とする第１プラグＰＬ１を形成する。第１プラグＰＬ１を構成する主導電材料は、例えばアルミニウム（Ａｌ）またはタングステン（Ｗ）などからなり、バリアメタルは、例えばチタン（Ｔｉ）または窒化チタン（ＴｉＮ）などからなる。
次に、図８に示すように、第１層間絶縁膜ＩＤ１上および第２絶縁膜ＴＳ上に、例えばスパッタリング法などにより、バリアメタルＢＭａ、金属膜（主導電材料）ＭＬおよびバリアメタルＢＭｂを順次堆積する。金属膜（主導電材料）ＭＬは、例えばアルミニウム（Ａｌ）などからなり、バリアメタルＢＭａ，ＢＭｂは、例えばタンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）などからなる。
次に、バリアメタルＢＭｂ上にフォトレジストを塗布し、露光後、現像処理を行うことにより、フォトレジストをパターニングしてレジストパターンＲＰを形成する。
次に、図９に示すように、プラズマエッチング装置を用いて、レジストパターンＲＰをマスクとしたドライエッチングによりバリアメタルＢＭａ、金属膜（主導電材料）ＭＬおよびバリアメタルＢＭｂを加工して、第１層目の配線Ｍ１を形成する。その後、レジストパターンＲＰを除去する。
プラズマエッチング装置では、そのステージへのＳＯＩ基板の固定に、静電チャックを用いている。静電チャックは、導体金属の電極板に所望の厚さの所望の誘電体を付したもので、静電チャック上にＳＯＩ基板を置き、ＳＯＩ基板と電極板との間に電圧を印加することにより、静電力が発生し、ＳＯＩ基板をステージに吸着、保持、固定することができるものである。
ところで、前述したように、ＳＯＩ基板の場合、ＳＯＩ基板に残留する電荷に起因して、静電チャックの残留吸着力が減少せず、ＳＯＩ基板が静電チャックに張り付くことがある。このため、ＳＯＩ基板を静電チャックから離脱させる際に、ＳＯＩ基板の割れまたは搬送不良などの不具合が生じる。特に、ＳＯＩ基板の場合、その裏面に絶縁膜（例えば第１裏面絶縁膜ＲＣＬ）が形成されていると、残留吸着力が大きくなる。
しかし、本実施の形態１では、ＳＯＩ基板の裏面に形成されていた第１裏面絶縁膜ＲＣＬを除去していることから、ＳＯＩ基板から電荷を逃がしやすくすることができる。従って、ＳＯＩ基板の裏面に電荷が溜まりにくくなり、静電チャックの残留吸着力が減少して、ＳＯＩ基板の静電チャックへの張り付きを回避することができる。さらに、第１絶縁膜ＣＬの圧縮応力を相殺することのできる引張応力を有する第２絶縁膜ＴＳを形成していることから、第１絶縁膜ＣＬの圧縮応力が緩和して、ＳＯＩ基板のそりを低減することができる。これにより、ＳＯＩ基板を静電チャックから離脱させる際に、ＳＯＩ基板の搬送不良などの不具合が生じにくくなる。
次に、図１０に示すように、第１層目の配線Ｍ１を覆うように第１層間絶縁膜ＩＤ１上および第２絶縁膜ＴＳ上に第２層間絶縁膜ＩＤ２を形成する。第２層間絶縁膜ＩＤ２は、例えばプラズマＣＶＤ法により形成された酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１μｍ以上である。
次に、図１に示したように、第２層間絶縁膜ＩＤ２の上面を、例えばＣＭＰ法などにより、平坦化した後、第２層間絶縁膜ＩＤ２に、第１層目の配線Ｍ１に達する第２接続孔ＣＴ２を形成する。続いて、接続孔ＣＴ２の内部にバリアメタルを介して導電膜を埋め込み、この埋め込まれた導電膜を主導電材料とする第２プラグＰＬ２を形成する。第２プラグＰＬ２を構成する主導電材料は、例えばアルミニウム（Ａｌ）またはタングステン（Ｗ）などからなり、バリアメタルは、例えばチタン（Ｔｉ）または窒化チタン（ＴｉＮ）などからなる。
次に、第２層間絶縁膜ＩＤ２上に、例えばスパッタリング法などにより、バリアメタル、金属膜（主導電材料）およびバリアメタルを順次堆積し、レジストマスクを用いて、この積層膜をドライエッチング法により加工して、第２層目の配線Ｍ２を形成する。第２層目の配線Ｍ２を構成する主導電材料は、例えばアルミニウム（Ａｌ）などからなり、バリアメタルは、例えばタンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）などからなる。
第２層目の配線Ｍ２の形成に適用するプラズマエッチング装置でも、そのステージへのＳＯＩ基板の固定に、静電チャックを用いている。しかし、前述のプラズマエッチング装置と同様に、ＳＯＩ基板の裏面に形成されていた第１裏面絶縁膜ＲＣＬを除去していることから、ＳＯＩ基板から電荷を逃がしやすくすることができる。従って、ＳＯＩ基板の裏面に電荷が溜まりにくくなり、静電チャックの残留吸着力が減少して、ＳＯＩ基板の静電チャックへの張り付きを回避することができる。さらに、第１絶縁膜ＣＬの圧縮応力を相殺することのできる引張応力を有する第２絶縁膜ＴＳを形成していることから、第１絶縁膜ＣＬの圧縮応力が緩和して、ＳＯＩ基板のそりを低減することができる。これにより、ＳＯＩ基板を静電チャックから離脱させる際に、ＳＯＩ基板の搬送不良などの不具合が生じにくくなる。
その後、第２層目の配線Ｍ２を覆うように第２層間絶縁膜ＩＤ２上に保護膜ＴＣを形成した後、保護膜ＴＣを加工して、第２層目の配線Ｍ２の上面を露出させる。これにより、本実施の形態１による半導体装置が略完成する。
本実施の形態１の一例として、前述の図１では、光信号用の導波路を備える半導体装置を例示したが、これに限定されるものではない。
図１１は、本実施の形態１による半導体装置の第２変形例の要部断面図である。図１１に示した半導体装置は、光信号用の導波路ＯＴＬに加えて、ゲルマニウム（Ｇｅ）からなる受光器ＰＤが形成されている。ゲルマニウム（Ｇｅ）は、シリコン（Ｓｉ）と親和性が高いことから、シリコン（Ｓｉ）からなる半導体層ＳＬ上にモノリシックに形成することができる。
受光器ＰＤは、例えば縦型のＰＩＮ構造であり、半導体層ＳＬにｐ型不純物が導入されたＰ型層ＰＳと、Ｐ型層ＰＳ上に形成されたゲルマニウム層ＧＥと、ゲルマニウム層ＧＥ上に形成されたＮ型層ＮＳとから構成される。Ｎ型層ＮＳは、例えばシリコン・ゲルマニウム（ＳｉＧｅ）からなり、ｎ型不純物が導入されている。
Ｐ型層ＰＳは、第１層間絶縁膜ＩＤ１および第２絶縁膜ＴＳを連通するように形成された第１接続孔ＣＴ１を介して第１層目の配線Ｍ１と電気的に接続し、同様に、Ｎ型層ＮＳは、第１層間絶縁膜ＩＤ１および第２絶縁膜ＴＳを連通するように形成された第１接続孔ＣＴ１を介して第１層目の配線Ｍ１と電気的に接続する。受光器ＰＤは、導波路ＯＴＬにおける光の伝播損失の問題は生じないので、受光器ＰＤの上方は第２絶縁膜ＴＳによって覆うことができる。従って、受光器ＰＤを形成しても、第２絶縁膜ＴＳの被覆面積が減少することがないので、第１絶縁膜ＣＬの圧縮応力を相殺する効果は低下しない。
このように、本実施の形態１によれば、静電チャックを備える半導体製造装置を用いても、ＳＯＩウェハの静電チャックへの張り付きを回避することができ、さらに、ＳＯＩウェハのそりを低減することができるので、ＳＯＩウェハを静電チャックから離脱させる際に、ＳＯＩウェハの搬送不良などの不具合が生じにくくなる。
（実施の形態２）
本実施の形態２と前述した実施の形態１との相違点は、第２絶縁膜ＴＳを設ける位置である。以下、相違点を中心に説明する。
＜半導体装置の構造＞
本実施の形態１による半導体装置の構造を、図１２を用いて説明する。図１２は、本実施の形態２による半導体装置の要部断面図である。
図１２に示すように、前述の実施の形態１と同様に、半導体装置には、光信号用の導波路ＯＴＬが形成されている。導波路ＯＴＬは、単結晶シリコン（Ｓｉ）からなる半導体基板ＳＵＢの第１主面上に、第１絶縁膜ＣＬを介して形成されたシリコン（Ｓｉ）からなる半導体層ＳＬにより構成されている。
本実施の形態２では、導波路ＯＴＬを覆うように、第１絶縁膜ＣＬ上に第３絶縁膜ＣＦが形成されている。第３絶縁膜ＣＦは、例えばＬＰＣＶＤ法により形成される酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば５０〜３００ｎｍ程度である。
第３絶縁膜ＣＦ上には、シリコン（Ｓｉ）よりも引張応力が高い材質の第２絶縁膜ＴＳが形成されている。第２絶縁膜ＴＳは、例えば水素含有量が１％以下の窒化シリコン（Ｓｉ３Ｎ４）膜などであり、例えばＬＰＣＶＤ法またはプラズマＣＶＤ法により形成される。第２絶縁膜ＴＳの厚さは、例えば１００〜２００ｎｍ程度である。
第２絶縁膜ＴＳは、導波路ＯＴＬの直上には形成されておらず、導波路ＯＴＬから所定の距離、例えば２μｍ以上離れた領域に形成されている。
露出した第３絶縁膜ＣＦ、および第２絶縁膜ＴＳは第１層間絶縁膜ＩＤ１に覆われている。第１層間絶縁膜ＩＤ１は、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１μｍ以上、好ましくは２μｍ程度である。
第１層間絶縁膜ＩＤ１上には、第１層目の配線Ｍ１が形成され、第１層間絶縁膜ＩＤ１および第３絶縁膜ＣＦを連通するように形成された第１接続孔ＣＴ１に埋め込まれた第１プラグＰＬ１によって、導波路ＯＴＬと第１層目の配線Ｍ１とが電気的に接続されている。
また、第１層目の配線Ｍ１は第２層間絶縁膜ＩＤ２に覆われている。第２層間絶縁膜ＩＤ２は、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１μｍ以上である。
第２層間絶縁膜ＩＤ２上には、第２層目の配線Ｍ２が形成され、第２層間絶縁膜ＩＤ２に形成された第２接続孔ＣＴ２に埋め込まれた第２プラグＰＬ２によって、第１層目の配線Ｍ１と第２層目の配線Ｍ２とが電気的に接続されている。
また、第２層目の配線Ｍ２は保護膜ＴＣにより覆われており、その一部を開口して、第２層目の配線Ｍ２の上面を露出させている。
＜半導体装置の構造の特徴および効果＞
前述の実施の形態１による半導体装置では、第２絶縁膜ＴＳは、第１層間絶縁膜ＩＤ１と第２層間絶縁膜ＩＤ２との間に設けたが、本実施の形態２による半導体装置では、第１層間絶縁膜ＩＤ１の下に形成されている。
従って、その詳細は後述する半導体装置の製造方法において説明するが、第１裏面絶縁膜ＲＣＬ（図３参照）を前述の実施の形態１よりも早い工程で除去することが可能となる。従って、例えばプラズマＣＶＤ法を適用した第１層間絶縁膜ＩＤ１の成膜工程またはプラズマエッチング法を適用した第１接続孔ＣＴ１の加工工程において、静電チャックを備えた半導体製造装置を使用しても、ＳＯＩウェハのそりが低減されるので、ＳＯＩウェハを静電チャックから離脱させる際に、ＳＯＩウェハの搬送不良などの不具合を回避することができる。
また、前述した実施の形態１では、第２絶縁膜ＴＳを形成した後に、上層絶縁膜ＩＤ１ｂの成膜工程およびその平坦化工程が必要であるが（図７参照）、本実施の形態２では、上層絶縁膜ＩＤ１ｂの成膜工程およびその平坦化工程が不要となるので、製造工程の短縮化および容易化が可能となる。
＜半導体装置の製造方法＞
本実施の形態２による半導体装置の製造方法を、図１３〜図１８を用いて工程順に説明する。図１３〜図１８は、本実施の形態２による製造工程中の半導体装置の要部断面図である。
まず、図１３に示すように、前述の実施の形態１と同様に、半導体基板ＳＵＢと、半導体基板ＳＵＢの第１主面上に形成された第１絶縁膜ＣＬと、第１絶縁膜ＣＬ上に形成された半導体層ＳＬと、半導体基板ＳＵＢの第１主面と反対側の第２主面上に形成された第１裏面絶縁膜ＲＣＬと、からなるＳＯＩ基板を準備する。
次に、半導体層ＳＬ上に形成したレジストパターンをマスクとしたドライエッチングにより、半導体層ＳＬを矩形に加工した後、矩形の半導体層ＳＬに不純物を導入する。その不純物濃度は、例えば１０１５〜１０１９ｃｍ−３の範囲であり、代表的な値としては、例えば１０１５ｃｍ−３程度である。以上の工程により、導波路ＯＴＬが形成される。
次に、導波路ＯＴＬを覆うように第１絶縁膜ＣＬ上に第３絶縁膜ＣＦを形成する。第３絶縁膜ＣＦは、例えばＬＰＣＶＤ法により形成された酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば５０〜３００ｎｍ程度である。第３絶縁膜ＣＦは、ＴＥＯＳ（Tetra Ethyl Ortho Silicate；Ｓｉ（ＯＣ２Ｈ５）４）とオゾン（Ｏ３）とをソースガスに用いたＴＥＯＳ酸化膜であってもよい。
次に、図１４に示すように、第３絶縁膜ＣＦ上に、例えばＬＰＣＶＤ法により窒化シリコン（Ｓｉ３Ｎ４）からなる第２絶縁膜ＴＳを形成する。第２絶縁膜ＴＳの厚さは、例えば１００〜２００ｎｍ程度である。第２絶縁膜ＴＳの水素含有量は１％以下であり、第２絶縁膜ＴＳは引張応力を有する。
ここでは、引張応力を有する第２絶縁膜ＴＳとして、ＬＰＣＶＤ法により形成された窒化シリコン（Ｓｉ３Ｎ４）を例示したが、これに限定されるものではない。前述の実施の形態１と同様に、ＬＰＣＶＤ法に代えて、プラズマＣＶＤ法により窒化シリコン（Ｓｉ３Ｎ４）を形成してもよい。また、窒化シリコン（Ｓｉ３Ｎ４）に代えて、炭素を含有した窒化シリコン（ＳｉＣＮ）、ホウ素を含有した窒化シリコン（ＳｉＢＮ）、または炭素およびホウ素を含有した窒化シリコン（ＳｉＢＣＮ）であってもよい。
次に、図１５に示すように、第１裏面絶縁膜ＲＣＬをウエットエッチングにより除去する。第１裏面絶縁膜ＲＣＬを除去しても、第２絶縁膜ＴＳが形成されているので、第１絶縁膜ＣＬの圧縮圧力と第２絶縁膜ＴＳの引張圧力とが互いに相殺して、ＳＯＩ基板のそりを低減することができる。
次に、図１６に示すように、第２絶縁膜ＴＳ上に形成したレジストパターンをマスクとしたドライエッチングにより、導波路ＯＴＬ上の上方に位置する第２絶縁膜ＴＳを除去する。この際、導波路ＯＴＬと第２絶縁膜ＴＳとの距離が２μｍ以上となるように第２絶縁膜ＴＳを除去する。
次に、図１７に示すように、露出した第３絶縁膜ＣＦ上、および第２絶縁膜ＴＳ上に、例えばＳＡＣＶＤ（Sub-Atmospheric Chemical Vapor Deposition：準常圧ＣＶＤ）法により酸化シリコン（ＳｉＯ２）からなる第１層間絶縁膜ＩＤ１を形成する。第１層間絶縁膜ＩＤ１は、ＴＥＯＳとオゾンとをソースガスに用いたＴＥＳＯ酸化膜であってもよい。ここで、静電チャックを備えたプラズマＣＶＤ装置を用いて第１層間絶縁膜ＩＤ１を形成してもよい。すでに第１裏面絶縁膜ＲＣＬは除去され、第１絶縁膜ＣＬの圧縮応力を相殺する効果を有する第２絶縁膜ＴＳが形成されているので、ＳＯＩ基板の搬送不良などの不具合を回避することができる。
続いて、第１層間絶縁膜ＩＤ１を熱処理により焼しめた後、第１層間絶縁膜ＩＤ１の上面を、例えばＣＭＰ法などにより、平坦化する。
次に、図１８に示すように、第１層間絶縁膜ＩＤ１および第２絶縁膜ＴＳを連通して、導波路ＯＴＬに達する第１接続孔ＣＴ１を形成する。ここで、静電チャックを備えたプラズマドライエッチング装置を用いて第１接続孔ＣＴ１を形成してもよい。すでに第１裏面絶縁膜ＲＣＬは除去され、第１絶縁膜ＣＬの圧縮応力を相殺する効果を有する第２絶縁膜ＴＳが形成されているので、ＳＯＩ基板の搬送不良などの不具合を回避することができる。
次に、前述の実施の形態１と同様に、第１接続孔ＣＴ１の内部にバリアメタルを介して第１プラグＰＬ１を形成した後、第１プラグＰＬ１と電気的に接続する第１層目の配線Ｍ１を形成する。
その後、第２層間絶縁膜ＩＤ２、第２接続孔ＰＬ２、第２層目の配線Ｍ２、保護膜ＴＣなどを形成することにより、図１２に示した、本実施の形態２による半導体装置が略完成する。
このように、本実施の形態２によれば、前述の実施の形態１と同様に、静電チャックを備える半導体製造装置を用いても、ＳＯＩウェハの静電チャックへの張り付きを回避することができ、さらに、ＳＯＩウェハのそりを低減することができるので、ＳＯＩウェハを静電チャックから離脱させる際に、ＳＯＩウェハの搬送不良などの不具合が生じにくくなる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＢＭａ バリアメタル
ＢＭｂ バリアメタル
ＣＬ 第１絶縁膜（ＢＯＸ層、下層クラッド層、第１クラッド層）
ＣＦ 第３絶縁膜
ＣＴ１ 第１接続孔（コンタクト・ホール）
ＣＴ２ 第２接続孔（ビア・ホール）
ＧＥ ゲルマニウム層
ＩＤ１ 第１層間絶縁膜（上層クラッド層、第２クラッド層）
ＩＤ１ａ 下層絶縁膜
ＩＤ１ｂ 上層絶縁膜
ＩＤ２ 第２層間絶縁膜
Ｍ１ 第１層目の配線
Ｍ２ 第２層目の配線
ＭＬ 金属膜
ＮＳ Ｎ型層
ＯＴＬ 導波路（光導波路、伝送線路、光信号線）
ＰＤ 受光器
ＰＬ１ 第１プラグ
ＰＬ２ 第２プラグ（埋め込み電極、埋め込みコンタクト）
ＰＳ Ｐ型層
ＲＣＬ 第１裏面絶縁膜
ＲＰ レジストパターン
ＲＴＳ 第２裏面絶縁膜
ＳＬ 半導体層（ＳＯＩ層）
ＳＵＢ 半導体基板
ＴＣ 保護膜
ＴＳ 第２絶縁膜

Claims (9)

  1. （ａ）シリコンからなる基板と、前記基板の第１主面上に形成され、シリコンに対して圧縮応力を発生させる第１クラッド層と、前記第１クラッド層上に形成されたシリコン層と、前記基板の前記第１主面と反対側の第２主面上に形成され、シリコンに対して圧縮応力を発生させる裏面クラッド層と、を有するＳＯＩ基板を準備する工程、
    （ｂ）前記シリコン層を加工して、前記シリコン層からなる光導波路を形成する工程、
    （ｃ）前記光導波路を覆うように、前記第１クラッド層上に、前記第１クラッド層の厚さよりも薄い第２クラッド層を形成する工程、
    （ｄ）前記第２クラッド層上に、シリコンに対して引張応力を発生させる絶縁膜を形成する工程、
    （ｅ）前記（ｄ）工程の後、前記裏面クラッド層を除去する工程、
    （ｆ）前記光導波路の上方に位置する前記絶縁膜を除去する工程、
    を含み、
    前記（ｆ）工程において、前記光導波路と前記絶縁膜との距離が前記第１クラッド層の厚さ以上となるように、前記絶縁膜を除去する、半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記絶縁膜は、ＬＰＣＶＤ法により形成される窒化シリコン膜、炭素を含有した窒化シリコン膜、ホウ素を含有した窒化シリコン膜、または炭素およびホウ素を含有した窒化シリコン膜である、半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記絶縁膜の水素含有量は、１％以下である、半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記絶縁膜の厚さは、１００〜２００ｎｍである、半導体装置の製造方法。
  5. （ａ）シリコンからなる基板と、前記基板の第１主面上に形成され、シリコンに対して圧縮応力を発生させる第１クラッド層と、前記第１クラッド層上に形成されたシリコン層と、前記基板の前記第１主面と反対側の第２主面上に形成され、シリコンに対して圧縮応力を発生させる裏面クラッド層と、を有するＳＯＩ基板を準備する工程、
    （ｂ）前記シリコン層を加工して、前記シリコン層からなる光導波路を形成する工程、
    （ｃ）前記光導波路を覆うように、前記第１クラッド層上に第１絶縁膜を形成する工程、
    （ｄ）前記第１絶縁膜上に、シリコンに対して引張応力を発生させる第２絶縁膜を形成する工程、
    （ｅ）前記（ｄ）工程の後に、前記裏面クラッド層を除去する工程、
    （ｆ）前記光導波路の上方に位置する前記第２絶縁膜を除去する工程、
    （ｇ）露出した前記第１絶縁膜上、および前記第２絶縁膜上に第２クラッド層を形成する工程、
    を含み、
    前記（ｆ）工程において、前記光導波路と前記第２絶縁膜との距離が前記第１クラッド層の厚さ以上となるように、前記第２絶縁膜を除去する、半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記第２絶縁膜は、ＬＰＣＶＤ法により形成される窒化シリコン膜、炭素を含有した窒化シリコン膜、ホウ素を含有した窒化シリコン膜、または炭素およびホウ素を含有した窒化シリコン膜である、半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、
    前記第２絶縁膜の水素含有量は、１％以下である、半導体装置の製造方法。
  8. 請求項５記載の半導体装置の製造方法において、
    前記第２絶縁膜の厚さは、１００〜２００ｎｍである、半導体装置の製造方法。
  9. 請求項５記載の半導体装置の製造方法において、
    前記第１絶縁膜は、前記第１クラッド層と同じ材質からなり、前記第１絶縁膜の厚さは、５０〜３００ｎｍである、半導体装置の製造方法。
JP2015121692A 2015-06-17 2015-06-17 半導体装置の製造方法 Active JP6556511B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015121692A JP6556511B2 (ja) 2015-06-17 2015-06-17 半導体装置の製造方法
CN201610340793.0A CN106257676B (zh) 2015-06-17 2016-05-20 半导体装置及其制造方法
US15/174,981 US9885829B2 (en) 2015-06-17 2016-06-06 Semiconductor device and method of manufacturing the same
US15/871,504 US10901152B2 (en) 2015-06-17 2018-01-15 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015121692A JP6556511B2 (ja) 2015-06-17 2015-06-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017009636A JP2017009636A (ja) 2017-01-12
JP6556511B2 true JP6556511B2 (ja) 2019-08-07

Family

ID=57587989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015121692A Active JP6556511B2 (ja) 2015-06-17 2015-06-17 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US9885829B2 (ja)
JP (1) JP6556511B2 (ja)
CN (1) CN106257676B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6556511B2 (ja) * 2015-06-17 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10401566B2 (en) * 2016-11-29 2019-09-03 Finisar Corporation Adiabatic polarization rotator combiner
KR20190101461A (ko) 2017-01-23 2019-08-30 히타치가세이가부시끼가이샤 에너지 디바이스용 전극 및 에너지 디바이스
JP2019113666A (ja) * 2017-12-22 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2019114750A (ja) * 2017-12-26 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2019155679A1 (ja) * 2018-02-09 2019-08-15 三菱電機株式会社 光半導体素子およびその製造方法
US10816724B2 (en) 2018-04-05 2020-10-27 The Research Foundation For The State University Of New York Fabricating photonics structure light signal transmission regions
US10649140B1 (en) * 2019-03-04 2020-05-12 Globalfoundries Inc. Back-end-of-line blocking structures arranged over a waveguide core
CN111584580B (zh) * 2020-05-15 2022-09-09 武汉华星光电半导体显示技术有限公司 一种柔性显示面板的制备方法及柔性显示面板
CN112680715B (zh) * 2020-11-12 2023-01-03 中国科学院微电子研究所 氮化硅膜的生长方法及厚膜氮化硅波导器件的制备方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06347830A (ja) * 1993-06-07 1994-12-22 Canon Inc 光透過型半導体装置及びその製造方法
JPH0774328A (ja) 1993-09-06 1995-03-17 Toshiba Corp Ｓｏｉ基板
JPH0829634A (ja) * 1994-07-14 1996-02-02 Sumitomo Electric Ind Ltd 光導波路の作製方法
JPH10229059A (ja) * 1997-02-17 1998-08-25 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2000031252A (ja) 1998-07-08 2000-01-28 Mitsubishi Electric Corp 静電チャックを備えた半導体製造装置および静電チャックからのウエハ離脱方法
JP4074051B2 (ja) * 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
JP2002014242A (ja) * 2000-06-28 2002-01-18 Oki Electric Ind Co Ltd 光導波路装置
US6785458B2 (en) * 2001-02-11 2004-08-31 Georgia Tech Research Corporation Guided-wave optical interconnections embedded within a microelectronic wafer-level batch package
US7010208B1 (en) * 2002-06-24 2006-03-07 Luxtera, Inc. CMOS process silicon waveguides
US7773840B2 (en) * 2005-10-07 2010-08-10 Novatronix Corporation Interface for a-Si waveguides and III/V waveguides
SG177642A1 (en) * 2009-08-25 2012-02-28 Fujikura Ltd Manufacturing method of planar optical waveguide device with grating structure
WO2011092861A1 (ja) * 2010-02-01 2011-08-04 株式会社日立製作所 光素子
JP6029266B2 (ja) * 2011-08-09 2016-11-24 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
US9097846B2 (en) * 2011-08-30 2015-08-04 Skorpios Technologies, Inc. Integrated waveguide coupler
JP5930650B2 (ja) * 2011-10-07 2016-06-08 キヤノン株式会社 半導体装置の製造方法
US20130188918A1 (en) * 2012-01-24 2013-07-25 Teraxion, Inc. Double Cladding Silicon-on-Insulator Optical Structure
US9653639B2 (en) * 2012-02-07 2017-05-16 Apic Corporation Laser using locally strained germanium on silicon for opto-electronic applications
JP5821828B2 (ja) * 2012-11-21 2015-11-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6085526B2 (ja) * 2013-06-12 2017-02-22 新光電気工業株式会社 光電気混載基板、及び光モジュール
JP6235412B2 (ja) * 2014-05-27 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6440384B2 (ja) * 2014-06-03 2018-12-19 キヤノン株式会社 半導体装置の製造方法
WO2015194002A1 (ja) * 2014-06-19 2015-12-23 株式会社日立製作所 光変調器、及びその製造方法
JP6482790B2 (ja) * 2014-08-21 2019-03-13 ルネサスエレクトロニクス株式会社 光半導体装置
CN104635298B (zh) * 2015-02-11 2017-11-10 深圳太辰光通信股份有限公司 一种平面光波导及其制备方法
JP2016180860A (ja) * 2015-03-24 2016-10-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6556511B2 (ja) * 2015-06-17 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6703811B2 (ja) * 2015-07-30 2020-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017032680A (ja) * 2015-07-30 2017-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP6533118B2 (ja) * 2015-08-05 2019-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017037178A (ja) * 2015-08-10 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6533131B2 (ja) * 2015-09-04 2019-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6664175B2 (ja) * 2015-09-11 2020-03-13 キヤノン株式会社 撮像装置及び撮像装置の製造方法

Also Published As

Publication number Publication date
US20180149812A1 (en) 2018-05-31
US9885829B2 (en) 2018-02-06
JP2017009636A (ja) 2017-01-12
US20160370542A1 (en) 2016-12-22
US10901152B2 (en) 2021-01-26
CN106257676B (zh) 2022-01-14
CN106257676A (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
JP6556511B2 (ja) 半導体装置の製造方法
US10151881B2 (en) Semiconductor device and manufacturing method of the same
TWI515827B (zh) 可靠度提升的內連線結構及其形成方法
JP2017022175A (ja) 半導体装置およびその製造方法
TW200947659A (en) Semiconductor apparatus and method for manufacturing the same
US7635650B2 (en) Prevention of plasma induced damage arising from etching of crack stop trenches in multi-layered low-k semiconductor devices
US10930516B2 (en) Semiconductor device and semiconductor device manufacturing method
US9698095B2 (en) Interconnect structure
TWI579971B (zh) 半導體裝置之製造方法
JP2013125970A (ja) Ｂｓｉイメージセンサー用半導体装置とその形成方法
CN103165414A (zh) 形成用于半导体器件的图案的方法
TW201703270A (zh) 半導體裝置及其製造方法
US8703577B1 (en) Method for fabrication deep trench isolation structure
TWI326890B (en) Impurity doped uv protection layer
JP2008244032A (ja) 半導体装置及びその製造方法
TWI505431B (zh) 半導體裝置及積體電路之製作方法
JP4408713B2 (ja) 半導体装置の製造方法
WO2015165411A1 (zh) 绝缘体上硅器件及其金属间介质层结构和制造方法
US9741684B2 (en) Wafer bonding edge protection using double patterning with edge exposure
US10197822B2 (en) Semiconductor device and method of manufacturing same
JP2014078579A (ja) 半導体装置の製造方法
US8987034B2 (en) Backside illumination CMOS image sensor and method of manufacturing the same
US11923205B2 (en) Method for manufacturing semiconductor device
US20180277353A1 (en) Semiconductor device and semiconductor device manufacturing method
TW202312277A (zh) 用於直接半導體接合的異質接合層的裝置及其方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190710

R150 Certificate of patent or registration of utility model

Ref document number: 6556511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150