CN112680715B

CN112680715B - 氮化硅膜的生长方法及厚膜氮化硅波导器件的制备方法

Info

Publication number: CN112680715B
Application number: CN202011263056.8A
Authority: CN
Inventors: 李彬; 李志华; 谢玲; 唐波; 张鹏; 杨妍; 刘若男
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2020-11-12
Filing date: 2020-11-12
Publication date: 2023-01-03
Anticipated expiration: 2040-11-12
Also published as: CN112680715A

Abstract

本发明涉及一种氮化硅膜的生长方法及厚膜氮化硅波导器件的制备方法。氮化硅膜的生长方法：在半导体衬底上生长氧化层；在氧化层上刻蚀出多条深槽，每条深槽底部深入半导体衬底内部，并且多条深槽相交将氧化层分成多个区域；然后在氧化层表面，利用LPCVD方法分多次沉积多层氮化硅膜，多层氮化硅膜堆叠成预设厚度的氮化硅膜，并且多次沉积中除最后一次沉积外，其余每次沉积之后都进行退火处理。氮化硅波导器件的制备方法：采用上述的生长方法生长氮化硅厚膜，制作波导结构，经过后续工艺形成波导器件。本发明以多组相邻深槽作为隔离区，提出了划区域预留氮化硅沉积区域的方法，解决了氮化硅因膜太厚而产生的高应力问题。

Description

氮化硅膜的生长方法及厚膜氮化硅波导器件的制备方法

技术领域

本发明涉及半导体生产领域，特别涉及一种氮化硅膜的生长方法及厚膜氮化硅波导器件的制备方法。

背景技术

与硅材料相比，氮化硅因具有低损耗、高非线性等优点，被认为是理想的波导器件材料之一。采用PECVD生长的氮化硅容易实现不同厚度波导器件制备，但其波导损耗大，无源器件性能差；采用LPCVD沉积的氮化硅薄膜质量好，其波导损耗显著降低。对于LPCVD生长方式，当氮化硅薄膜厚度≥300nm时，因应力过高，导致晶圆翘曲严重，产生大量裂纹，无法制备波导器件。

为此，特提出本发明。

发明内容

本发明的主要目的在于提供一种氮化硅膜的生长方法，该方法针对厚膜氮化硅生长的高应力问题，以多组相邻深槽作为隔离区，提出了划区域预留氮化硅沉积区域的方法，解决了氮化硅因膜太厚而产生的高应力问题。

本发明的另一目的在于利用上述氮化硅膜的生长方法制作厚膜氮化硅波导器件，该方法既利用了氮化硅的优异材料特性，又解决了氮化硅厚膜的高应力问题。

为了实现以上目的，本发明提供了以下技术方案。

氮化硅膜的生长方法，包括：

在半导体衬底的正面生长氧化层；

在所述氧化层上刻蚀出多条深槽，每条所述深槽底部深入所述半导体衬底内部，并且所述多条深槽相交将所述氧化层分成多个区域；

然后在所述氧化层表面，利用LPCVD方法分多次沉积多层氮化硅膜，所述多层氮化硅膜堆叠成预设厚度的氮化硅膜，并且所述多次沉积中除最后一次沉积外，其余每次沉积之后都进行退火处理。

一种厚膜氮化硅波导器件的制备方法，采用上述的生长方法生长氮化硅厚膜，以所述氮化硅厚膜制作波导结构，经过后续工艺形成波导器件。

与现有技术相比，本发明达到了以下技术效果：

(1)本发明以多组相邻深槽作为隔离区，将待沉积氮化硅的表面分成多个区域，由于氮化硅膜因应力产生的裂纹在另一裂纹边界处遇到阻力时才会终止，因此，深槽的边缘可以阻止或缓解氮化硅膜裂纹的扩大化；另一方面，应力过大的薄膜在裂纹加速和扩展穿透中储存能量，利用这种储能，裂纹可以克服单个沟槽的抗裂能力，并继续扩展，为了提高抗裂性，本发明将在多条深槽之间的区域创建氮化硅器件区，以确保裂缝终止；

(2)通过多次LPCVD沉积多层氮化硅膜以及多次高温退火，可以减小膜内部应力。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。

图1为本发明提供的晶圆上深槽的分布示意图；

图2至图7为本发明提供的制作厚膜氮化硅波导器件时不同工序得到的结构图；

图8为本发明实施例1提供的波导器件的结构示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

本发明针对厚膜氮化硅生长的高应力问题，以多组相邻深槽作为隔离区，将待沉积的表面划分成多个区域，然后沉积氮化硅，这样沉积的氮化硅膜不受厚度限制，即使300nm以上厚膜也不会产生大量裂纹，即结构的抗裂性较高。本发明生长氮化硅膜的基本流程是：

在半导体衬底的正面生长氧化层；

上述的半导体衬底可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，SOI)、体硅(bulk silicon)(包括单抛片或双抛片，双抛片更有助于降低晶圆后续应力变化)、锗硅等。

上述生长的氧化层类似埋氧化层(BOX)，氧化层的材料包括典型的氧化硅SiO₂。氧化层的形成方法包括但不限于LPCVD、RTCVD、PECVD或热氧化法，优选热氧化法。氧化层的厚度为1～20μm。

上述多条深槽的位置分布根据器件特性的均一性、膜厚、器件用途等因素确定，并且深槽越深越利于控制裂纹。通常为了提高器件质量的均匀性以及考虑加工难度更低化的要求，所述多条深槽包括多条横向深槽和多条纵向深槽，所述横向深槽和纵向深槽相互垂直将所述氧化层分成多个等间距的区域。如图1所示，以晶圆101为例，多个水平深槽102和垂直深槽103等间距分布，将晶圆划分为多个等间距分布的区域，呈矩阵型。

上述多次沉积中每次沉积的氮化硅膜厚度为150nm～250nm，累计厚度(即预设厚度)控制在350nm～1.0μm之间，为了满足该厚膜具有更高的抗裂性，所述深槽的深度在5μm以上。另外，在每次退火后还可以化学机械抛光(CMP)，以提高表面平整度，消除后续界面影响。

上述每次沉积氮化硅膜厚的退火采用高温热退火工艺，温度控制在1000℃以上。退火是为了释放多余H原子，同时释放一定的应力；如果只是在最后一次沉积后进行退火，H会停留在多次沉积的薄膜界面处，不易释放出去，造成薄膜界面对光传输损耗较大；对氮化硅的最后一次退火可放在器件制备完成，以进一步释放应力。

上述氮化硅膜的生长方法适用于任意需要氮化硅厚膜的器件制作中，例如典型的波导器件。

厚膜氮化硅波导器件的制备方法包括：先采用上述生长方法生长氮化硅厚膜，以所述氮化硅厚膜制作波导结构，经过后续工艺形成波导器件。

上述后续工艺指波导器件中的典型工序，包括但不限于多次光刻和刻蚀、退火和形成上包层，还包括形成电极制作等，可能还包括有源器件制作等。波导器件包括矩形波导、脊形波导、耦合器、MMI、Y分支等结构类型。

以退火为例，优选的退火方式是：在1000℃以上高温退火。

上包层的形成方法是多样的，包括一次或多次沉积，优选多次沉积以提高膜质量，材料优选氧化硅。例如分两个阶段形成上包层：先利用高温氧化工艺形成第一层氧化硅，然后利用PECVD形成第二层氧化硅。其中，第一层氧化硅的厚度优选为100nm～2μm，第二层氧化硅的厚度优选为1μm～10μm。

还可以在所述半导体衬底的背面形成下包层，所述下包层的形成方法与所述上包层的形成方法相同或不同，以抵消应力。

另外，对于结构复杂的器件，还需要在半导体衬底的背面生长氮化硅膜，背面可采用与正面相同的生长方法。

实施例1

一种厚膜氮化硅波导器件的制备方法：

第一步，提供双抛片硅衬底201。

第二步，在衬底201正面热氧化生长氧化硅层202，作为BOX层，厚度1～20μm，如图2所示的形貌。

第三步，深槽刻蚀：形成两个以上的相邻深槽203，槽宽≥5μm，如图3所示的形貌。

第四步，第一次LPCVD沉积氮化硅+高温退火：第一次沉积150-250nm，退火温度≥1000℃，为了提高表面平整度，消除后续界面影响，进行CMP，如图4所示的第一层氮化硅膜204a。

第五步，第二次LPCVD沉积氮化硅：第二次沉积150-250nm，此步骤可不进行高温退火，如图5所示的最终的氮化硅膜204。

第六步，进行波导器件的制备，包括对氮化硅膜204多次光刻与刻蚀，形成波导结构205，如图6所示，形成的波导器件包括如波导、耦合器、MMI、Y分支等多种无源器件。

第七步，高温退火：完成无源器件的制备后，进行高温退火，退火温度≥1000℃。

第八步，上包层：先利用高温氧化工艺(HTO)形成第一层氧化硅206a，然后利用PECVD形成第二层氧化硅206b，如图7所示。HTO致密且利于填充，PECVD应力小且能达到几微米厚。HTO厚度：100nm-2μm，PECVD厚度：1μm-10μm；衬底的背面沉积也利用相同工艺形成下包层207，如图8所示。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims

1.氮化硅膜的生长方法，其特征在于，包括：

在半导体衬底的正面生长氧化层；

在所述氧化层上刻蚀出多条深槽，每条所述深槽底部深入所述半导体衬底内部，并且所述多条深槽相交将所述氧化层分成多个区域；所述深槽的深度在5μm以上；

然后在被分成多个区域的所述氧化层表面，利用低压力化学气相沉积法分多次沉积多层氮化硅膜，所述多层氮化硅膜堆叠成预设厚度的氮化硅膜，并且所述多次沉积中除最后一次沉积外，其余每次沉积之后都进行退火处理；所述预设厚度在350nm～1.0μm之间。

2.根据权利要求1所述的生长方法，其特征在于，所述多条深槽包括多条横向深槽和多条纵向深槽，所述横向深槽和纵向深槽相互垂直将所述氧化层分成多个等间距的区域。

3.根据权利要求1所述的生长方法，其特征在于，所述多次沉积中每次沉积的氮化硅膜厚度为150nm～250nm。

4.根据权利要求1所述的生长方法，其特征在于，所述退火的温度在1000℃以上。

5.一种厚膜氮化硅波导器件的制备方法，其特征在于，采用权利要求1-4任一项所述的生长方法生长氮化硅膜，用所述氮化硅膜经过多次光刻和刻蚀制作波导结构，然后退火和形成上包层，形成波导器件。

6.根据权利要求5所述的制备方法，其特征在于，所述上包层分两个阶段形成：先利用高温氧化工艺形成第一层氧化硅，然后利用等离子增强型化学气相沉积法形成第二层氧化硅。

7.根据权利要求6所述的制备方法，其特征在于，第一层氧化硅的厚度为100nm～2μm，第二层氧化硅的厚度为1μm～10μm。

8.根据权利要求5-7任一项所述的制备方法，其特征在于，还包括：在所述半导体衬底的背面形成下包层，所述下包层的形成方法与所述上包层的形成方法相同。

9.一种半导体结构的制备方法，其特征在于，包括：

提供半导体衬底，并且利用权利要求1-4任一项所述的生长方法在半导体衬底的正面和背面分别生长氮化硅膜。