CN110379765B - 深槽隔离工艺方法 - Google Patents

深槽隔离工艺方法 Download PDF

Info

Publication number
CN110379765B
CN110379765B CN201910794123.XA CN201910794123A CN110379765B CN 110379765 B CN110379765 B CN 110379765B CN 201910794123 A CN201910794123 A CN 201910794123A CN 110379765 B CN110379765 B CN 110379765B
Authority
CN
China
Prior art keywords
groove
oxide layer
silicon oxide
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910794123.XA
Other languages
English (en)
Other versions
CN110379765A (zh
Inventor
王星杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910794123.XA priority Critical patent/CN110379765B/zh
Publication of CN110379765A publication Critical patent/CN110379765A/zh
Application granted granted Critical
Publication of CN110379765B publication Critical patent/CN110379765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种深槽隔离工艺方法，包含：在半导体衬底表面依次形成一层氧化硅层及一层氮化硅层；通过光刻胶定义，对氮化硅层及氧化硅层进行刻蚀，打开欲形成深沟槽的区域，向下刻蚀形成一定深度的沟槽；在沟槽内形成衬垫氧化层，然后填充多晶硅；回刻多晶硅；进行炉管氧化形成氧化硅层；去除氧化硅层及氮化硅层；进行外延生长；形成氧化硅层，然后填充多晶硅；对外延表面的多晶硅以及深沟槽内的多晶硅进行回刻；刻蚀去除外延表面的氧化硅层。本发明工艺方法，在外延淀积工艺前先形成一部分深度的沟槽，再利用外延淀积工艺选择性生长的特性，形成后续的沟槽，降低了干法刻蚀的难度，也降低了沟槽填孔的挑战性，可以节省一层零层的光罩。

Description

深槽隔离工艺方法
技术领域
本发明涉及半导体器件制造领域，特别是指一种0.18μm BCD工艺一下节点的深槽隔离工艺方法。
背景技术
沟槽的填充在半导体制造中是尤为关键的一步。目前，二氧化硅及其衍生品由于其良好的膜质特性被广泛使用于沟槽的填充。传统的制备工艺有旋涂式（Spin on Glass），亚大气压化学气相沉积法(SACVD: Sub Atmosphere Chemical Vapor Deposition)，等离子体化学气相沉积法（PECVD：Plasma Enhanced Chemical Vapor Deposition）和高密度等离子化学气相沉积法（HDPCVD: High Density Plasma Chemical Vapor Deposition）等。通常的沟槽结构为深度不大于1微米，开口小于0.25微米（此开口的尺寸为固定的），这样的结构用简单的单步化学气相沉积法就可以满足沟槽无洞填充 (Void free)的填充要求。但是，当沟槽的结构为深度几微米，开口的尺寸同时包含了从0.8～7微米时，沟槽的填充就变得相当有挑战性。从技术和生产的可以性上来讲，完成这样沟槽的完美填充，基本上是不可能的。即使要求空洞在硅表面以下也必须要研发出特色工艺才能满足要求。
在0.18μm BCD工艺以下节点，如果要实现100V工作电压以上的器件，纵向的耐压也必须考虑，深槽隔离是必须的，现有的深槽隔离都是干法刻蚀形成一个几十微米深的沟槽，而后用氧化硅加多晶硅填满整个沟槽以起到隔离的作用。传统工艺对干法刻蚀及后续的沟槽填充具有较大的挑战性。
发明内容
本发明所要解决的技术问题在于提供一种深槽隔离工艺方法，降低了深沟槽刻蚀及填充的难度。
为解决上述问题，本发明所述的深槽隔离工艺方法，包含如下的工艺步骤：
步骤一，提供一半导体衬底，在所述的半导体衬底表面依次形成一层氧化硅层及一层氮化硅层。
步骤二，通过光刻胶定义，对氮化硅层及氧化硅层进行刻蚀，打开欲形成深沟槽的区域，向下刻蚀形成一定深度的沟槽；然后去除光刻胶。
步骤三，在沟槽内形成衬垫氧化层，然后填充多晶硅。
步骤四，对多晶硅进行回刻。
步骤五，进行炉管氧化，在沟槽内多晶硅上方形成氧化硅层。
步骤六，去除衬底表面的氧化硅层及氮化硅层。
步骤七，进行外延生长。
步骤八，形成氧化硅层，然后填充多晶硅。
步骤九，对外延表面的多晶硅以及深沟槽内的多晶硅进行回刻。
步骤十，刻蚀去除外延表面的氧化硅层。
进一步的改进是，所述步骤二中，向下刻蚀的沟槽的深度，为最终形成的深沟槽，其深度是设计总深度减去外延层厚度，原则上，不大于40微米。
进一步的改进是，所述步骤三中，通过炉管氧化工艺形成衬垫氧化层，所述衬垫氧化层附着于沟槽的侧壁与底部，与位于衬底表面的氧化硅层连成一体。
进一步的改进是，所述步骤三中，填充的多晶硅将沟槽填充满，并在衬底表面形成一层多晶硅层。
进一步的改进是，所述步骤四中，通过干法刻蚀工艺将衬底表面非深沟槽区域的多晶硅去除，露出氮化硅层；深沟槽区域的多晶硅回刻至多晶硅的表面不低于非深沟槽区域的氮化硅层的下表面。
进一步的改进是，所述步骤五中，通过炉管氧化工艺在深沟槽内多晶硅的表面形成厚的氧化硅层，而非深沟槽区域的衬底表面由于有氮化硅层的保护而不会被氧化。
进一步的改进是，所述步骤六中，通过湿法刻蚀工艺去除非深沟槽区域的氮化硅层及氧化硅层，露出硅衬底。
进一步的改进是，所述步骤七中，进行外延生长，外延生长的厚度由最终要形成的深沟槽的总深度来决定，即外延生长的厚度为最终形成的深沟槽的总深度减去已经形成的深沟槽的深度；由于深沟槽中多晶硅表面存在炉管氧化形成的氧化硅层，外延只在非深沟槽区域的衬底表面形成，从而自然形成沟槽。
进一步的改进是，在进行步骤六之后、步骤七之前，还可选择性地根据器件工艺需要进行外延生长之前的其他层次的相关工艺。
进一步的改进是，所述步骤八中，在外延生长形成的沟槽的侧壁及底部形成氧化硅层，然后再在沟槽内填充满多晶硅，氧化硅层将填充的多晶硅与外延层隔离。
进一步的改进是，所述步骤九中，通过干法刻蚀工艺将沟槽内的多晶硅进行回刻，回刻至多晶硅上表面与外延层的上表面持平。
进一步的改进是，所述步骤十中，通过湿法刻蚀工艺去除外延表面的氧化硅层。
本发明所述的深槽隔离工艺方法，在外延淀积工艺前先形成一部分深度的沟槽，并用氧化硅和多晶硅填满氧化后，利用外延淀积工艺选择性生长的特性，形成后续的沟槽，降低了干法刻蚀的难度，由于是两次填充，也降低了沟槽填孔的挑战性。同时深槽刻蚀可以放在第一层工艺并作为被对准层，可以节省一层零层的光罩。
附图说明
图1～10 是现有的存储器单元电路结构。
图11 是本发明工艺方法流程图。
附图标记说明
1是衬底，2是氧化硅层，3是氮化硅层，4是多晶硅，5是外延。
具体实施方式
本发明所述的深槽隔离工艺方法，结合附图说明如下，各步骤分别对应图1～图10，包含如下的工艺步骤：
步骤一，提供一半导体衬底，在所述的半导体衬底表面依次形成一层氧化硅层及一层氮化硅层，如图1所示。形成所述的氧化硅层及氮化硅层采用传统的淀积工艺，以在半导体衬底表面形成厚度均匀、质量好的膜层。
步骤二，通过光刻胶定义，对氮化硅层及氧化硅层进行刻蚀，打开欲形成深沟槽的区域，向下刻蚀形成一定深度的沟槽，向下刻蚀的深度可以自由确定，向下刻蚀深度为设计总深度减去外延层的厚度，考虑到沟槽刻蚀及填充的工艺难度一般随沟槽的深度的增加而增大，一般第一次沟槽刻蚀的深度不超过40微米，可以根据实际设计及工艺情况自行设定第一次沟槽的刻蚀深度，形成第一次沟槽刻蚀。然后去除光刻胶。如图2所示。
步骤三，通过炉管工艺在沟槽内形成一层衬垫氧化层，衬垫氧化层附着于沟槽的侧壁与底部，与位于衬底表面的氧化硅层连成一体。然后填充多晶硅；衬垫氧化层将多晶硅与衬底隔离。多晶硅填充满沟槽，并覆盖在非深沟槽形成区域的氮化硅表面上。
步骤四，对多晶硅进行回刻。通过干法刻蚀将非深沟槽隔离区域的氮化硅表面的多晶硅全部去除，露出氮化硅表面，沟槽中的多晶硅表面刻蚀到不低于氮化硅层的下表面，如图4所示。
步骤五，进行炉管氧化，直接氧化沟槽内的多晶硅，在沟槽内多晶硅上方形成一层较厚的氧化硅层。非深沟槽区域由于有表层氮化硅层的保护，不能进行氧化，依然维持表面的氮化硅层覆盖。
步骤六，通过湿法刻蚀工艺去除衬底表面的氧化硅层及氮化硅层，非深沟槽形成区域的衬底表面氮化硅层及氧化硅层被完全去除，露出衬底，而深沟槽中表面的炉管氧化形成的较厚的氧化硅层没有被完全去除，仍保留一定厚度的氧化硅层。
步骤七，进行外延生长。如图7所示，外延生长的厚度由最终要形成的深沟槽的总深度来决定，即外延生长的厚度为最终形成的深沟槽的总深度减去已经形成的深沟槽的深度，也就是外延生长的厚度是最终要形成的深沟槽的深度的剩余部分；由于深沟槽中多晶硅表面存在炉管氧化形成的氧化硅层，外延只在非深沟槽区域的衬底表面形成，从而自然形成沟槽。
在进行步骤七之前，还可根据器件工艺的具体需要，在外延生长前选择性地进行一些其他层次的相关工艺，待完成这些工艺步骤之后，再完成外延层的生长。
步骤八，形成氧化硅层，在外延生长形成的沟槽的侧壁及底部形成氧化硅层，然后再在沟槽内填充满多晶硅。氧化硅层将填充的多晶硅与外延层隔离。深沟槽形成了上半部及下半部两部分，分别对应着衬底层及外延层，深沟槽中部以较厚的氧化硅层横断隔离开。
步骤九，如图9所示，通过干法刻蚀工艺将沟槽内的多晶硅进行回刻，回刻至多晶硅上表面与外延层的上表面持平。
步骤十，通过湿法刻蚀工艺去除外延表面的氧化硅层，露出外延层表面。整个深沟槽隔离制作完成。
本发明将深沟槽的形成分为两部分来制作，在外延工艺前先形成一部分深度的沟槽，并用氧化硅和多晶硅填满氧化后，再利用外延工艺选择性生长的特性，形成后续的沟槽，降低了干法刻蚀的难度，由于是两次填充，也大大降低了沟槽填充的难度。同时深沟槽刻蚀可以放在第一层工艺并作为被对准层，可以节省一层零层的光罩，降低工艺成本。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.深槽隔离工艺方法，其特征在于：包含如下的工艺步骤：
步骤一，提供一半导体衬底，在所述的半导体衬底表面依次形成一层氧化硅层及一层氮化硅层；
步骤二，通过光刻胶定义，对氮化硅层及氧化硅层进行刻蚀，打开欲形成深沟槽的区域，向下刻蚀形成一定深度的沟槽；然后去除光刻胶；
步骤三，在沟槽内形成衬垫氧化层，然后填充多晶硅；
步骤四，对多晶硅进行回刻；
步骤五，进行炉管氧化，在沟槽内多晶硅上方形成氧化硅层；
步骤六，去除衬底表面的氧化硅层及氮化硅层；
步骤七，在整个晶圆表面进行外延生长；外延生长的厚度由最终要形成的深沟槽的总深度来决定，即外延生长的厚度为最终形成的深沟槽的总深度减去已经形成的深沟槽的深度；由于深沟槽中多晶硅表面存在炉管氧化形成的氧化硅层，外延只在非深沟槽区域的衬底表面形成，从而自然形成沟槽；
步骤八，形成氧化硅层，然后填充多晶硅；在外延生长形成的沟槽的侧壁及底部形成氧化硅层，然后再在所述的外延生长形成的沟槽内填充满多晶硅，氧化硅层将填充的多晶硅与外延层隔离；
步骤九，对外延表面的多晶硅以及深沟槽内的多晶硅进行回刻；
步骤十，刻蚀去除外延表面的氧化硅层。
2.如权利要求1所述的深槽隔离工艺方法，其特征在于：所述步骤二中，向下刻蚀的沟槽的深度，是设计总深度减去外延层厚度。
3.如权利要求2所述的深槽隔离工艺方法，其特征在于：由于刻蚀及填孔的工艺难度随沟槽深度的增加而增大，向下刻蚀形成的沟槽的深度不大于40微米。
4.如权利要求1所述的深槽隔离工艺方法，其特征在于：所述步骤三中，通过炉管氧化工艺形成衬垫氧化层，所述衬垫氧化层附着于沟槽的侧壁与底部，与位于衬底表面的氧化硅层连成一体。
5.如权利要求1所述的深槽隔离工艺方法，其特征在于：所述步骤三中，填充的多晶硅将沟槽填充满，并在衬底表面形成一层多晶硅层。
6.如权利要求1所述的深槽隔离工艺方法，其特征在于：所述步骤四中，通过干法刻蚀工艺将衬底表面非深沟槽区域的多晶硅去除，露出氮化硅层；深沟槽内的多晶硅回刻至多晶硅的表面不低于非深沟槽区域的氮化硅层的下表面。
7.如权利要求1所述的深槽隔离工艺方法，其特征在于：所述步骤五中，通过炉管氧化工艺在深沟槽内多晶硅的表面形成厚的氧化硅层，而非深沟槽区域的衬底表面由于有氮化硅层的保护而不会被氧化。
8.如权利要求1所述的深槽隔离工艺方法，其特征在于：所述步骤六中，通过湿法刻蚀工艺去除非深沟槽区域的氮化硅层及氧化硅层，露出硅衬底。
9.如权利要求1所述的深槽隔离工艺方法，其特征在于：在进行步骤六之后、步骤七之前，还可选择性地根据器件工艺需要进行外延生长之前的其他层次的相关工艺。
10.如权利要求1所述的深槽隔离工艺方法，其特征在于：所述步骤九中，通过干法刻蚀工艺将沟槽内的多晶硅进行回刻，回刻至多晶硅上表面与外延层的上表面持平。
11.如权利要求1所述的深槽隔离工艺方法，其特征在于：所述步骤十中，通过湿法刻蚀工艺去除外延表面的氧化硅层。
CN201910794123.XA 2019-08-27 2019-08-27 深槽隔离工艺方法 Active CN110379765B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910794123.XA CN110379765B (zh) 2019-08-27 2019-08-27 深槽隔离工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910794123.XA CN110379765B (zh) 2019-08-27 2019-08-27 深槽隔离工艺方法

Publications (2)

Publication Number Publication Date
CN110379765A CN110379765A (zh) 2019-10-25
CN110379765B true CN110379765B (zh) 2022-01-14

Family

ID=68260720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910794123.XA Active CN110379765B (zh) 2019-08-27 2019-08-27 深槽隔离工艺方法

Country Status (1)

Country Link
CN (1) CN110379765B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013086B (zh) * 2020-06-03 2024-02-02 上海积塔半导体有限公司 深沟道隔离结构及其制作方法
CN112680715B (zh) * 2020-11-12 2023-01-03 中国科学院微电子研究所 氮化硅膜的生长方法及厚膜氮化硅波导器件的制备方法
CN112928084B (zh) * 2021-01-29 2022-09-20 西安微电子技术研究所 一种用于系统级封装的硅通孔转接板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646621A (zh) * 2011-02-16 2012-08-22 世界先进积体电路股份有限公司 深沟槽绝缘结构的制法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752225B (zh) * 2008-12-04 2011-09-28 上海华虹Nec电子有限公司 超深沟槽的多级刻蚀与填充方法
US9230861B2 (en) * 2012-10-09 2016-01-05 TELEFUNKEN Semiconductors AMERICA LLC Method of forming a backside contact structure having selective side-wall isolation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646621A (zh) * 2011-02-16 2012-08-22 世界先进积体电路股份有限公司 深沟槽绝缘结构的制法

Also Published As

Publication number Publication date
CN110379765A (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
CN110379765B (zh) 深槽隔离工艺方法
US6277703B1 (en) Method for manufacturing an SOI wafer
KR100520222B1 (ko) 반도체 소자에서의 듀얼 게이트 산화막 구조 및 그에 따른형성방법
US8101497B2 (en) Self-aligned trench formation
US5358891A (en) Trench isolation with planar topography and method of fabrication
US11069559B1 (en) Semiconductor structure and method of forming same
US20220139711A1 (en) Manufacturing method for integrating gate dielectric layers of different thicknesses
US8629514B2 (en) Methods and structures for customized STI structures in semiconductor devices
US8088664B2 (en) Method of manufacturing integrated deep and shallow trench isolation structures
US9437674B2 (en) Insulating trench forming method
CN109545788A (zh) 半导体器件及其制造方法
CN115589722A (zh) 垂直栅极晶体管结构及其制备方法
JP3719854B2 (ja) 半導体装置の製造方法
KR100849186B1 (ko) 엘에스오아이 공정을 이용한 반도체소자의 제조 방법
EP1496548B1 (en) Method for manufacturing differential isolation structures in a semiconductor electronic device and corresponding structure
KR100479813B1 (ko) 반도체소자의 제조방법
US20020160578A1 (en) Method for fabricating element isolating film of semiconductor device, and structure of the same
KR101061173B1 (ko) 반도체 소자의 소자분리막 및 그의 형성방법
CN114023689A (zh) Fdsoi的硅外延方法
EP1403917A1 (en) Process for manufacturing semiconductor wafers incorporating differentiated isolating structures
KR20010008607A (ko) 반도체장치의 소자분리막 형성방법
CN113937056A (zh) 半导体器件及其制造方法
CN116994952A (zh) 互连结构的刻蚀方法
CN114864479A (zh) 半导体器件及其制作方法
JPS60161631A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant