CN102646621A

CN102646621A - 深沟槽绝缘结构的制法

Info

Publication number: CN102646621A
Application number: CN2011100395229A
Authority: CN
Inventors: 秦玉龙; 杜尚晖; 林鑫成
Original assignee: Vanguard International Semiconductor Corp
Current assignee: Vanguard International Semiconductor Corp; Vanguard International Semiconductor America
Priority date: 2011-02-16
Filing date: 2011-02-16
Publication date: 2012-08-22
Anticipated expiration: 2031-02-16
Also published as: CN102646621B

Abstract

本发明提供一种深沟槽绝缘结构的制法，包括以下步骤：提供一半导体基材；形成一第一沟槽于一半导体基材中；顺应性地形成一第一衬层于第一沟槽的侧壁与底部；形成一第一填充层于第一衬层之上并填满第一沟槽；于半导体基材与第一沟槽之上形成一磊晶层；形成一第二沟槽穿过该磊晶层，且位于第一沟槽之上；顺应性地形成一第二衬层于第二沟槽的侧壁与底部；以及形成一第二填充层于第二衬层之上并填满第二沟槽。本发明的深沟槽绝缘结构的制法，通过两次的蚀刻步骤，使深沟槽的深度更深，且改善深沟槽的轮廓；通过两次的填充步骤，降低回填衬层与填充层的困难度，提升深沟槽制程的产量。

Description

深沟槽绝缘结构的制法

技术领域

本发明有关于集成电路的绝缘制程，且特别是有关于一种深沟槽绝缘结构的制法。

背景技术

随着集成电路的内部元件的积集度(integration)不断地提升，相邻元件间的间由于距离缩短，彼此电子干扰的可能性因而提高，为此，必须有适当的隔离结构，以避免元件之间的互相干扰。

一般而言，特别是针对高压元件而言，为了隔绝位于低浓度深井区或是低浓度磊晶层中的高压元件，必须使用深沟槽(deep trench)来达到所需要的隔绝程度。

现有关于制作深沟槽的方法如下，请参见图1A-1C。请参见图1A，首先提供一半导体基材102，于该半导体基材102之上依序形成磊晶层104、硬罩幕层106与光阻层108，接着利用微影制程，使光阻具有深沟槽的图案。接着请参见图1B，进行一蚀刻步骤，将光阻层108的图案转移至硬罩幕层106，并接着依序蚀刻半导体基材102与磊晶层104，以形成一深沟槽110。之后请参见图1C，依序去除图案化光阻层108与硬罩幕层106，于深沟槽110中先顺应性地形成四乙氧基硅烷氧化层(TEOS-oxide)112，接着，于四乙氧基硅烷氧化层112之上形成多晶硅层(polysilicon)114并填满该深沟槽110，之后回蚀刻去除位于磊晶层104之上的四乙氧基硅烷氧化层112与多晶硅层114，以完成一现有的深沟槽结构。

由于现有制作深沟槽结构时，深沟槽的深度约大于3.5μm，其深度深于一般浅沟隔离结构(shallow trench isolation，STI)，因此进行蚀刻制程时，不易获得高深宽比(aspectratio)的深沟槽，且轮廓(profile)不佳。再者，不易填充四乙氧基硅烷氧化层与多晶硅层，填充过程中可能于深沟槽中产生孔洞(void)，进而影响深沟槽绝缘结构的可靠度(reliability)。

因此，业界亟需提供一种制作深沟槽结构的方法，以解决上述提及的问题。

发明内容

本发明的目的是提供一种深沟槽绝缘结构的制法，于沉积磊晶层之前与之后，分别形成第一沟槽与第二沟槽，以得到深沟槽，通过两次的蚀刻步骤，使深沟槽的深度更深，且改善深沟槽的轮廓；由于形成第一沟槽与第二沟槽之后，分别形成衬层与填充层，通过两次的填充步骤，降低回填衬层与填充层的困难度，提升深沟槽制程的产量。

本发明提供一种深沟槽绝缘结构的制法，包括以下步骤：提供一半导体基材；形成一第一沟槽于该半导体基材中；顺应性地形成一第一衬层于该第一沟槽的侧壁与底部；形成一第一填充层于该第一衬层之上并填满该第一沟槽；于该半导体基材与该第一沟槽之上形成一磊晶层；形成一第二沟槽穿过该磊晶层，且位于该第一沟槽之上；顺应性地形成一第二衬层于该第二沟槽的侧壁与底部；以及形成一第二填充层于该第二衬层之上并填满该第二沟槽。

在优选的实施方式中，形成该第一沟槽的方法包括：

形成一第一硬罩幕层于该半导体基材之上；

形成一第一图案化光阻层于该第一硬罩幕层之上；以及

以该第一图案化光阻层为罩幕，进行一蚀刻步骤，以于该半导体基材中形成该第一沟槽。

在优选的实施方式中，形成该第一填充层之后，还包括：移除位于该第一沟槽以外的该第一衬层与该第一填充层。

在优选的实施方式中，该第一硬罩幕层包括氮化硅或氮氧化硅。

在优选的实施方式中，形成该第二沟槽的方法包括：

形成一第二硬罩幕层于该磊晶层之上；

形成一第二图案化光阻层于该第二硬罩幕层之上；以及

以该第二图案化光阻层为罩幕，进行一蚀刻步骤，以于该磊晶层中形成该第二沟槽。

在优选的实施方式中，形成该第二填充层之后，还包括：移除位于该第二沟槽以外的该第二衬层与该第二填充层。

在优选的实施方式中，该第二硬罩幕层包括氮化硅或氮氧化硅。

在优选的实施方式中，该第一沟槽的深度与该第二沟槽的深度总合为约1～100μm。

在优选的实施方式中，该第二沟槽的宽度大于该第一沟槽的宽度。

在优选的实施方式中，该第二沟槽的宽度等于该第一沟槽的宽度。

在优选的实施方式中，该半导体基材为p型，且该磊晶层为n型。

在优选的实施方式中，该半导体基材为n型，且该磊晶层为p型。

在优选的实施方式中，该第一衬层的厚度为约0.001～1μm。

在优选的实施方式中，该第二衬层的厚度为约0.001～2μm。

在优选的实施方式中，该第一衬层与该第二衬层的材料各自包括四乙氧基硅烷、二氧化硅、氮氧化硅或氮化硅。

在优选的实施方式中，该第一填充层与该第二填充层的材料包括多晶硅。

综上所述，本发明提供的深沟槽绝缘结构的制法，具有下述优点：

(1)于沉积磊晶层之前与之后，分别形成第一沟槽与第二沟槽，以得到深沟槽，通过两次的蚀刻步骤，使深沟槽的深度更深，且改善深沟槽的轮廓(profile)。

(2)由于形成第一沟槽与第二沟槽之后，分别形成衬层与填充层，两次的填充步骤，降低回填衬层与填充层的困难度，提升深沟槽制程的产量(throughput)。

附图说明

图1A～1C为一系列剖面图，用以说明现有形成深沟槽的流程。

图2A～2E为一系列剖面图，用以说明本发明一较佳实施例形成深沟槽的流程。

元件符号说明

102、202……半导体基材 104……磊晶层

106……硬罩幕层 108……光阻层

110……深沟槽 112……四乙氧基硅烷氧化层

114……多晶硅层 204……第一硬罩幕层

206……第一光阻层 208……第一沟槽

208a ……第一沟槽的侧壁 208b……第一沟槽的底部

210……第一衬层 212……第一填充层

214……磊晶层 304……第二硬罩幕层

306……第二光阻层 308……第二沟槽

308a ……第二沟槽的侧壁 308b……第二沟槽的底部

310……第二衬层 312……第二填充层

D1……第一沟槽的深度 D2……第二沟槽的深度

W1……第一沟槽的宽度 W2……第二沟槽的宽度

(D1+D2)……深沟槽的深度 206’……第一图案化光阻层

306’……第二图案化光阻层

具体实施方式

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，详细说明如下：

以下特举出本发明的实施例，并配合所附附图作详细说明，而在附图或说明中所使用的相同符号表示相同或类似的部分，且在附图中，实施例的元件形状或是厚度能放大以强调局部特征，或是简化以方便标示。再者，附图中各元件的部分将以分别描述说明，值得注意的是，附图中未绘示或描述的元件可为所属技术领域中具有通常知识的技术人员所知的任何形式，另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。

请参见图2A到图2E，将详细说明本发明提供的深沟槽绝缘结构的制法，此处须注意的是，为简化说明，图2A到图2E中仅显示与制作深沟槽相关的流程，然而，熟知此技术的人员应可知，于深沟槽之外还可形成其它主动元件或被动元件。

请参见图2A，首先提供一半导体基材202，于一实施例中，此半导体基材为一p型基材，由硅基材掺杂p型掺质而形成，p型掺质例如为硼、镓、铝、铟或上述的组合。接着于半导体基材202之上依序形成一第一硬罩幕层204与第一光阻层206，其中第一硬罩幕层204可包括氮化硅或氮氧化硅，形成第一硬罩幕204的方法，例如为常压化学气相沉积法(atompheric pressure chemical vapor deposition，APCVD)、低压化学气相沉积法(low-presuree chemical vapor deposition，LPCVD)或电浆增强型化学气相沉积法(plasma enhanced chemical vapor deposition，PECVD)。之后提供一具有深沟槽图案的光罩对准第一光阻层206，通过曝光、显影等图案化步骤以形成第一图案化光阻层206’。

之后通过第一图案化光阻层206’作为罩幕，进行蚀刻步骤，使半导体基材202中形成一第一沟槽208，其中第一沟槽208具有一深度D1与一宽度W1，深度D1为约0.5～50μm，较佳为约3～30μm，而宽度W1为约0.1～10μm，较佳为约1～5μm，且深宽比为约1～250(Depth/width)。上述提及的蚀刻步骤，例如电浆蚀刻，其中蚀刻所需的气体包括氟碳化物、碳氧化物、氩气或氧气，其中氟碳化物例如为三氟甲烷(CF₃)、六氟乙烷(C₂F₆)、四氟乙烯(C₂F₄)或六氟丙烯(C₃F₆)。

请参见图2B，移除第一硬罩幕层204与第一图案化光阻层206’，之后顺应性地(conformally)形成一第一衬层210于半导体基材202上(未标示)、第一沟槽208的侧壁208a与底部208b，其中第一衬层210具有绝缘隔离的作用，其材料包括四乙氧基硅烷氧化层(tetraethoxysilane oxide，TEOS-oxide)、二氧化硅(silicon oxide，SiO₂)、氮氧化硅(silicon oxynitride，SiON)、氮化硅(silicon nitride，Si₃N₄)或前述的复合层，然而，第一衬层210的材料并不限于上述提及的材料，也可使用其它具有绝缘效果的材料，另外第一衬层210的形成厚度为约0.001～1μm。于一较佳的实施例中，第一衬层210为四乙氧基硅烷氧化层(tetraethoxysilane oxide，TEOS-oxide)。形成第一衬层210的方法包括低压化学沉积法(low-pressure chemical vapor deposition，LPCVD)、常压化学气相沉积法(atmospheric-pressure chemical vapor deposition，APCVD)或电浆增强化学气相沉积法(plasma-enhanced chemical vapor deposition，PECVD)。

接着，形成一第一填充层212于第一衬层210之上并填满第一沟槽208，其中第一填充层212的材料包括多晶硅(polysilicon)、四乙氧基硅烷氧化层(tetraethoxysilaneoxide，TEOS-oxide)或氮氧化物(oxynitride)，其能增加沟槽的应力，避免产生缺陷(defect)。形成第一填充层212的方法包括低压化学沉积法(low-pressure chemicalvapor deposition，LPCVD)、常压化学气相沉积法(atmospheric-pressure chemicalvapor deposition，APCVD)或电浆增强化学气相沉积法(plasma-enhanced chemicalvapor deposition，PECVD)。

接着移除位于该第一沟槽208以外的第一衬层210与第一填充层212，并曝露出位于第一沟槽208的第一衬层210与第一填充层212，可使用的方法例如回蚀刻步骤或是化学机械研磨法(chemical mechanical polishing，CMP)。

请参见图2C，于半导体基材202与第一沟槽208之上形成一磊晶层214，于一实施例中，当半导体基材202为p型基材时，磊晶层214为n型，而形成的方法例如以磷、砷、氮、锑或上述的组合作为掺质，利用化学气相沉积法形成一非晶硅材料层，再对非晶硅材料层进行固相磊晶步骤而得。于另一实施例中，当半导体基材202为n型基材时，磊晶层214为p型。

请参见图2D，于磊晶层214之上依序形成一第二硬罩幕层304与第二光阻层306，其中第二硬罩幕层304包括氮化硅或氮氧化硅，之后提供一具有深沟槽图案的光罩对准第二光阻层306，通过曝光、显影等图案化步骤以形成第二图案化光阻层306’。之后通过第二图案化光阻层306’作为罩幕，进行蚀刻步骤以形成一第二沟槽308穿过磊晶层214，且位于第一沟槽208的对应上方而露出第一沟槽208，其中第二沟槽308具有一深度D2与一宽度W2，深度D2为约0.5～50μm，较佳为约3～30μm，而宽度W2为约0.1～10μm，较佳为约1～5μm，深宽比为约1～250(Depth/width)。上述提及的蚀刻步骤如同前述，在此不再赘述。

此处须注意的是，本发明所形成的第一沟槽208与第二沟槽308，两沟槽的深度总合(D1+D2)为约1～100μm，两沟槽的整体深宽比为约2～500(Depth/width)。由于在形成磊晶层214之前与之后，进行两次蚀刻步骤以形成深沟槽，因此本发明的深沟槽深度较现有技术(一次蚀刻)更深，且可改善深沟槽的轮廓(profile)。

另外，本发明的第二沟槽的宽度最好不小于第一沟槽的宽度W1。由于第一沟槽208中填充的材料不属于磊晶材料，于成长磊晶层214时，位于第一构槽208之上的磊晶层晶向排列较差，若于此处形成其它元件，可能会导致元件效能受到损害，因此，第二沟槽308的宽度W2最好大于或等于第一沟槽208的宽度W1，以避免不纯的磊晶层形成于第一沟槽208之上，而影响后续元件的效能。于一较佳实施例中，第二沟槽308的宽度W2大于第一沟槽208的宽度W1为约0～5μm。

请参见图2E，移除第二硬罩幕层304与第二图案化光阻层306’，之后顺应性地(conformal ly)形成一第二衬层310于第二沟槽308的侧壁308a与底部308b，其中第二衬层310包括上述第一衬层210提及的材料与沉积方式。于一实施例中，第一衬层210与第二衬层310的材料较佳皆为四乙氧基硅烷氧化层(TEOS-oxide)。另外第二衬层310的形成厚度为约0.001～2μm。

接着，形成一第二填充层312于第二衬层310之上并填满第二沟槽308，其中第二填充层312的材料包括多晶硅(polysilicon)、四乙氧基硅烷氧化层(tetraethoxysilaneoxide，TEOS-oxide)或氮氧化物(oxynitride)。此处需注意的是，现有制作深沟槽制程中，填充深沟槽内的材料时，由于深沟槽具有较高的深宽比(aspect ratio)，会造成填充的困难度，容易使填充材料不完整，而于深沟槽中留下孔洞(void)，进而影响绝缘结构的可靠度(reliability)，因此，本发明通过两次的沟槽形成步骤，分别进行两次的填充步骤，能降低回填衬层与填充层的困难，提高深沟槽制程的产能(throughput)。

接着移除位于该磊晶层214上的第二衬层310与第二填充层312，并曝露出位于第二沟槽308的第二衬层310与第二填充层312，移除的方法包括回蚀刻步骤或化学机械研磨方法，于此处便完成本发明的深沟槽的结构。

虽然本发明已以多个较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识的技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视权利要求范围所界定为准。

Claims

1.一种深沟槽绝缘结构的制法，其特征在于，包括以下步骤：

提供一半导体基材；

形成一第一沟槽于该半导体基材中；

顺应性地形成一第一衬层于该第一沟槽的侧壁与底部；

形成一第一填充层于该第一衬层之上并填满该第一沟槽；

于该半导体基材与该第一沟槽之上形成一磊晶层；

形成一第二沟槽穿过该磊晶层，且位于该第一沟槽之上；

顺应性地形成一第二衬层于该第二沟槽的侧壁与底部；以及

形成一第二填充层于该第二衬层之上并填满该第二沟槽。

2.如权利要求1所述的深沟槽绝缘结构的制法，其特征在于，形成该第一沟槽的方法包括：

形成一第一硬罩幕层于该半导体基材之上；

形成一第一图案化光阻层于该第一硬罩幕层之上；以及

3.如权利要求1所述的深沟槽绝缘结构的制法，其特征在于，形成该第一填充层之后，还包括：移除位于该第一沟槽以外的该第一衬层与该第一填充层。

4.如权利要求2所述的深沟槽绝缘结构的制法，其特征在于，该第一硬罩幕层包括氮化硅或氮氧化硅。

5.如权利要求1所述的深沟槽绝缘结构的制法，其特征在于，形成该第二沟槽的方法包括：

形成一第二硬罩幕层于该磊晶层之上；

形成一第二图案化光阻层于该第二硬罩幕层之上；以及

6.如权利要求1所述的深沟槽绝缘结构的制法，其特征在于，形成该第二填充层之后，还包括：移除位于该第二沟槽以外的该第二衬层与该第二填充层。

7.如权利要求5所述的深沟槽绝缘结构的制法，其特征在于，该第二硬罩幕层包括氮化硅或氮氧化硅。

8.如权利要求1所述的深沟槽绝缘结构的制法，其特征在于，该第一沟槽的深度与该第二沟槽的深度总合为约1～100μm。

9.如权利要求1所述的深沟槽绝缘结构的制法，其特征在于，该第二沟槽的宽度大于该第一沟槽的宽度。

10.如权利要求1所述的深沟槽绝缘结构的制法，其特征在于，该第二沟槽的宽度等于该第一沟槽的宽度。

11.如权利要求1所述的深沟槽绝缘结构的制法，其特征在于，该半导体基材为p型，且该磊晶层为n型。

12.如权利要求1所述的深沟槽绝缘结构的制法，其特征在于，该半导体基材为n型，且该磊晶层为p型。

13.如权利要求1所述的深沟槽绝缘结构的制法，其特征在于，该第一衬层的厚度为约0.001～1μm。

14.如权利要求1所述的深沟槽绝缘结构的制法，其特征在于，该第二衬层的厚度为约0.001～2μm。

15.如权利要求1所述的深沟槽绝缘结构的制法，其特征在于，该第一衬层与该第二衬层的材料各自包括四乙氧基硅烷、二氧化硅、氮氧化硅或氮化硅。

16.如权利要求1所述的深沟槽绝缘结构的制法，其特征在于，该第一填充层与该第二填充层的材料包括多晶硅。