CN101989599B

CN101989599B - 具有浅沟槽隔离结构的半导体器件及其制造工艺

Info

Publication number: CN101989599B
Application number: CN2009100558055A
Authority: CN
Inventors: 李敏
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2009-08-03
Filing date: 2009-08-03
Publication date: 2012-06-20
Anticipated expiration: 2029-08-03
Also published as: CN101989599A

Abstract

本发明公开了一种具有浅沟槽隔离结构的半导体器件及其制造方法，所述浅沟槽隔离结构包括设置在衬底中的沟槽；形成在所述沟槽侧壁和底部上的炉衬氧化层；形成在所述炉衬氧化层上的沟槽衬里层；以及形成在所述沟槽衬里层上的用于填充沟槽的沟槽填充层；其中所述沟槽衬里层的材料选择为其晶格常数介于所述炉衬氧化层及所述沟槽填充层材料的晶格常数之间，且能与所述炉衬氧化层及所述沟槽填充层粘接在一起。根据本发明制造的沟槽衬里层，使得炉衬氧化层与沟槽衬里层之间的界面的非常清晰，可以比较方便的检测炉衬氧化层和有源区的轮廓，能够清楚的知道是否有刻蚀过度的情况发生。

Description

具有浅沟槽隔离结构的半导体器件及其制造工艺

技术领域

本发明涉及半导体制造工艺，特别涉及具有浅沟槽隔离(STI)结构的半导体器件及其制造。

背景技术

随着半导体技术的飞速发展，半导体器件的特征尺寸日益减小。为了在半导体表面形成多个器件，需要在各个器件的有源区之间进行隔离，浅沟槽隔离技术就是为了应对0.35μm以下的深亚微米工艺而发展的一种隔离技术。由于该技术具有隔离区域小和完成后仍保持基底平整等优点，因此是常用的半导体制造技术之一。在填充沟槽结构时常使用高密度等离子体化学气相沉积(HDP-CVD)技术。

图1A至图1F示出了传统的浅沟槽隔离(STI)工艺制作半导体器件的示意图。如图1A所示，在衬底100的表面上沉积一衬垫氧化层101，再以化学气相沉积等方法沉积一氮化物层102于衬垫氧化层101上。接下来，如图1B所示，用干法刻蚀工艺刻蚀衬底100，形成沟槽110，用以定义器件的有源区。接着，如图1C所示，在沟槽110的侧壁和底部形成一厚度在50埃到500埃之间的炉衬氧化层103。形成炉衬氧化层103的主要目的在于圆滑沟槽的顶角A和修补在形成沟槽110的干法刻蚀过程中所造成的衬底晶格破坏。然后，如图1D所示，采用HDP-CVD或等离子体增强化学气相沉积(PECVD)工艺，在炉衬氧化层103和氮化物层102上沉积一沟槽衬里层104，该沟槽衬里层104可以是普通氧化硅层，厚度通常为100埃至200埃。接着，如图1E所示，在沟槽110中沉积沟槽填充层105，以填充沟槽110。填充沟槽110的工艺过程是先沉积厚度为500-800埃的沟槽填充层105，然后再将沉积的层刻蚀掉大约100-200埃，重复这一沉积-刻蚀的过程直至将沟槽110填满。随后施行化学机械研磨(CMP)工艺，去除沟槽填充层105高出氮化物层102的部分以及沟槽衬里层104高出氮化物层102的部分，便形成表面平坦的半导体器件隔离区。如图1F所示，为了完成隔离工艺并露出衬底100的硅，依次去掉形成在其上形成有器件的区域中的氮化物层102与衬垫氧化层101。可通过湿刻蚀去掉氮化物层102与衬垫氧化层101，湿刻蚀期间，氮化物层102和衬垫氧化层101侧壁部分的沟槽衬里层104的部分也一并去除。

然而，当半导体器件的尺寸进一步缩小达到深宽比(Aspect Ratio)为大约65nm时，在上述填充沟槽填充层105期间的刻蚀过程中容易出现结构宽度方向上的过刻蚀或欠刻蚀，使结构的尺寸与预先设计的尺寸不符。过刻蚀严重时会对有源区的边缘(如图1C所示的A区)产生“削边”的现象，而欠刻蚀可能会达不到刻蚀的深度，造成刻蚀无效。这都会严重影响到STI的隔离效果。因此，需要对炉衬氧化层103和沟槽填充层105各自的轮廓及其交界面进行检测，以判断刻蚀是否符合要求。然而，在按照现有工艺沉积的炉衬氧化物层103、沟槽衬里层104和沟槽填充层105的浅沟槽隔离结构中，炉衬氧化物层103和沟槽填充层105之间的界面非常模糊，难以判断出是否发生了过刻蚀或欠刻蚀。图1F所示的为具有传统的沟槽衬里层的浅沟槽隔离结构的透射电镜(TEM)图。从图中看出，无法观测到炉衬氧化层103和沟槽衬里层104以及沟槽填充层105各自的轮廓及其交界面，因此难以识别炉衬氧化层103和有源区的轮廓，更无法得知是否发生了不符合要求的过蚀刻或欠蚀刻。

因此，需要一种改进的沟槽衬里层104以便使得炉衬氧化层103和沟槽填充层105之间可以清楚地区分开来，从而可以易于识别炉衬氧化层103、沟槽填充层105和有源区的轮廓，为判断刻蚀的质量提供良好的基础。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中沟槽衬里层与炉衬氧化层和沟槽填充层之间的界面不清晰所导致的无法识别炉衬氧化层、沟槽填充层和有源区的轮廓，从而无法判断刻蚀质量的问题，本发明提出了一种具有浅沟槽隔离结构的半导体器件，所述浅沟槽隔离结构包括设置在衬底中的沟槽；形成在所述沟槽侧壁和底部上的炉衬氧化层；形成在所述炉衬氧化层上的沟槽衬里层；以及形成在所述沟槽衬里层上的用于填充沟槽的沟槽填充层；其中所述沟槽衬里层的材料选择为其晶格常数介于所述炉衬氧化层及所述沟槽填充层材料的晶格常数之间，且能与所述炉衬氧化层及所述沟槽填充层粘接在一起。

根据本发明的另一方面，还提供了一种制造具有浅沟槽隔离结构的半导体器件的方法，所述浅沟槽隔离结构的制造方法包括下列步骤：在衬底表面沉积一衬垫氧化层；在所述衬垫氧化层上沉积一氮化物层；蚀刻所述衬垫氧化层、所述氮化物层和所述衬底，形成一沟槽；在所述沟槽的侧壁和底部形成一炉衬氧化层；在所述炉衬氧化层表面、所述衬垫氧化层侧壁和所述氮化物层的表面及侧壁沉积一沟槽衬里层；以及在形成所述沟槽衬里层的沟槽中填充一沟槽填充层；其中所述沟槽衬里层的材料选择为其晶格常数介于所述炉衬氧化层及所述沟槽填充层材料的晶格常数之间，且能与所述炉衬氧化层及所述沟槽填充层粘接在一起。

本发明通过对STI结构中的沟槽衬里层的材料进行选择，使其与炉衬氧化层的材料之间具有一定程度的晶格失配，且能与炉衬氧化层粘接在一起，从而替代传统的沟槽衬里层。该沟槽衬里层引入后，炉衬氧化层与沟槽衬里层之间的界面的非常清晰，可以比较方便的检测炉衬氧化层和有源区的轮廓，能够清楚的知道是否有刻蚀过度的情况发生。由于浅沟槽隔离结构和位线结构围绕形成了有源区，可以通过检测氮化物层的上表面和靠近沟槽填充层的边缘，衬垫氧化层靠近沟槽填充层的边缘以及靠近沟槽填充层的轮廓来判定有源区的轮廓，从而可以方便地检验蚀刻工艺的质量。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A至图1F是传统的浅沟槽隔离结构的制造流程的剖面示意图；

图1G是传统的浅沟槽隔离结构的TEM图；

图2A至图2F是根据本发明的浅沟槽隔离结构的制造流程的剖面示意图；

图2G是具有根据本发明的浅沟槽隔离结构的TEM图；

图3是根据本发明的浅沟槽隔离结构的制造工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何选择沟槽衬里层以便清楚显示炉衬氧化层、沟槽衬里层和沟槽填充层之间界面的浅沟槽隔离工艺方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

参照图2A至图2G，其中图2A至图2F示出根据本发明的浅沟槽隔离结构的制作工艺流程中各个步骤的剖视图，图2G是具有根据本发明的沟槽衬里层的浅沟槽隔离结构的TEM图。

首先如图2A所示，提供一衬底200，该衬底200可以是任意具有不同晶格排列方向的单晶硅衬底。接着，可以用热氧化方式、炉管工艺等方法在衬底200上形成沉积一厚度在50埃到500埃之间的衬垫氧化层201。衬垫氧化层201可以采用二氧化硅。接着，例如以低压化学气相沉积(LPCVD)等本领域熟知的工艺方法在衬垫氧化层201上沉积一氮化物层202，其厚度例如在500埃到2500埃之间，该氮化物层202可以采用氮化硅。

然后，如图2B所示，通过光刻工艺与干式蚀刻方式(如反应离子刻蚀(RIE))对所述衬垫氧化层201、氮化物层202和衬底200进行刻蚀，形成浅沟槽隔离结构中的沟槽210，用以定义器件的有源区。

完成浅沟槽210的定义后，如图2C所示，可以采用热氧化法或类似工艺，在800℃至1000℃的温度下进行氧化反应，在沟槽210的侧壁和底部形成作为保护层的氧化层，即炉衬氧化层203，其厚度例如介于50埃至200埃之间。形成炉衬氧化层203的主要目的在于圆滑沟槽的顶角和修补在形成沟槽区域的干法刻蚀过程中所造成的衬底晶格破坏。

接下来，如图2D所示，在氮化物层202、衬垫氧化层201的侧壁上和炉衬氧化层203表面上形成沟槽衬里层204，以便使沟槽中的氧化物层不受后来的湿清洗或湿刻蚀的影响。沟槽衬里层204的厚度为100埃至200埃。

然后，如图2E所示，利用化学气相沉积法，如HDP-CVD、常压化学气相沉积(APCVD)、低压化学气相沉积(PCVD)等方法，在沟槽210中形成沟槽填充层205，例如氧化硅层，以便完全填充沟槽210。填充沟槽210可采用先沉积再刻蚀并重复这一过程的工艺手段来实现。然后可以利用CMP工艺平坦化该沟槽填充层区域。去除沟槽填充层205高出氮化物层202的部分以及沟槽衬里层204高出氮化物层202的部分，便形成表面平坦的组件隔离区。

接下来，如图2F所示，依次去除氮化物层202与衬垫氧化层201层。其中，去除氮化物层202的方法为湿刻蚀法，例如以热磷酸为蚀刻液来浸泡而将其去除；去除衬垫氧化层201的方法为湿刻蚀法，例如以氢氟酸或高浓度磷腐蚀剂为蚀刻液来浸泡。湿刻蚀期间，氮化物层202和衬垫氧化层201侧壁上的一部分沟槽衬里层205也一并去除。至此形成了最终的STI结构。

在本发明中，对沟槽衬里层204的材料进行了特殊选择，以便实现使沟槽衬里层204和炉衬氧化层203及沟槽填充层205之间有清晰的界面。对于沟槽衬里层204材料的选择，不仅要保证能实现各层之间清晰的界面。还必须保证沟槽衬里层204与炉衬氧化层203及沟槽填充层205之间具有良好的粘接性能和附着性，即保证各层之间不会脱落。由于层间界面清晰通常要求不同层的材料之间具有一定程度的晶格失配，而层间材料的粘接力强度则反过来要求其晶格匹配程度较好。因此，需要对上述两个因素进行折中考虑以便选择合适的材料。根据本实施例，将位于中间的沟槽衬里层204的材料选择为其晶格常数介于所述炉衬氧化层203及所述沟槽填充层205材料的晶格常数之间。在实际工艺中，可以通过测定材料的折射率来选择沟槽衬里层204。例如，可采用富硅氧化物(Silicon-Rich-Oxide，SRO)层代替现有技术中使用的普通氧化硅层作为沟槽衬里层204。在制作工艺方面，可以用SiH₄和N₂O或SiH₄和O₂的混合气体作为反应气体前驱物，利用化学气相沉积法，如HDP-CVD法或PECVD等沉积该SRO层。在本实施例中，该SRO层中硅原子与氧原子的比例通常大于1.5且小于3。在本实施例中，沟槽衬里层的折射率大约在1.5～1.8之间。除了如上所述的SRO层之外，沟槽衬里层204还可以采用Si₃N₄和SiON等材料制作。

将按照上述工艺所制成的具有SRO的沟槽衬里层204的硅片制作成TEM的样品片，放入TEM观察室中观察，如图2F所示，可以清楚的看到炉衬氧化层203与沟槽衬里层204以及沟槽填充层205彼此之间有清楚的界面。这样就可以易于检测出炉衬氧化层203与有源区的轮廓，可以明确的了解沟槽刻蚀程度是否符合工艺的要求，是否达到工艺标准。

图3的流程图示出了制作根据本发明实施例的STI结构的工艺流程。在步骤301中，在衬底表面沉积一衬垫氧化层。在步骤302中，以化学气相沉积等方法沉积一氮化物层于该衬垫氧化层上。接下来，在步骤303中，蚀刻所述衬垫氧化层、所述氮化物层和所述衬底，形成沟槽区域，用以定义组件的有源区。在步骤304中，在沟槽的侧壁和底部形成炉衬氧化层。形成炉衬氧化层的主要目的在于修补在形成槽区域的干法刻蚀过程中所造成的衬底晶格破坏。然后，在步骤305中，在炉衬氧化层表面、衬垫氧化层侧壁和氮化物层的表面及侧壁沉积一沟槽衬里层。随后，在步骤306中，在形成沟槽衬里层的半导体衬底中的沟槽中形成沟槽填充层，用于填充沟槽，并施行化学机械研磨程序，去除沟槽填充层高出氮化物层的部分以及沟槽衬里层高出氮化物层的部分，便形成表面平坦的组件隔离区。接着，在步骤307中，用湿刻蚀法依次刻蚀氮化物层和衬垫氧化层以及位于它们侧壁上的一部分沟槽衬里层。

根据如上所述的实施例制造的具有浅沟槽隔离结构的半导体器件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机等各种电子产品中。

综上所述，仅是本发明较佳的实施例而已，并非对本发明做任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修饰，或修改为等同变化的等同实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种具有浅沟槽隔离结构的半导体器件，所述浅沟槽隔离结构包括：

设置在衬底(200)中的沟槽(210)；

形成在所述沟槽(210)侧壁和底部上的炉衬氧化层(203)；

形成在所述炉衬氧化层(203)上的沟槽衬里层(204)；以及

形成在所述沟槽衬里层(204)上的用于填充沟槽(210)的沟槽填充层(205)；

其中所述沟槽衬里层(204)的材料选择为其晶格常数介于所述炉衬氧化层(203)及所述沟槽填充层(205)材料的晶格常数之间，且能与所述炉衬氧化层(203)及所述沟槽填充层(205)粘接在一起，所述沟槽衬里层为富硅氧化物。

2.根据权利要求1所述的半导体器件，

其中当所述沟槽衬里层(204)为富硅氧化物时，硅原子与氧原子的比例大于1.5且小于3。

3.根据权利要求1所述的半导体器件，其中所述沟槽衬里层(204)材料的折射率在1.5～1.8之间。

4.根据权利要求1所述的半导体器件，其中所述沟槽衬里层(204)通过高密度等离子体化学气相沉积法或等离子体增强化学气相沉积法工艺形成。

5.根据权利要求1所述的半导体器件，其中所述沟槽衬里层(204)的厚度为100至200埃。

6.一种包含如权利要求1所述的半导体器件的集成电路，其中所述集成电路选自动态随机存取存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路。

7.一种包含如权利要求1所述的半导体器件的电子设备，其中所述电子设备选自个人计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机。

8.一种制造具有浅沟槽隔离结构的半导体器件的方法，所述浅沟槽隔离结构的制造方法包括下列步骤：

在衬底表面沉积一衬垫氧化层；

在所述衬垫氧化层上沉积一氮化物层；

蚀刻所述衬垫氧化层、所述氮化物层和所述衬底，形成一沟槽；

在所述沟槽的侧壁和底部形成一炉衬氧化层；

在所述炉衬氧化层表面、所述衬垫氧化层侧壁和所述氮化物层的表面及侧壁沉积一沟槽衬里层；以及

在形成所述沟槽衬里层的沟槽中填充一沟槽填充层；

其中所述沟槽衬里层的材料选择为其晶格常数介于所述炉衬氧化层及所述沟槽填充层材料的晶格常数之间，且能与所述炉衬氧化层及所述沟槽填充层粘接在一起，所述沟槽衬里层为富硅氧化物。

9.根据权利要求8所述的半导体器件制造方法，所述方法还包括刻蚀掉所述衬垫氧化层、氮化物层以及附着在它们侧壁上的一部分所述沟槽衬里层。

10.根据权利要求8所述的半导体器件制造方法，其中当所述沟槽衬里层为富硅氧化物时，硅原子与氧原子的比例大于1.5且小于3。

11.根据权利要求8所述的半导体器件制造方法，其中所述沟槽衬里层材料的折射率在1.5～1.8之间。

12.根据权利要求8所述的半导体器件制造方法，其中所述沟槽衬里层通过高密度等离子体化学气相沉积法或等离子体增强化学气相沉积法工艺形成。

13.根据权利要求8所述的半导体器件制造方法，其中所述沟槽衬里层的厚度为100至200埃。