CN101459106B - 浅沟槽隔离结构的形成方法 - Google Patents
浅沟槽隔离结构的形成方法 Download PDFInfo
- Publication number
- CN101459106B CN101459106B CN2007100944643A CN200710094464A CN101459106B CN 101459106 B CN101459106 B CN 101459106B CN 2007100944643 A CN2007100944643 A CN 2007100944643A CN 200710094464 A CN200710094464 A CN 200710094464A CN 101459106 B CN101459106 B CN 101459106B
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- shallow trench
- corrosion barrier
- isolation structure
- pad oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
一种浅沟槽隔离结构的形成方法，包括：提供依次带有垫氧化层和腐蚀阻挡层的半导体衬底，所述腐蚀阻挡层中有贯穿腐蚀阻挡层且露出垫氧化层的开口；以腐蚀阻挡层为掩膜，沿开口刻蚀垫氧化层和半导体衬底，形成浅沟槽，其中，浅沟槽侧壁有聚合物；通入与聚合物反应的气体，去除残留聚合物；在浅沟槽内填充满绝缘氧化层；去除腐蚀阻挡层和垫氧化层，形成浅沟槽隔离结构。本发明通入与聚合物反应的气体，去除残留聚合物，对浅沟槽侧壁不产生影响，使最终形成的浅沟槽隔离结构完整。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及浅沟槽隔离结构的形成方法。
背景技术
随着集成电路尺寸的减小，构成电路的器件必须更密集地放置，以适应芯片上可用的有限空间。由于目前的研究致力于增大半导体衬底的单位面积上有源器件的密度，所以电路间的有效绝缘隔离变得更加重要。现有技术中形成隔离区域的方法主要有局部氧化隔离(LOCOS)工艺或浅沟槽隔离(STI)工艺。LOCOS工艺是在晶片表面淀积一层氮化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长氧化硅，有源器件在氮化硅所确定的区域生成。对于隔离技术来说，LOCOS工艺在电路中的有效局部氧化隔离仍然存在问题，其中一个问题就是在氮化硅边缘生长的“鸟嘴”现象，这是由于在氧化的过程中氮化硅和硅之间的热膨胀性能不同造成的。这个“鸟嘴”占用了实际的空间，增大了电路的体积，并在氧化过程中，对晶片产生应力破坏。因此LOCOS工艺只适用于大尺寸器件的设计和制造。
浅沟槽隔离(STI)技术拥有多项的制程及电性隔离优点，包括可减少占用硅晶圆表面的面积同时增加器件的集成度，保持表面平坦度及较少通道宽度侵蚀等。因此，目前0.18μm以下的元件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺来制作。
图1至图4为依据传统方法形成浅沟槽隔离结构的剖面示意图。首先，参考图1，用热氧化法在半导体衬底100上形成垫氧化层102，所述垫氧化层102的材料为氧化硅；用化学气相沉积法在垫氧化层102上形成腐蚀阻挡层104，所述腐蚀阻挡层104的材料为氮化硅；用化学气相沉积法在腐蚀阻挡层104上形成抗反射层106；用旋涂法在抗反射层106上形成光刻胶层108，经过曝光显影工艺，定义浅沟槽图形109。
如图2所示，以光刻胶层108为掩膜，用干法刻蚀法刻蚀抗反射层106和腐蚀阻挡层104至露出垫氧化层102，形成与后续浅沟槽位置对应的开口；灰化法去除光刻胶层108，用湿法刻蚀法去除残留光刻胶层108及抗反射层106；然后，以腐蚀阻挡层104为掩膜，沿开口，用干法刻蚀法刻蚀垫氧化层102和半导体衬底100，形成浅沟槽110，由于刻蚀气体可能会与半导体衬底200中的硅发生反应，使浅沟槽侧壁产生聚合物111。
接着，参考图3，用热氧化法在浅沟槽110的底部与侧壁形成衬氧化层112，所述衬氧化层的材料一般为氧化硅；通过用高密度等离子体化学气相沉积法(HDPCVD)在腐蚀阻挡层104上形成绝缘氧化层114，且绝缘氧化层114填充满浅沟槽110；对绝缘氧化层114进行平坦化处理，如采用化学机械抛光工艺清除腐蚀阻挡层104上的绝缘氧化层114。
如图4所示，去除腐蚀阻挡层104和垫氧化层102，形成浅沟槽隔离结构115，去除腐蚀阻挡层104和垫氧化层102的工艺一般采用湿法刻蚀。
在中国专利申请03825402还可以发现更多与上述技术方案相关的信息，形成浅沟槽隔离结构。
现有技术在形成浅沟槽过程中，由于刻蚀气体与半导体衬底中的硅反应，在浅沟槽侧壁的产生聚合物，影响浅沟槽隔离结构的隔离性能，进而影响半导体器件的性能。
发明内容
本发明解决的问题是提供一种浅沟槽隔离结构的形成方法，防止浅沟槽侧壁产生聚合物残留。
为解决上述问题，本发明提供一种浅沟槽隔离结构的形成方法，包括：提供依次带有垫氧化层和腐蚀阻挡层的半导体衬底，所述腐蚀阻挡层中有贯穿腐蚀阻挡层且露出垫氧化层的开口；以腐蚀阻挡层为掩膜，沿开口刻蚀垫氧化层和半导体衬底，形成浅沟槽，其中，浅沟槽侧壁有聚合物；通入与聚合物反应的气体，去除残留聚合物；在浅沟槽内填充满绝缘氧化层；去除腐蚀阻挡层和垫氧化层，形成浅沟槽隔离结构。
可选的，所述加入气体为氧气。所述氧气的流量为180sccm～220sccm。所述通入氧气时间为15秒～25秒。
可选的，刻蚀垫氧化层和半导体衬底的方法为干法刻蚀法。
可选的，填充绝缘氧化层的方法为高密度等离子体化学气相沉积法。
可选的，去除腐蚀阻挡层和垫氧化层的方法为湿法刻蚀。
与现有技术相比，上述方案具有以下优点：通入与聚合物反应的气体，去除残留聚合物，对浅沟槽侧壁不产生影响，使最终形成的浅沟槽隔离结构完整。
附图说明
图1至图4是现有形成浅沟槽隔离结构的示意图；
图5是本发明形成浅沟槽隔离结构的具体实施方式流程图；
图6至图11是本发明形成浅沟槽隔离结构的实施例示意图。
具体实施方式
本发明通入与聚合物反应的气体，去除残留聚合物，对浅沟槽侧壁不产生影响，使最终形成的浅沟槽隔离结构完整。
下面结合附图对本发明的具体实施方式做详细的说明。
图5是本发明形成浅沟槽隔离结构的具体实施方式流程图。如图5所示，执行步骤S101，提供依次带有垫氧化层和腐蚀阻挡层的半导体衬底，所述腐蚀阻挡层中有贯穿腐蚀阻挡层且露出垫氧化层的开口；执行步骤S102，以腐蚀阻挡层为掩膜，沿开口刻蚀垫氧化层和半导体衬底，形成浅沟槽，其中，浅沟槽侧壁有聚合物；执行步骤S103，通入与聚合物反应的气体，去除残留聚合物；执行步骤S104，在浅沟槽内填充满绝缘氧化层；执行步骤S105，去除腐蚀阻挡层和垫氧化层，形成浅沟槽隔离结构。
图6至图10是本发明形成浅沟槽隔离结构的实施例示意图。如图6所示，用热氧化法在半导体衬底200上形成垫氧化层202，所述垫氧化层202的材料为二氧化硅；所述垫氧化层202的材料还可以是氮氧化硅，一般采用低压化学气相沉积或者等离子体辅助化学气相沉积法形成；用化学气相沉积法在垫氧化层202上形成腐蚀阻挡层204，所述腐蚀阻挡层204的材料为氮化硅或氮氧化硅等；用化学气相沉积法在腐蚀阻挡层204上形成抗反射层206，用以在后续光刻工艺中防止光反射回光刻胶中，影响光刻胶的性能；用旋涂法在抗反射层206上形成光刻胶层208，经过曝光显影工艺，定义浅沟槽图形209。
如图7所示，以光刻胶层208为掩膜，用干法刻蚀法刻蚀抗反射层206和腐蚀阻挡层204至露出垫氧化层202，形成与后续浅沟槽位置对应的开口210。
如图8所示，用灰化法去除光刻胶层208，用湿法刻蚀法去除残留的光刻胶层208及抗反射层206；然后，以腐蚀阻挡层204为掩膜，沿开口210，用干法刻蚀法刻蚀垫氧化层202和半导体衬底200，形成浅沟槽211。由于刻蚀气体可能会与半导体衬底200中的硅材料发生反应，在浅沟槽211侧壁产生聚合物213。
如图9所示，在刻蚀机台中，通入与聚合物发生反应的气体216，以去除浅沟槽211侧壁的聚合物213。
本实施例中，所述与聚合物发生反应的气体216具体为氧气，流量为180sccm(标准毫升/分)～220sccm，具体流量例如180sccm、185sccm、190sccm、195sccm、200sccm、205sccm、210sccm、215sccm或220sccm等；通入氧气时间为15秒～25秒，具体时间例如15秒、16秒、17秒、18秒、19秒、20秒、21秒、22秒、23秒、24秒或25秒等。其中反应室的压强为25毫托(1托＝133.32帕)～35毫托，具体压强例如25毫托、26毫托、27毫托、28毫托、29毫托、30毫托、31毫托、32毫托、33毫托、34毫托或35毫托等；电源功率为150瓦～250瓦，具体电源功率150瓦、160瓦、170瓦、180瓦、190瓦、200瓦、210瓦、220瓦、230瓦、240瓦或250瓦等。
本实施例中，通入与聚合物反应的气体216，去除残留聚合物，且对浅沟槽侧壁不产生影响，使最终形成的浅沟槽隔离结构完整。
接着，参考图10，用热氧化法在浅沟槽211的底部与侧壁形成衬氧化层212，所述衬氧化层的材料一般为二氧化硅；将绝缘氧化层214填充满浅沟槽211，且覆盖腐蚀阻挡层204，所述绝缘氧化层214的材料可以是二氧化硅等。在浅沟槽211内以及腐蚀阻挡层204上沉积绝缘氧化层214的工艺可以采用化学气相沉积法，比较优化的技术方案例如以氧气(O2)和甲硅烷(SiH4)为反应气体，以高密度等离子化学气相沉积法(HDPCVD)，在浅沟槽211内以及腐蚀阻挡层204的表面上沉积一层以二氧化硅为材料的绝缘氧化层214。
对绝缘氧化层214进行平坦化处理，所述的平坦化工艺例如化学机械抛光法，直至曝露出腐蚀阻挡层204；所述的平坦化工艺也可以采用化学机械抛光法抛光至绝缘氧化层214表面为一平坦结构，然后采用刻蚀工艺刻蚀至曝露腐蚀阻挡层204。
如图11所示，依次去除腐蚀阻挡层204和垫氧化层202，形成由浅沟槽211侧壁及底部的衬氧化层212与浅沟槽211内填充的绝缘氧化层214构成的浅沟槽隔离结构215。去除腐蚀阻挡层204的工艺例如采用含有五价热磷酸溶液的湿蚀刻法；去除垫氧化层202的工艺一般也采用湿蚀刻法，例如采用氢氟酸溶液进行刻蚀。
继续参考图6至图11，提供一种优选实施例，如图6所示，用热氧化法在半导体衬底200上形成垫氧化层202，所述垫氧化层202的材料为二氧化硅；所述垫氧化层202的材料还可以是氮氧化硅，一般采用低压化学气相沉积或者等离子体辅助化学气相沉积法形成；用化学气相沉积法在垫氧化层202上形成腐蚀阻挡层204，所述腐蚀阻挡层204的材料为氮化硅或氮氧化硅等；用化学气相沉积法在腐蚀阻挡层204上形成抗反射层206，用以在后续光刻工艺中防止光反射回光刻胶中，影响光刻胶的性能；用旋涂法在抗反射层206上形成光刻胶层208，经过曝光显影工艺，定义浅沟槽图形209。
如图7所示，以光刻胶层208为掩膜，用干法刻蚀法刻蚀抗反射层206和腐蚀阻挡层204至露出垫氧化层202，形成与后续浅沟槽位置对应的开口210。
如图8所示，用灰化法去除光刻胶层208，用湿法刻蚀法去除残留的光刻胶层208及抗反射层206；然后，以腐蚀阻挡层204为掩膜，沿开口210，用干法刻蚀法刻蚀垫氧化层202和半导体衬底200，形成浅沟槽211。由于刻蚀气体可能会与半导体衬底200中的硅材料发生反应，在浅沟槽211侧壁产生聚合物213。
如图9所示，在刻蚀机台中，通入与聚合物发生反应的气体216，以去除浅沟槽211侧壁的聚合物213，所述气体216为氧气，其中，通入的流量为200sccm，通入时间为20秒，通入氧气的反应室压强为30毫托，电源功率选用200瓦。
本实施例中，通入与聚合物反应的气体216，去除残留聚合物，且对浅沟槽侧壁不产生影响，使最终形成的浅沟槽隔离结构完整。
接着，参考图10，用热氧化法在浅沟槽211的底部与侧壁形成衬氧化层212，所述衬氧化层的材料一般为二氧化硅；将绝缘氧化层214填充满浅沟槽211，且覆盖腐蚀阻挡层204，所述绝缘氧化层214的材料可以是二氧化硅等。在浅沟槽211内以及腐蚀阻挡层204上沉积绝缘氧化层214的工艺可以采用化学气相沉积法，比较优化的技术方案例如以氧气(O2)和甲硅烷(SiH4)为反应气体，以高密度等离子化学气相沉积法(HDPCVD)，在浅沟槽211内以及腐蚀阻挡层204的表面上沉积一层以二氧化硅为材料的绝缘氧化层214。
对绝缘氧化层214进行平坦化处理，所述的平坦化工艺例如化学机械抛光法，直至曝露出腐蚀阻挡层204；所述的平坦化工艺也可以采用化学机械抛光法抛光至绝缘氧化层214表面为一平坦结构，然后采用刻蚀工艺刻蚀至曝露腐蚀阻挡层204。
如图11所示，依次去除腐蚀阻挡层204和垫氧化层202，形成由浅沟槽211侧壁及底部的衬氧化层212与浅沟槽211内填充的绝缘氧化层214构成的浅沟槽隔离结构215。去除腐蚀阻挡层204的工艺例如采用含有五价热磷酸溶液的湿蚀刻法；去除垫氧化层202的工艺一般也采用湿蚀刻法，例如采用氢氟酸溶液进行刻蚀。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (5)
1.一种浅沟槽隔离结构的形成方法，其特征在于，包括：
提供依次带有垫氧化层和腐蚀阻挡层的半导体衬底，所述腐蚀阻挡层中有贯穿腐蚀阻挡层且露出垫氧化层的开口；
以腐蚀阻挡层为掩膜，沿开口刻蚀垫氧化层和半导体衬底，形成浅沟槽，其中，浅沟槽侧壁有聚合物；
通入与聚合物反应的气体，所述与聚合物反应的气体为氧气，所述氧气的流量为180sccm～220sccm，去除残留聚合物；
在浅沟槽内填充满绝缘氧化层；
去除腐蚀阻挡层和垫氧化层，形成浅沟槽隔离结构。
2.根据权利要求1所述浅沟槽隔离结构的形成方法，其特征在于，所述通入氧气时间为15秒～25秒。
3.根据权利要求1所述浅沟槽隔离结构的形成方法，其特征在于，刻蚀垫氧化层和半导体衬底的方法为干法刻蚀法。
4.根据权利要求1所述浅沟槽隔离结构的形成方法，其特征在于，填充绝缘氧化层的方法为高密度等离子体化学气相沉积法。
5.根据权利要求1所述浅沟槽隔离结构的形成方法，其特征在于，去除腐蚀阻挡层和垫氧化层的方法为湿法刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100944643A CN101459106B (zh) | 2007-12-13 | 2007-12-13 | 浅沟槽隔离结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100944643A CN101459106B (zh) | 2007-12-13 | 2007-12-13 | 浅沟槽隔离结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101459106A CN101459106A (zh) | 2009-06-17 |
| CN101459106B true CN101459106B (zh) | 2011-01-12 |
Family
ID=40769869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100944643A Expired - Fee Related CN101459106B (zh) | 2007-12-13 | 2007-12-13 | 浅沟槽隔离结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101459106B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6014110B2 (ja) * | 2013-12-23 | 2016-10-25 | ダウ グローバル テクノロジーズ エルエルシー | ギャップ充填方法 |
| CN110911344B (zh) * | 2018-09-14 | 2023-09-05 | 长鑫存储技术有限公司 | 半导体衬底浅沟槽制作方法及半导体衬底浅沟槽结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812120B1 (en) * | 2004-02-26 | 2004-11-02 | Powerchip Semiconductor Corp. | Method of forming floating gate of memory device |
-
2007
- 2007-12-13 CN CN2007100944643A patent/CN101459106B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812120B1 (en) * | 2004-02-26 | 2004-11-02 | Powerchip Semiconductor Corp. | Method of forming floating gate of memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101459106A (zh) | 2009-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7700455B2 (en) | Method for forming isolation structure in semiconductor device | |
| CN101207064B (zh) | 器件隔离区的形成方法 | |
| CN100576492C (zh) | 形成器件隔离区的方法 | |
| CN100483669C (zh) | 浅沟槽隔离结构的制造方法 | |
| CN100576490C (zh) | 浅沟槽隔离结构的形成方法 | |
| CN101459107A (zh) | 形成浅沟槽隔离结构及刻蚀方法 | |
| CN101752291A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN101459108B (zh) | 形成浅沟槽隔离结构的方法和形成浅沟槽的刻蚀方法 | |
| CN100449729C (zh) | 浅沟槽隔离结构的形成方法 | |
| CN101414573A (zh) | 一种可改善微笑效应的沟槽隔离结构制作方法 | |
| CN102097356A (zh) | 浅沟槽隔离结构的制作方法 | |
| CN101459106B (zh) | 浅沟槽隔离结构的形成方法 | |
| CN101740458A (zh) | 浅沟槽结构制作方法 | |
| US7018905B1 (en) | Method of forming isolation film in semiconductor device | |
| CN101728307B (zh) | 浅沟槽隔离结构的制作方法 | |
| CN102201360A (zh) | 沟槽隔离结构及其形成方法 | |
| US7235458B2 (en) | Method of forming an element isolation film of a semiconductor device | |
| CN102157429A (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN102087990A (zh) | 浅沟槽隔离方法 | |
| KR100244299B1 (ko) | 반도체소자의 격리영역 및 그 형성방법 | |
| CN102122628A (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN104517886A (zh) | 一种浅沟槽隔离结构的形成方法 | |
| KR100403628B1 (ko) | 반도체 장치의 소자분리 방법 | |
| CN102468212B (zh) | 浅沟槽隔离结构形成方法 | |
| CN113192957B (zh) | 闪存存储器的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110112 Termination date: 20181213 |