CN102157429A - 一种浅沟槽隔离结构的制造方法 - Google Patents
一种浅沟槽隔离结构的制造方法 Download PDFInfo
- Publication number
- CN102157429A CN102157429A CN2010101108119A CN201010110811A CN102157429A CN 102157429 A CN102157429 A CN 102157429A CN 2010101108119 A CN2010101108119 A CN 2010101108119A CN 201010110811 A CN201010110811 A CN 201010110811A CN 102157429 A CN102157429 A CN 102157429A
- Authority
- CN
- China
- Prior art keywords
- mask layer
- silicon nitride
- nitride layer
- dusts
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明提供了一种浅沟槽隔离结构的制造方法，该方法通过保角沉积得到厚度较小且覆盖均匀的第二掩膜层，有效减少了化学机械抛光所用的压力和时间，保证了第二掩膜层包围的电介质的表面平坦和完整，避免凹陷效应的产生，最终得到表面完好的浅沟槽隔离结构。
Description
技术领域
本发明涉及一种半导体器件制造领域，特别涉及一种浅沟槽隔离结构的制造方法。
背景技术
目前，半导体集成电路的(IC)器件通常包括硅材料的半导体衬底上的各种分立电路元件(discrete circuit elements)。这些分立电路元件要求彼此相互隔离从而能够独立工作而不受到其他元件状态的影响，并且通过布线层(wiring layers)使分立电路元件相互连接实现通信。一种隔离分立电路元件的隔离技术是硅的局部氧化(LOCOS)技术。随着半导体集成电路中器件集成度的提高，LOCOS技术由于鸟嘴效应等方面的原因不再适用于分立电路元件的隔离。因此，现在普遍采用浅沟槽隔离(Shallow Trench Insulation，STI)技术代替LOCOS技术。浅沟槽隔离技术的重点是形成浅沟槽隔离结构，在申请日为1997年2月25日的专利号为5721173美国专利文件中公开了一种浅沟槽隔离结构的制作方法，结合图2a～2g，详细说明图1所示的现有技术浅沟槽隔离结构的制造方法，其步骤如下：
步骤101、在提供的晶片(wafer)201器件面上沉积第一掩膜层，并对所述第一掩膜层和晶片光刻后刻蚀，在所述晶片形成沟槽203。
本步骤中，晶片是硅材料衬底或硅材料或其他材料衬底上外延生长的外延层。所述第一掩膜层202的材料可以是多晶硅或氮化硅。以第一氮化硅层202为例，采用低压化学气相沉积(LPCVD)的方法沉积的第一氮化硅层的厚度范围是1000埃到1500埃。
本步骤中，光刻是指先在晶片的器件面涂抹一层光刻胶，然后按照需要的掩模板图案进行曝光和显影使光刻胶图案化。
本步骤中，刻蚀去除没有被光刻胶图案覆盖的部分第一氮化硅层，并在去除了第一氮化硅层的衬底位置形成沟槽，刻蚀之后去除残留的光刻胶，如图2a所示。
步骤102、在所述沟槽中以及第一氮化硅层202上沉积电介质，例如二氧化硅。
本步骤中，可以先在所述沟槽的沟槽壁(trench wall)表面热氧化沉积二氧化硅衬垫(liner)再在二氧化硅衬垫上沉积电介质，其中，所述二氧化硅衬垫的厚度为几十埃。
本步骤中，所述沉积二氧化硅的方法是高密度等离子体化学气相沉积(HDPCVD)、电子回旋加速共振(Electron Cyclotron Resonance，ECR)等离子体CVD或普通CVD；沉积的二氧化硅填充沟槽的同时也会在第一氮化硅层上沉积，得到图2b，其中，包括沟槽中的二氧化硅204和第一氮化硅层上的二氧化硅205，二氧化硅衬垫未画出。
本步骤中，沉积二氧化硅之后，采用湿法刻蚀去除部分二氧化硅，露出一定宽度的第一氮化硅层，得到图2c，其中，标示出第一氮化硅层的厚度：A，沟槽深度：B，沟槽中二氧化硅与二氧化硅衬垫的厚度之和：C，和露出的第一氮化硅层宽度：x，露出第一氮化硅层的原因是刻蚀后第一氮化硅层上的二氧化硅的侧面(side surface)会向背离其相邻沟槽的方向缩进，从而露出一部分第一氮化硅层。
本步骤中，第一氮化硅层的厚度，沟槽深度，沟槽中二氧化硅与二氧化硅衬垫的厚度之和以及露出的第一氮化硅层宽度满足关系：x＞0，且A+B＞C＞B。
步骤103、所述二氧化硅表面CVD沉积第二掩膜层。
本步骤中，如图2d所示，所述第二掩膜层可以是多晶硅或氮化硅。以第二氮化硅层206为例，沉积第二氮化硅层的方法是CVD，为了确保第二氮化硅层完全包裹二氧化硅表面，其沉积厚度约为4000埃。
步骤104、化学机械抛光(Chemical Mechanical Polishing，CMP)去除部分所述第二氮化硅层206，露出第一氮化硅层上的二氧化硅层205表面。
本步骤中，CMP是把晶片表面和抛光垫相接触，在晶片和抛光垫之间加入磨料，并同时施加压力，通过晶片和抛光垫之间的相对运动使磨料和片表面的材料产生物理化学反应。CMP去除部分第二掩膜层是指去除覆盖在第一氮化硅层上二氧化硅表面的第二氮化硅层。对第二氮化硅层和硅氧化硅的抛光速率选择比设定为200∶1。其中，控制CMP的抛光垫的压力是26.206千帕斯卡(3.8磅每平方英寸)，抛光时间范围是20秒到70秒。如图2d所示。可见，留在第一氮化硅层上的第二氮化硅层起到使沟槽中的二氧化硅和第一氮化硅层上的二氧化硅彼此隔离的作用。
但是，CMP的过程对其研磨对象的平坦度的一致性影响会随CMP进行的时间的增加而增大，即其对第二氮化硅层的去除过程会使第二氮化硅层下方的二氧化硅表面的平坦度下降，造成缺陷，称为凹陷(dishing)效应。而且，抛光垫的压力会对如图2e中所示的邻近沟槽之间的金字塔型二氧化硅205的顶端造成破坏，无法保持完整，其最终结果是在后续去除二氧化硅205以及残留的第一、第二掩膜层时，这种缺陷会传递下去，使沟槽中二氧化硅204的表面出现起伏，严重影响浅沟槽隔离的效果。因此，对第二掩膜层的CMP时间越长，压力越大，造成凹陷效应越明显。
步骤105、第一湿法刻蚀第一氮化硅层上的二氧化硅。
本步骤中，所述第一湿法刻蚀可以用稀释后的氢氟酸溶液或氢氟酸与氟化铵混合溶液，例如，用氢氟酸与水的比例为1∶100的稀释后的氢氟酸溶液，或混合比为1∶6的氢氟酸与氟化铵混合溶液，由于所用溶液对二氧化硅和氮化硅刻蚀速率的高选择比，如氢氟酸溶液为3∶1，氢氟酸与氟化铵混合溶液为20∶1，从而达到完全去除第一氮化硅层上的二氧化硅，但保留第二氮化硅层的目的；其中，第二氮化硅层作为第一湿法刻蚀的掩膜层，保证沟槽中的二氧化硅不被刻蚀，如图2f所示。
步骤106、去除残留的第一掩膜层和第二掩膜层。
本实施例中，此步骤为第二湿法刻蚀残留的第二氮化硅层和第一氮化硅层。所述第二湿法刻蚀是用温度为200摄氏度的热磷酸溶液，其对二氧化硅和氮化硅刻蚀速率的选择比为1∶34，对刻蚀终点的控制准确，最终在沟槽中得到浅沟槽隔离结构，如图2g所示，至此完成浅沟槽隔离技术的工艺步骤。
但是，由于上述的缺陷传递效应，对第二掩膜层的CMP时间过长、压力过大往往会降低浅沟槽隔离结构中的二氧化硅表面平坦度，甚至无法满足对分立电路元件的隔离要求。
发明内容
有鉴于此，本发明解决的技术问题是：对第二掩膜层的CMP时间过长、压力过大往往会降低浅沟槽隔离结构中的二氧化硅表面平坦度，甚至无法满足对分立电路元件的隔离要求。
为解决上述问题，本发明的技术方案具体是这样实现的：
一种浅沟槽隔离结构的制造方法，该方法包括：
在提供的晶片上沉积第一掩膜层，刻蚀所述第一掩膜层和晶片，在晶片形成沟槽；
所述沟槽中以及第一掩膜层上沉积电介质，并刻蚀所述电介质，露出部分第一掩膜层；
所述电介质表面保角沉积第二掩膜层，所述第二掩膜层的厚度范围是300埃到600埃；
化学机械抛光所述第二掩膜层，露出第一掩膜层上的电介质表面；
第一湿法刻蚀去除第一掩膜层上的电介质；
第二湿法刻蚀去除残留的第一掩膜层和第二掩膜层。
所述第一掩膜层为多晶硅或氮化硅。
所述电介质为二氧化硅。
所述保角沉积第二次掩膜层的方法包括：
所述晶片置于反应腔中，在反应腔中通入含硅的第一气体；
抽出反应腔多余的第一气体；
在反应腔中通入含氮的第二气体；
抽出反应腔中的反应副产物；
以上述步骤为一个循环，不断重复上述循环，直到达到所述第二氮化硅层的厚度范围为止。
所述一个循环的时间范围是1秒到2秒。
所述一个循环沉积第二次掩膜层的厚度范围是1埃到3埃。所述第二掩膜层为多晶硅或氮化硅。
所述化学机械抛光的时间范围是5秒到20秒。
所述化学机械抛光的压力范围是小于6.896千帕斯卡。
由上述的技术方案可见，本发明提供了一种浅沟槽隔离结构的制造方法，该方法通过保角沉积得到厚度较小且覆盖均匀的第二掩膜层，有效减少了化学机械抛光所用的压力和时间，保证了第二掩膜层包围的电介质的表面平坦和完整，避免凹陷效应的产生，最终得到表面完好的浅沟槽隔离结构。
附图说明
图1为现有技术浅沟槽隔离结构的制造方法流程图；
图2a～2g为现有技术浅沟槽隔离结构的制造过程中剖面示意图；
图3为本发明浅沟槽隔离结构的制造方法流程图；
图4a～4g为本发明浅沟槽隔离结构的制造过程中剖面示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
结合图4a～4g，详细说明图3所示的本发明浅沟槽隔离结构的制造方法，其具有如下步骤：
步骤301、在提供的晶片401(wafer)器件面上沉积第一掩膜层402，并对所述第一掩膜层和晶片光刻后刻蚀，在所述晶片形成沟槽403。
本步骤中，晶片是硅材料衬底或硅材料或其他材料衬底上外延生长的外延层。所述第一掩膜层的材料可以是多晶硅或氮化硅。以第一氮化硅层为例，采用低压化学气相沉积(LPCVD)的方法沉积的第一氮化硅层的厚度范围是1000埃到1500埃，例如1000埃，1200埃，1500埃。
本步骤中，光刻是指先在晶片的器件面涂抹一层光刻胶，然后按照需要的掩模板图案进行曝光和显影使光刻胶图案化。
本步骤中，刻蚀去除没有被光刻胶图案覆盖的部分第一氮化硅层，并在去除了第一氮化硅层的衬底位置形成沟槽，刻蚀之后去除残留的光刻胶，得到图4a。
步骤302、所述沟槽中以及第一氮化硅层上沉积电介质。
本步骤中，可以先在所述沟槽的沟槽壁(trench wall)表面热氧化沉积二氧化硅衬垫(liner)再在二氧化硅衬垫上沉积电介质，其中，所述二氧化硅衬垫的厚度为几十埃，
本步骤中，所述电介质以二氧化硅为例，沉积二氧化硅的方法是高密度等离子体化学气相沉积(HDPCVD)、电子回旋加速共振(Electron CyclotronResonance，ECR)等离子体CVD或普通CVD，得到图4b，包括沟槽403中的二氧化硅404和第一氮化硅层上的二氧化硅405。
本步骤中，沉积二氧化硅之后，采用湿法刻蚀去除部分二氧化硅，露出一定宽度的第一氮化硅层，得到由图4c所示，经过沉积和刻蚀之后形成剖面图，其中，标示出第一氮化硅层的厚度：A，沟槽深度：B，沟槽中二氧化硅与二氧化硅衬垫的厚度之和：C和露出的第一氮化硅层宽度：x，露出第一氮化硅层的原因是刻蚀后第一氮化硅层上的二氧化硅的侧面(sidesurface)会向背离其相邻沟槽的方向缩进，从而露出一部分第一氮化硅层。
本步骤中，第一氮化硅层的厚度，沟槽深度，沟槽中二氧化硅与二氧化硅衬垫的厚度之和以及露出的第一氮化硅层宽度满足关系：x＞0，且A+B＞C＞B。
在本实施例中，第一氮化硅层的厚度A可以为1200埃，沟槽深度B可以为3000埃，沟槽中二氧化硅与二氧化硅衬垫的厚度之和C可以为3600埃，露出的第一氮化硅层宽度x为100埃，以上给出的A，B，C和x的取值只是一个具体实施例中的取值，并不仅限于此实施例的取值。
步骤303、所述二氧化硅表面保角沉积第二掩膜层，所述第二氮化硅层的厚度范围是300埃到600埃。
本步骤中，所述第二掩膜层可以是多晶硅或氮化硅。以第二氮化硅层为例，保角沉积第二氮化硅层406包含以下四个步骤：步骤一、把晶片置于反应腔中，在反应腔中通入含硅的第一气体，例如，硅烷；步骤二、抽出反应腔多余的第一气体；步骤三、在反应腔中通入含氮的第二气体，例如，氨气；步骤四、抽出反应腔中的反应副产物，如氢气。以上述四个步骤为一个循环，通过不断重复上述循环过程直到达到所述第二氮化硅层的厚度范围为止，实现保角沉积。其中，一个循环的时间范围是1秒到2秒，例如1秒，1.5秒和2秒；一个循环沉积第二氮化硅层的厚度范围是1埃到3埃，例如，1埃、2埃和3埃。所述第二氮化硅层406的厚度范围是300埃到600埃，例如300埃、500埃和600埃，这种方法能够保证第二氮化硅层406在二氧化硅上形成厚度均匀的覆盖层，如图4d所示，包括第二氮化硅层406和邻近沟槽之间的金字塔型二氧化硅405。
步骤304、化学机械抛光(Chemical Mechanical Polishing，CMP)去除部分所述第二氮化硅层406，露出第一氮化硅层上的二氧化硅层405表面。
本步骤中，第二氮化硅层406的厚度仅有几百埃，所需CMP抛光垫的压力范围是小于6.896千帕斯卡(1.0磅每平方英寸)，抛光时间范围是5秒到20秒，例如5秒，10秒和20秒。和现有技术相比，压力大大减小，有效降低CMP对如图4d所示的邻近沟槽之间的金字塔型二氧化硅405的顶端薄弱点完整性的破坏，使抛光后二氧化硅和第二氮化硅层406保持完整；同时大大减少抛光时间，避免凹陷效应的产生。由于CMP所用磨料的成分不同，例如以硅和胺为主要成分，可以调节其对氮化硅和氧化硅的抛光速率选择比。本实施例中，抛光速率选择比设定为200∶1。CMP的结果是使第一氮化硅层上的第二氮化硅层406的表面平坦度(surface level)与第一氮化硅层上的二氧化硅的表面平坦度(surface level)相等，两者表面高度达到一致，如图4e所示。可见，留在第一氮化硅层上第二氮化硅层406起到使沟槽中的二氧化硅和第一氮化硅层上的二氧化硅彼此隔离的作用。
步骤305、第一湿法刻蚀(HDP)第一氮化硅层上的二氧化硅。
本步骤中，所述第一湿法刻蚀可以用稀释后的氢氟酸溶液或氢氟酸与氟化铵混合溶液，例如，氢氟酸与水的比例为1∶100的稀释后的氢氟酸溶液，或混合比为1∶6的氢氟酸与氟化铵混合溶液，由于所用溶液对二氧化硅和氮化硅刻蚀速率的高选择比，如氢氟酸溶液为3∶1，氢氟酸与氟化铵混合溶液为20∶1，从而达到完全去除第一氮化硅层上的二氧化硅，但保留第二氮化硅层406的目的；其中，第二氮化硅层406作为第一湿法刻蚀的掩膜层，保证沟槽中的二氧化硅不被刻蚀，如图4f所示。
步骤306、第二湿法刻蚀残留的第二氮化硅层406和第一氮化硅层。
本步骤中，所述第二湿法刻蚀是用温度为200摄氏度的热磷酸溶液，其对二氧化硅和氮化硅刻蚀速率的选择比为1∶34，对刻蚀终点的控制准确，最终在沟槽中得到表面完好的二氧化硅404，作为浅沟槽隔离结构，如图4g所示，至此完成浅沟槽隔离技术的工艺步骤。
本发明提供了一种浅沟槽隔离结构的制造方法，该方法通过保角沉积得到厚度较小且覆盖均匀的第二掩膜层，有效减少了化学机械抛光所用的压力和时间，保证了第二掩膜层包围的电介质的表面平坦和完整，避免凹陷效应的产生，最终得到表面完好的浅沟槽隔离结构。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种浅沟槽隔离结构的制造方法，该方法包括：
在提供的晶片上沉积第一掩膜层，刻蚀所述第一掩膜层和晶片，在晶片形成沟槽；
所述沟槽中以及第一掩膜层上沉积电介质，并刻蚀所述电介质，露出部分第一掩膜层；
所述电介质表面保角沉积第二掩膜层，所述第二掩膜层的厚度范围是300埃到600埃；
化学机械抛光所述第二掩膜层，露出第一掩膜层上的电介质表面；
第一湿法刻蚀去除第一掩膜层上的电介质；
第二湿法刻蚀去除残留的第一掩膜层和第二掩膜层。
2.如权利要求1所述的方法，其特征在于，所述第一掩膜层为多晶硅或氮化硅。
3.如权利要求1所述的方法，其特征在于，所述电介质为二氧化硅。
4.如权利要求1所述的方法，其特征在于，所述保角沉积第二次掩膜层的方法包括：
所述晶片置于反应腔中，在反应腔中通入含硅的第一气体；
抽出反应腔多余的第一气体；
在反应腔中通入含氮的第二气体；
抽出反应腔中的反应副产物；
以上述步骤为一个循环，不断重复上述循环，直到达到所述第二氮化硅层的厚度范围为止。
5.如权利要求4所述的方法，其特征在于，所述一个循环的时间范围是1秒到2秒。
6.如权利要求4所述的方法，其特征在于，所述一个循环沉积第二次掩膜层的厚度范围是1埃到3埃。
7.如权利要求1所述的方法，其特征在于，所述第二掩膜层为多晶硅或氮化硅。
8.如权利要求1所述的方法，其特征在于，所述化学机械抛光的时间范围是5秒到20秒。
9.如权利要求1所述的方法，其特征在于，所述化学机械抛光的压力范围是小于6.896千帕斯卡。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101108119A CN102157429A (zh) | 2010-02-12 | 2010-02-12 | 一种浅沟槽隔离结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101108119A CN102157429A (zh) | 2010-02-12 | 2010-02-12 | 一种浅沟槽隔离结构的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102157429A true CN102157429A (zh) | 2011-08-17 |
Family
ID=44438823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101108119A Pending CN102157429A (zh) | 2010-02-12 | 2010-02-12 | 一种浅沟槽隔离结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102157429A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446832A (zh) * | 2011-09-29 | 2012-05-09 | 上海华力微电子有限公司 | 一种避免双刻蚀阻挡层引起的接触孔不通的方法 |
| CN105565252A (zh) * | 2014-10-10 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
| CN105826191A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制备方法 |
| CN110120363A (zh) * | 2018-02-06 | 2019-08-13 | 中芯国际集成电路制造（天津）有限公司 | 隔离结构的形成方法及半导体器件的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721173A (en) * | 1997-02-25 | 1998-02-24 | Kabushiki Kaisha Toshiba | Method of forming a shallow trench isolation structure |
| US5923993A (en) * | 1997-12-17 | 1999-07-13 | Advanced Micro Devices | Method for fabricating dishing free shallow isolation trenches |
-
2010
- 2010-02-12 CN CN2010101108119A patent/CN102157429A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721173A (en) * | 1997-02-25 | 1998-02-24 | Kabushiki Kaisha Toshiba | Method of forming a shallow trench isolation structure |
| US5923993A (en) * | 1997-12-17 | 1999-07-13 | Advanced Micro Devices | Method for fabricating dishing free shallow isolation trenches |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446832A (zh) * | 2011-09-29 | 2012-05-09 | 上海华力微电子有限公司 | 一种避免双刻蚀阻挡层引起的接触孔不通的方法 |
| CN102446832B (zh) * | 2011-09-29 | 2014-02-05 | 上海华力微电子有限公司 | 一种避免双刻蚀阻挡层引起的接触孔不通的方法 |
| CN105565252A (zh) * | 2014-10-10 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
| CN105565252B (zh) * | 2014-10-10 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
| CN105826191A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制备方法 |
| CN110120363A (zh) * | 2018-02-06 | 2019-08-13 | 中芯国际集成电路制造（天津）有限公司 | 隔离结构的形成方法及半导体器件的形成方法 |
| CN110120363B (zh) * | 2018-02-06 | 2021-03-19 | 中芯国际集成电路制造（天津）有限公司 | 隔离结构的形成方法及半导体器件的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100375264C (zh) | 形成浅沟槽隔离结构的方法 | |
| CN100483669C (zh) | 浅沟槽隔离结构的制造方法 | |
| US20070111467A1 (en) | Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same | |
| CN101950730B (zh) | 浅沟槽隔离结构及于其内形成底部孔洞的方法 | |
| CN100550339C (zh) | 具有沟道隔离的半导体器件的制造方法 | |
| CN102157429A (zh) | 一种浅沟槽隔离结构的制造方法 | |
| JP2003078003A (ja) | 薄いシリコン・オン・インシュレータ基板用の浅いトレンチ分離を形成する方法 | |
| CN101740458A (zh) | 浅沟槽结构制作方法 | |
| US6794266B2 (en) | Method for forming a trench isolation structure | |
| US6653204B1 (en) | Method of forming a shallow trench isolation structure | |
| CN113113347B (zh) | 浅沟槽隔离结构及其制备方法 | |
| CN101728307B (zh) | 浅沟槽隔离结构的制作方法 | |
| KR100929731B1 (ko) | 반도체 소자의 제조 방법 | |
| CN111354675B (zh) | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
| CN112864088A (zh) | 浅沟槽隔离结构的制作方法 | |
| CN101459106B (zh) | 浅沟槽隔离结构的形成方法 | |
| US6900112B2 (en) | Process for forming shallow trench isolation region with corner protection layer | |
| KR101078720B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US6790746B1 (en) | Method for improvement of edge breakdown caused by edge electrical field at a tunnel oxide of a high-density flash memory by a shielded bird's beak | |
| CN101459109A (zh) | 制作浅沟槽隔离结构的方法 | |
| US20110159692A1 (en) | Method for fabricating semiconductor device | |
| KR100486875B1 (ko) | 반도체 소자의 소자 분리막 및 그 형성 방법 | |
| KR100835111B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR20050012584A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR101161661B1 (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110817 |