JP2003078003A - 薄いシリコン・オン・インシュレータ基板用の浅いトレンチ分離を形成する方法 - Google Patents
薄いシリコン・オン・インシュレータ基板用の浅いトレンチ分離を形成する方法Info
- Publication number
- JP2003078003A JP2003078003A JP2002184179A JP2002184179A JP2003078003A JP 2003078003 A JP2003078003 A JP 2003078003A JP 2002184179 A JP2002184179 A JP 2002184179A JP 2002184179 A JP2002184179 A JP 2002184179A JP 2003078003 A JP2003078003 A JP 2003078003A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon
- oxide layer
- silicon
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 131
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 238000002955 isolation Methods 0.000 title claims abstract description 9
- 239000012212 insulator Substances 0.000 title claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 88
- 229920005591 polysilicon Polymers 0.000 claims abstract description 88
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 44
- 238000005498 polishing Methods 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000000151 deposition Methods 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- 239000010703 silicon Substances 0.000 claims description 37
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 17
- 238000001020 plasma etching Methods 0.000 claims description 13
- 230000000873 masking effect Effects 0.000 claims description 10
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 9
- 229910000077 silane Inorganic materials 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000002002 slurry Substances 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 239000001272 nitrous oxide Substances 0.000 claims description 4
- 239000004094 surface-active agent Substances 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 241000870566 Astronium fraxinifolium Species 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄いシリコン・オン・インシュレータ（ＳＯ
Ｉ）基板上に浅いトレンチ分離（ＳＴＩ）を形成するた
めの方法を提供すること。 【解決手段】 この方法は、第１のポリシリコン層を付
着させることと、第１のポリシリコン層上に研磨ストッ
プ層を付着させることと、基板内に複数のトレンチを形
成することと、酸化珪素でトレンチを充填することと、
研磨ストップ層まで酸化珪素層の第１の部分をＣＭＰ研
磨することと、研磨ストップ層より下で第１のポリシリ
コン層より上まで酸化珪素層の第２の部分にエッチング
を施すことと、研磨ストップ層を除去することと、第２
のポリシリコン層を付着させることと、第１および第２
のポリシリコン層からなるポリシリコン・ゲートを形成
することを含む。ゲート形成前にウェル・イオン注入を
実行することができ、それにより、犠牲酸化物成長およ
び除去に対するＳＴＩ酸化物の露出を防止し、ＳＴＩ構
造内の過剰な凹部を解消する。ポリシリコン・ゲート・
エッチング後に残存するポリシリコン側壁によるＳＴＩ
酸化物のシーム漏れも回避される。
Ｉ）基板上に浅いトレンチ分離（ＳＴＩ）を形成するた
めの方法を提供すること。 【解決手段】 この方法は、第１のポリシリコン層を付
着させることと、第１のポリシリコン層上に研磨ストッ
プ層を付着させることと、基板内に複数のトレンチを形
成することと、酸化珪素でトレンチを充填することと、
研磨ストップ層まで酸化珪素層の第１の部分をＣＭＰ研
磨することと、研磨ストップ層より下で第１のポリシリ
コン層より上まで酸化珪素層の第２の部分にエッチング
を施すことと、研磨ストップ層を除去することと、第２
のポリシリコン層を付着させることと、第１および第２
のポリシリコン層からなるポリシリコン・ゲートを形成
することを含む。ゲート形成前にウェル・イオン注入を
実行することができ、それにより、犠牲酸化物成長およ
び除去に対するＳＴＩ酸化物の露出を防止し、ＳＴＩ構
造内の過剰な凹部を解消する。ポリシリコン・ゲート・
エッチング後に残存するポリシリコン側壁によるＳＴＩ
酸化物のシーム漏れも回避される。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に半導体デバ
イスの製造に関し、より詳細にはシリコン・オン・イン
シュレータ（ＳＯＩ）基板上に半導体集積回路用の浅い
トレンチ分離（ＳＴＩ）を形成する方法に関する。
イスの製造に関し、より詳細にはシリコン・オン・イン
シュレータ（ＳＯＩ）基板上に半導体集積回路用の浅い
トレンチ分離（ＳＴＩ）を形成する方法に関する。
【０００２】
【従来の技術】半導体集積回路の形成では、様々なフィ
ールド酸化膜分離を使用して電界効果トランジスタ（Ｆ
ＥＴ）などの離散的半導体デバイスを分離することが必
要である。高機能半導体集積回路体系では、フィールド
酸化膜のフィーチャ・サイズを最小限にするためにシリ
コン基板内に浅いトレンチを使用する場合が多い。この
ようなトレンチは通常は化学的気相付着（ＣＶＤ）によ
り二酸化珪素（ＳｉＯ2）で充填する。次にエッチング
または化学的機械研磨（ＣＭＰ）のいずれかによって過
剰なＳｉＯ2を除去し、一般に浅いトレンチ分離（ＳＴ
Ｉ）と呼ばれるフィールド酸化膜分離を形成する。
ールド酸化膜分離を使用して電界効果トランジスタ（Ｆ
ＥＴ）などの離散的半導体デバイスを分離することが必
要である。高機能半導体集積回路体系では、フィールド
酸化膜のフィーチャ・サイズを最小限にするためにシリ
コン基板内に浅いトレンチを使用する場合が多い。この
ようなトレンチは通常は化学的気相付着（ＣＶＤ）によ
り二酸化珪素（ＳｉＯ2）で充填する。次にエッチング
または化学的機械研磨（ＣＭＰ）のいずれかによって過
剰なＳｉＯ2を除去し、一般に浅いトレンチ分離（ＳＴ
Ｉ）と呼ばれるフィールド酸化膜分離を形成する。
【０００３】しかし、１０００Å以下の非常に浅い深さ
のＳＴＩ酸化物充填を必要とする現行のＳＴＩ形成プロ
セスをシリコン・オン・インシュレータ（ＳＯＩ）基板
に応用する際に関連するいくつかの問題がある。たとえ
ば、後述するように、パッド酸化物および犠牲酸化物ス
トリッピング・ステップなど、現行のＳＴＩ形成プロセ
スで酸化物エッチング中にＳＴＩ酸化物が腐食すること
により、ＳＴＩ酸化物の厚さに比較的大きい変動が発生
する可能性がある。
のＳＴＩ酸化物充填を必要とする現行のＳＴＩ形成プロ
セスをシリコン・オン・インシュレータ（ＳＯＩ）基板
に応用する際に関連するいくつかの問題がある。たとえ
ば、後述するように、パッド酸化物および犠牲酸化物ス
トリッピング・ステップなど、現行のＳＴＩ形成プロセ
スで酸化物エッチング中にＳＴＩ酸化物が腐食すること
により、ＳＴＩ酸化物の厚さに比較的大きい変動が発生
する可能性がある。
【０００４】典型的なＳＴＩ形成プロセスはシリコン基
板上にパッド酸化物層を形成することから始まり、続い
て窒化珪素などの研磨ストップ層の付着を行う。次に、
従来のフォトリソグラフィ・マスキングおよびエッチン
グ技法を使用して、研磨ストップ層、パッド酸化物層、
およびシリコン基板にトレンチを形成する。電界放出効
果を低減するために、トレンチのシリコン側壁上に側壁
酸化物を熱成長させることもできる。つぎに、たとえば
高密度プラズマ（ＨＤＰ）付着プロセスにより、ＳｉＯ
2でトレンチを充填する。ＣＭＰ平坦化により過剰なＳ
ｉＯ2を研磨ストップ層まで除去し、次に研磨ストップ
層を除去する。
板上にパッド酸化物層を形成することから始まり、続い
て窒化珪素などの研磨ストップ層の付着を行う。次に、
従来のフォトリソグラフィ・マスキングおよびエッチン
グ技法を使用して、研磨ストップ層、パッド酸化物層、
およびシリコン基板にトレンチを形成する。電界放出効
果を低減するために、トレンチのシリコン側壁上に側壁
酸化物を熱成長させることもできる。つぎに、たとえば
高密度プラズマ（ＨＤＰ）付着プロセスにより、ＳｉＯ
2でトレンチを充填する。ＣＭＰ平坦化により過剰なＳ
ｉＯ2を研磨ストップ層まで除去し、次に研磨ストップ
層を除去する。
【０００５】次に、ウェル・イオン注入を実行する。注
入前に、前に成長させたパッド酸化物層をエッチングに
よって除去する。エッチング中にＳＴＩ酸化物充填の一
部も必然的に除去される。次に、シリコン基板上に犠牲
酸化物層を成長させる。次に、ウェル・イオン注入を実
行する。ＳｉＯ2のＳＴＩ充填にイオン注入すると、Ｓ
ｉＯ2の表面が非常に柔らかくなると考えられている。
犠牲酸化物層のストリッピング時には、大量の軟化した
ＳｉＯ2のＳＴＩ充填材も除去される。パッド酸化物層
および犠牲酸化物層の除去中にＳｉＯ2のＳＴＩ充填材
を除去すると、ＳＴＩ酸化物の厚さが比較的大きく変動
するだけでなく、ＳＴＩとシリコン基板の間にディボッ
トが形成される。
入前に、前に成長させたパッド酸化物層をエッチングに
よって除去する。エッチング中にＳＴＩ酸化物充填の一
部も必然的に除去される。次に、シリコン基板上に犠牲
酸化物層を成長させる。次に、ウェル・イオン注入を実
行する。ＳｉＯ2のＳＴＩ充填にイオン注入すると、Ｓ
ｉＯ2の表面が非常に柔らかくなると考えられている。
犠牲酸化物層のストリッピング時には、大量の軟化した
ＳｉＯ2のＳＴＩ充填材も除去される。パッド酸化物層
および犠牲酸化物層の除去中にＳｉＯ2のＳＴＩ充填材
を除去すると、ＳＴＩ酸化物の厚さが比較的大きく変動
するだけでなく、ＳＴＩとシリコン基板の間にディボッ
トが形成される。
【０００６】ウェル・イオン注入に続いて、次のように
ポリシリコン・ゲートを形成する。まず、基板表面の上
にポリシリコンの層を付着させる。次に、従来のフォト
リソグラフィ・マスキングおよびエッチング技法によ
り、ポリシリコン層にゲートを規定する。しかし、ＳＴ
Ｉとシリコン基板の間に形成されたディボットの側壁上
にポリシリコン・レールが存続する場合が多い。このよ
うなレールはゲート間の短絡を引き起こす可能性があ
り、それにより、集積回路の歩留まりおよび信頼性に影
響する。
ポリシリコン・ゲートを形成する。まず、基板表面の上
にポリシリコンの層を付着させる。次に、従来のフォト
リソグラフィ・マスキングおよびエッチング技法によ
り、ポリシリコン層にゲートを規定する。しかし、ＳＴ
Ｉとシリコン基板の間に形成されたディボットの側壁上
にポリシリコン・レールが存続する場合が多い。このよ
うなレールはゲート間の短絡を引き起こす可能性があ
り、それにより、集積回路の歩留まりおよび信頼性に影
響する。
【０００７】集積回路のフィーチャ・サイズがより小さ
くなり、デバイス密度がより大きくなると、これらの問
題への関心が高まる。さらに、ＳＯＩ基板上に従来のプ
ロセスによって形成されるＳＴＩに関しては、これらの
問題は特定の関心事となる。ＳＯＩ基板は埋込み酸化物
層上の薄いシリコン層からなる。この薄いシリコン層は
通常、１０００Å未満の厚さを有し、より一般的には約
５００Åの厚さを有する。埋込み酸化物層は通常、約１
０００〜１５００Åの厚さを有する。ＳＯＩ基板に従来
のＳＴＩ形成プロセスを使用しても、ＳＴＩの厚さ制御
やディボット除去は達成不能であった。
くなり、デバイス密度がより大きくなると、これらの問
題への関心が高まる。さらに、ＳＯＩ基板上に従来のプ
ロセスによって形成されるＳＴＩに関しては、これらの
問題は特定の関心事となる。ＳＯＩ基板は埋込み酸化物
層上の薄いシリコン層からなる。この薄いシリコン層は
通常、１０００Å未満の厚さを有し、より一般的には約
５００Åの厚さを有する。埋込み酸化物層は通常、約１
０００〜１５００Åの厚さを有する。ＳＯＩ基板に従来
のＳＴＩ形成プロセスを使用しても、ＳＴＩの厚さ制御
やディボット除去は達成不能であった。
【０００８】
【発明が解決しようとする課題】上記の問題は本発明の
方法によって対処する。本発明によれば、シリコン・オ
ン・インシュレータ（ＳＯＩ）基板上に浅いトレンチ分
離（ＳＴＩ）を形成するための方法が開示される。
方法によって対処する。本発明によれば、シリコン・オ
ン・インシュレータ（ＳＯＩ）基板上に浅いトレンチ分
離（ＳＴＩ）を形成するための方法が開示される。
【０００９】
【課題を解決するための手段】前記ＳＯＩ基板は埋込み
酸化物層上のシリコン層を含む。この方法は、前記シリ
コン層上にゲート酸化物層を形成するステップと、前記
ゲート酸化物層上に第１のポリシリコン層を付着させる
ステップと、前記第１のポリシリコン層上に研磨ストッ
プ層を付着させるステップと、前記基板内に複数のトレ
ンチを形成するステップであって、前記トレンチが前記
研磨ストップ層と前記第１のポリシリコン層と前記ゲー
ト酸化物層と前記シリコン層とを貫通して伸びる深さを
有するステップと、前記トレンチ内と前記研磨ストップ
層上に酸化珪素層を共形的に付着させるステップと、前
記トレンチ内の前記酸化珪素層の上面を前記研磨ストッ
プ層の上面と同じ高さまで研磨するように、化学的機械
研磨により前記酸化珪素層の第１の部分を除去するステ
ップと、前記酸化珪素層の上面を前記研磨ストップ層の
上面より下で前記第１のポリシリコン層の上面より上の
高さまでエッチングするように、エッチングにより前記
酸化珪素層の第２の部分を除去するステップと、前記研
磨ストップ層を除去するステップと、前記酸化珪素層と
前記第１のポリシリコン層上に第２のポリシリコン層を
付着させるステップと、前記第１および第２のポリシリ
コン層にフォトリソグラフィ・マスキングおよび異方性
エッチングを施すことにより前記第１および第２のポリ
シリコン層からなるポリシリコン・ゲートを形成するス
テップとを含む。
酸化物層上のシリコン層を含む。この方法は、前記シリ
コン層上にゲート酸化物層を形成するステップと、前記
ゲート酸化物層上に第１のポリシリコン層を付着させる
ステップと、前記第１のポリシリコン層上に研磨ストッ
プ層を付着させるステップと、前記基板内に複数のトレ
ンチを形成するステップであって、前記トレンチが前記
研磨ストップ層と前記第１のポリシリコン層と前記ゲー
ト酸化物層と前記シリコン層とを貫通して伸びる深さを
有するステップと、前記トレンチ内と前記研磨ストップ
層上に酸化珪素層を共形的に付着させるステップと、前
記トレンチ内の前記酸化珪素層の上面を前記研磨ストッ
プ層の上面と同じ高さまで研磨するように、化学的機械
研磨により前記酸化珪素層の第１の部分を除去するステ
ップと、前記酸化珪素層の上面を前記研磨ストップ層の
上面より下で前記第１のポリシリコン層の上面より上の
高さまでエッチングするように、エッチングにより前記
酸化珪素層の第２の部分を除去するステップと、前記研
磨ストップ層を除去するステップと、前記酸化珪素層と
前記第１のポリシリコン層上に第２のポリシリコン層を
付着させるステップと、前記第１および第２のポリシリ
コン層にフォトリソグラフィ・マスキングおよび異方性
エッチングを施すことにより前記第１および第２のポリ
シリコン層からなるポリシリコン・ゲートを形成するス
テップとを含む。
【００１０】新規かつ本発明に特有の要素と思われる本
発明の特徴は特許請求の範囲に詳細に記載されている。
添付図面は例示のみを目的とし、一定の縮尺で描かれて
いない。さらに、図面中で同様の番号は同様の特徴を表
す。しかし、本発明自体は、添付図面に関連して以下に
示す詳細な説明を参照すれば、構成ならびに動作方法の
いずれについても、最もよく理解することができる。
発明の特徴は特許請求の範囲に詳細に記載されている。
添付図面は例示のみを目的とし、一定の縮尺で描かれて
いない。さらに、図面中で同様の番号は同様の特徴を表
す。しかし、本発明自体は、添付図面に関連して以下に
示す詳細な説明を参照すれば、構成ならびに動作方法の
いずれについても、最もよく理解することができる。
【００１１】
【発明の実施の形態】次に、ＳＯＩ基板上にＳＴＩを形
成するための本発明の改良された方法について詳細に説
明する。前述の通り、ＳＯＩ基板に適用される従来のＳ
ＴＩ形成プロセスはプロセス制御が不十分なため、ＳＴ
Ｉ酸化物の厚さが比較的大きく変動するとともに、ＳＴ
Ｉとシリコン基板の間にディボットが形成される。これ
は、少なくとも一部はウェル・イオン注入中にＳｉＯ2
のＳＴＩ充填材が軟化することによって引き起こされる
と思われる。本発明では、ＳＴＩ形成前にすべてのウェ
ル注入を行うことにより、この疑わしい原因が解消され
る。
成するための本発明の改良された方法について詳細に説
明する。前述の通り、ＳＯＩ基板に適用される従来のＳ
ＴＩ形成プロセスはプロセス制御が不十分なため、ＳＴ
Ｉ酸化物の厚さが比較的大きく変動するとともに、ＳＴ
Ｉとシリコン基板の間にディボットが形成される。これ
は、少なくとも一部はウェル・イオン注入中にＳｉＯ2
のＳＴＩ充填材が軟化することによって引き起こされる
と思われる。本発明では、ＳＴＩ形成前にすべてのウェ
ル注入を行うことにより、この疑わしい原因が解消され
る。
【００１２】次に本発明の好ましい一実施形態について
説明する。この好ましい方法は、従来の技法によりＳＯ
Ｉ基板上に犠牲酸化物層を成長させることから始めるこ
とができる。位置合わせマークを取り入れることがで
き、すべての適当なウェルおよびスレッショルド・イオ
ン注入（threshold ion implantations）を実施する。
ウェル・イオン注入後に、本発明の方法を続行する前に
犠牲酸化物層を除去しなければならない。
説明する。この好ましい方法は、従来の技法によりＳＯ
Ｉ基板上に犠牲酸化物層を成長させることから始めるこ
とができる。位置合わせマークを取り入れることがで
き、すべての適当なウェルおよびスレッショルド・イオ
ン注入（threshold ion implantations）を実施する。
ウェル・イオン注入後に、本発明の方法を続行する前に
犠牲酸化物層を除去しなければならない。
【００１３】図１ないし図１１は本発明の好ましい方法
の残りのステップを示している。図１でこの方法は、シ
リコン層１１と埋込み酸化物層１０とを含むＳＯＩ基板
上の薄いゲート酸化物層１２の形成を続行する。ＳＯＩ
基板は通常、シリコン層１１などの上部シリコン層と、
埋込み酸化物層１０などの埋込み酸化物層と、バルク・
シリコン層（図示せず）という３つの層を含む。シリコ
ン層１１の厚さは通常、１０００Å未満であり、より一
般的には約５００Åである。埋込み酸化物層１０は通
常、約１０００Å〜約１５００Åの厚さを有し、より一
般的には約１３５０Å〜約１４５０Åの厚さを有する。
の残りのステップを示している。図１でこの方法は、シ
リコン層１１と埋込み酸化物層１０とを含むＳＯＩ基板
上の薄いゲート酸化物層１２の形成を続行する。ＳＯＩ
基板は通常、シリコン層１１などの上部シリコン層と、
埋込み酸化物層１０などの埋込み酸化物層と、バルク・
シリコン層（図示せず）という３つの層を含む。シリコ
ン層１１の厚さは通常、１０００Å未満であり、より一
般的には約５００Åである。埋込み酸化物層１０は通
常、約１０００Å〜約１５００Åの厚さを有し、より一
般的には約１３５０Å〜約１４５０Åの厚さを有する。
【００１４】ゲート酸化物層１２は、酸素または亜酸化
窒素あるいはその両方における熱酸化、好ましくは約６
５０℃〜約８５０℃の温度の酸化炉で約５分〜約３０分
の間、酸素と亜酸化窒素の乾燥雰囲気に基板を曝すこと
などの任意の適当な方法によって、シリコン層１１上に
成長させることができる。ゲート酸化物層１２を基板表
面上に形成し、好ましくは約１０Å〜約３０Åの厚さま
で成長させる。
窒素あるいはその両方における熱酸化、好ましくは約６
５０℃〜約８５０℃の温度の酸化炉で約５分〜約３０分
の間、酸素と亜酸化窒素の乾燥雰囲気に基板を曝すこと
などの任意の適当な方法によって、シリコン層１１上に
成長させることができる。ゲート酸化物層１２を基板表
面上に形成し、好ましくは約１０Å〜約３０Åの厚さま
で成長させる。
【００１５】図２に示す次のステップでは、ゲート酸化
物層１２上に第１のポリシリコン層１３を付着させる。
第１のポリシリコン層１３は、約７００℃〜約８００℃
の温度のシラン（ＳｉＨ4）などの反応ガス（reactant
gas）を使用する低圧化学的気相付着（ＬＰＣＶＤ）な
どの任意の適当な方法によって付着させることができ
る。第１のポリシリコン層１３は、約３００Å〜約６０
０Å、好ましくは約５００Åの厚さまで付着させなけれ
ばならない。
物層１２上に第１のポリシリコン層１３を付着させる。
第１のポリシリコン層１３は、約７００℃〜約８００℃
の温度のシラン（ＳｉＨ4）などの反応ガス（reactant
gas）を使用する低圧化学的気相付着（ＬＰＣＶＤ）な
どの任意の適当な方法によって付着させることができ
る。第１のポリシリコン層１３は、約３００Å〜約６０
０Å、好ましくは約５００Åの厚さまで付着させなけれ
ばならない。
【００１６】次に図３に示すように、第１のポリシリコ
ン層１３上に研磨ストップ層１４を付着させる。研磨ス
トップ層１４は、後続の化学的機械研磨（ＣＭＰ）ステ
ップ用の研磨ストップ層として機能するのに適した任意
の材料で形成することができる。好ましくは、研磨スト
ップ層１４は窒化珪素（Ｓｉ3Ｎ4）からなるが、これ
は、約７００℃〜８００℃の温度のシラン（ＳｉＨ4）
とアンモニア（ＮＨ3）などの反応ガス混合物を使用す
るＬＰＣＶＤによって付着させることができる。研磨ス
トップ層１４は、約５００Å〜約１０００Å、好ましく
は約８００Åの厚さなど、研磨ストップ層として機能す
るのに十分な厚さまで付着させなければならない。
ン層１３上に研磨ストップ層１４を付着させる。研磨ス
トップ層１４は、後続の化学的機械研磨（ＣＭＰ）ステ
ップ用の研磨ストップ層として機能するのに適した任意
の材料で形成することができる。好ましくは、研磨スト
ップ層１４は窒化珪素（Ｓｉ3Ｎ4）からなるが、これ
は、約７００℃〜８００℃の温度のシラン（ＳｉＨ4）
とアンモニア（ＮＨ3）などの反応ガス混合物を使用す
るＬＰＣＶＤによって付着させることができる。研磨ス
トップ層１４は、約５００Å〜約１０００Å、好ましく
は約８００Åの厚さなど、研磨ストップ層として機能す
るのに十分な厚さまで付着させなければならない。
【００１７】図４および図５はＳＴＩトレンチの形成を
示している。図４では、従来のフォトリソグラフィ技法
により基板上にフォトレジスト・マスク１５をパターン
形成する。図５では、反応性イオン・エッチング（ＲＩ
Ｅ）などの選択異方性エッチング・プロセスにより、研
磨ストップ層１４、第１のポリシリコン層１３、ゲート
酸化物層１２、薄いシリコン層１１の露出エリアにエッ
チングを施す。指向性ＲＩＥは、トレンチの側面から第
１のポリシリコン層１３へのエッチングを防止するため
に好ましいエッチング方法である。プラズマ・エッチン
グとは対照的に、異方性エッチングは、トレンチ深さを
適切に制御するために好ましいものである。好ましいエ
ッチャント・ガスは、窒化珪素研磨ストップ層１４には
ＮＦ3／Ａｒ、第１のポリシリコン層１３にはＨＢｒ／
Ｃｌ2、ゲート酸化物層１２にはＮＦ3／Ａｒ、薄いシリ
コン層１１にはＨＢｒ／Ｃｌ2である。トレンチは通
常、約１７００Å〜約２２００Å、好ましくは約１８５
０Åの深さを有する。
示している。図４では、従来のフォトリソグラフィ技法
により基板上にフォトレジスト・マスク１５をパターン
形成する。図５では、反応性イオン・エッチング（ＲＩ
Ｅ）などの選択異方性エッチング・プロセスにより、研
磨ストップ層１４、第１のポリシリコン層１３、ゲート
酸化物層１２、薄いシリコン層１１の露出エリアにエッ
チングを施す。指向性ＲＩＥは、トレンチの側面から第
１のポリシリコン層１３へのエッチングを防止するため
に好ましいエッチング方法である。プラズマ・エッチン
グとは対照的に、異方性エッチングは、トレンチ深さを
適切に制御するために好ましいものである。好ましいエ
ッチャント・ガスは、窒化珪素研磨ストップ層１４には
ＮＦ3／Ａｒ、第１のポリシリコン層１３にはＨＢｒ／
Ｃｌ2、ゲート酸化物層１２にはＮＦ3／Ａｒ、薄いシリ
コン層１１にはＨＢｒ／Ｃｌ2である。トレンチは通
常、約１７００Å〜約２２００Å、好ましくは約１８５
０Åの深さを有する。
【００１８】ＳＴＩトレンチの形成後、ＳＴＩトレンチ
充填を実行する。ＳＴＩトレンチを充填する前に、各ト
レンチ内の露出したシリコンおよびポリシリコン表面上
に酸化物ライナを熱成長させることができる。酸化物ラ
イナ（図示せず）は、約５０Å〜約３００Å、好ましく
は約１００Åの厚さを有することができる。次に、ＳＴ
Ｉ酸化物層１６として図６に示すように、ＳＴＩトレン
チを完全に充填するのに十分な厚さで基板上にＳｉＯ2
を付着させる。ＳＴＩのＳｉＯ2は、高密度プラズマ
（ＨＤＰ）付着技法を使用するかまたはＬＰＣＶＤとテ
トラエチルオルトシリケート酸化物（ＴＥＯＳ）などの
反応ガスを使用して付着させることができる。ＳＴＩ酸
化物層１６は、トレンチ深さをわずかに上回る厚さ、通
常は約１８００Å〜２４００Åの厚さまで付着させなけ
ればならない。
充填を実行する。ＳＴＩトレンチを充填する前に、各ト
レンチ内の露出したシリコンおよびポリシリコン表面上
に酸化物ライナを熱成長させることができる。酸化物ラ
イナ（図示せず）は、約５０Å〜約３００Å、好ましく
は約１００Åの厚さを有することができる。次に、ＳＴ
Ｉ酸化物層１６として図６に示すように、ＳＴＩトレン
チを完全に充填するのに十分な厚さで基板上にＳｉＯ2
を付着させる。ＳＴＩのＳｉＯ2は、高密度プラズマ
（ＨＤＰ）付着技法を使用するかまたはＬＰＣＶＤとテ
トラエチルオルトシリケート酸化物（ＴＥＯＳ）などの
反応ガスを使用して付着させることができる。ＳＴＩ酸
化物層１６は、トレンチ深さをわずかに上回る厚さ、通
常は約１８００Å〜２４００Åの厚さまで付着させなけ
ればならない。
【００１９】ＳＴＩ充填後、図７に示すように、ＣＭＰ
平坦化により研磨ストップ層１４の上面まで過剰なＳＴ
Ｉ酸化物１６を除去する。適切なものであれば、どの研
磨ツールおよびスラリでもこのＣＭＰステップに使用す
ることができる。米国特許第５８７６４９０号と同時係
属の米国特許出願第０９／５７７３４７号に記載されて
いるものなどの界面活性剤と組み合わせて酸化セリウム
（ＣｅＯ2）ベースのスラリを使用すると非常に明確な
平面レベルを形成できることが分かっており、その開示
内容は参照により本明細書に組み込まれる。界面活性剤
とともにＣｅＯ 2ベースのスラリを使用することによ
り、研磨ストップ層１４の上面までＳＴＩ酸化物１６を
研磨するが、それ以上低くしない。換言すれば、ＳＴＩ
酸化物のわん状変形は全く発生しない。
平坦化により研磨ストップ層１４の上面まで過剰なＳＴ
Ｉ酸化物１６を除去する。適切なものであれば、どの研
磨ツールおよびスラリでもこのＣＭＰステップに使用す
ることができる。米国特許第５８７６４９０号と同時係
属の米国特許出願第０９／５７７３４７号に記載されて
いるものなどの界面活性剤と組み合わせて酸化セリウム
（ＣｅＯ2）ベースのスラリを使用すると非常に明確な
平面レベルを形成できることが分かっており、その開示
内容は参照により本明細書に組み込まれる。界面活性剤
とともにＣｅＯ 2ベースのスラリを使用することによ
り、研磨ストップ層１４の上面までＳＴＩ酸化物１６を
研磨するが、それ以上低くしない。換言すれば、ＳＴＩ
酸化物のわん状変形は全く発生しない。
【００２０】次に、ＳＴＩ酸化物１６の上面を第１のポ
リシリコン層１３の上面に近づけるために、図８に示す
ように、追加量のＳＴＩ酸化物１６を除去する。このよ
うな除去は、時限ウェット・エッチング（timed wet et
ching）またはＲＩＥプロセスなどの適切なエッチング
・プロセスによって実施される。時限ウェット・エッチ
ングはＲＩＥプロセスより単純なエッチ・バック・プロ
セスであり、したがって、好ましいものである。エッチ
ングを施したＳＴＩ酸化物１６の上面が第１のポリシリ
コン層１３の上面にほとんど近くなるように、十分な厚
さのＳＴＩ酸化物１６を除去する。好ましくは、ゲート
・コーナの漏れを回避するために、エッチングを施した
ＳＴＩ酸化物１６の上面がシリコン層１１の上面より少
なくとも約２００Å高くなるように、ＳＴＩ酸化物１６
の除去は制限しなければならない。これに反して、ポリ
シリコン側壁またはポリシリコン・ゲートのエッチング
後に残存するレールによるＳＴＩ酸化物のシーム漏れを
回避するために、エッチングを施したＳＴＩ酸化物１６
の上面が第１のポリシリコン層１３の上面よりせいぜい
約２００Å高くなるように、ＳＴＩ酸化物の十分な部分
を除去しなければならない。たとえば、第１のポリシリ
コン層１３が約５００Åの厚さを有する場合、エッチン
グを施したＳＴＩ酸化物１６の上面はシリコン層１１の
上面よりせいぜい約７００Å高くなければならない。も
う１つの例としては、第１のポリシリコン層１３が約１
０００Åの厚さを有する場合、エッチングを施したＳＴ
Ｉ酸化物１６の上面はシリコン層１１の上面よりせいぜ
い約１２００Å高くなければならない。ＳＴＩ酸化物１
６を適切な厚さまでエッチ・バックした後、図９に示す
ように選択ＲＩＥプロセスにより研磨ストップ層１４を
除去することができる。
リシリコン層１３の上面に近づけるために、図８に示す
ように、追加量のＳＴＩ酸化物１６を除去する。このよ
うな除去は、時限ウェット・エッチング（timed wet et
ching）またはＲＩＥプロセスなどの適切なエッチング
・プロセスによって実施される。時限ウェット・エッチ
ングはＲＩＥプロセスより単純なエッチ・バック・プロ
セスであり、したがって、好ましいものである。エッチ
ングを施したＳＴＩ酸化物１６の上面が第１のポリシリ
コン層１３の上面にほとんど近くなるように、十分な厚
さのＳＴＩ酸化物１６を除去する。好ましくは、ゲート
・コーナの漏れを回避するために、エッチングを施した
ＳＴＩ酸化物１６の上面がシリコン層１１の上面より少
なくとも約２００Å高くなるように、ＳＴＩ酸化物１６
の除去は制限しなければならない。これに反して、ポリ
シリコン側壁またはポリシリコン・ゲートのエッチング
後に残存するレールによるＳＴＩ酸化物のシーム漏れを
回避するために、エッチングを施したＳＴＩ酸化物１６
の上面が第１のポリシリコン層１３の上面よりせいぜい
約２００Å高くなるように、ＳＴＩ酸化物の十分な部分
を除去しなければならない。たとえば、第１のポリシリ
コン層１３が約５００Åの厚さを有する場合、エッチン
グを施したＳＴＩ酸化物１６の上面はシリコン層１１の
上面よりせいぜい約７００Å高くなければならない。も
う１つの例としては、第１のポリシリコン層１３が約１
０００Åの厚さを有する場合、エッチングを施したＳＴ
Ｉ酸化物１６の上面はシリコン層１１の上面よりせいぜ
い約１２００Å高くなければならない。ＳＴＩ酸化物１
６を適切な厚さまでエッチ・バックした後、図９に示す
ように選択ＲＩＥプロセスにより研磨ストップ層１４を
除去することができる。
【００２１】研磨ストップ層１４の除去後、図１０に示
すように、ＳＴＩデバイス構造上に第２のポリシリコン
層１７を付着させる。第２のポリシリコン層１７は、約
７００℃〜約８００℃の温度のシラン（ＳｉＨ4）など
の反応ガスを使用する低圧化学的気相付着（ＬＰＣＶ
Ｄ）などの任意の適当な方法によって付着させることが
できる。第２のポリシリコン層１７は約７５０Å〜約１
５００Å、好ましくは約１０００Åの厚さで付着させ
る。任意選択で、プラズマ強化ＬＰＣＶＤを使用して約
５００Åの厚さまで第２のポリシリコン層１７の上に酸
化物層（図示せず）を付着させることができる。
すように、ＳＴＩデバイス構造上に第２のポリシリコン
層１７を付着させる。第２のポリシリコン層１７は、約
７００℃〜約８００℃の温度のシラン（ＳｉＨ4）など
の反応ガスを使用する低圧化学的気相付着（ＬＰＣＶ
Ｄ）などの任意の適当な方法によって付着させることが
できる。第２のポリシリコン層１７は約７５０Å〜約１
５００Å、好ましくは約１０００Åの厚さで付着させ
る。任意選択で、プラズマ強化ＬＰＣＶＤを使用して約
５００Åの厚さまで第２のポリシリコン層１７の上に酸
化物層（図示せず）を付着させることができる。
【００２２】図１１に示す最後のステップでは、従来の
フォトリソグラフィ・マスキングおよびエッチング技法
によりゲートを形成する。具体的には、第２のポリシリ
コン層１７の上にフォトレジスト・マスク（図示せず）
を形成してゲート・エリアを規定し、ＲＩＥなどの適切
な異方性エッチング技法によってポリシリコン層１３お
よび１７の露出部分を除去し、図示のようにポリシリコ
ン層１３および１７からなるゲート構造を残す。
フォトリソグラフィ・マスキングおよびエッチング技法
によりゲートを形成する。具体的には、第２のポリシリ
コン層１７の上にフォトレジスト・マスク（図示せず）
を形成してゲート・エリアを規定し、ＲＩＥなどの適切
な異方性エッチング技法によってポリシリコン層１３お
よび１７の露出部分を除去し、図示のようにポリシリコ
ン層１３および１７からなるゲート構造を残す。
【００２３】その後、従来のＣＭＯＳ処理を続行して、
図１２に示すように、ほぼ平面のＳＴＩ構造に囲まれた
相補形ＣＭＯＳデバイスまたはバイポーラ・デバイスを
形成する。側壁酸化物層１９とともに、第１および第２
のポリシリコン層からなるゲート１８が示されている。
図１２に示すように、ほぼ平面のＳＴＩ構造に囲まれた
相補形ＣＭＯＳデバイスまたはバイポーラ・デバイスを
形成する。側壁酸化物層１９とともに、第１および第２
のポリシリコン層からなるゲート１８が示されている。
【００２４】本発明の方法は、従来技術の方法を使用し
て構築したＳＴＩ構造に過剰な凹部を引き起こす可能性
のある、ウェル・イオン注入用の犠牲酸化物の成長およ
び除去に対してＳＴＩ酸化物が曝されないという点で、
従来技術の方法より優れた利点をもたらす。そのうえ、
本発明により、薄いＳＯＩ基板状にＳＴＩを形成すると
きに必要なプロセス制御が大幅に改善される。本発明の
方法を使用して第１のポリシリコン層の高さを正確に制
御することにより、ポリシリコン・ゲート・エッチング
後に形成されるポリシリコン側壁によるＳＴＩ酸化物の
シーム漏れを回避することができ、ゲート・コーナの漏
れを解消することができる。
て構築したＳＴＩ構造に過剰な凹部を引き起こす可能性
のある、ウェル・イオン注入用の犠牲酸化物の成長およ
び除去に対してＳＴＩ酸化物が曝されないという点で、
従来技術の方法より優れた利点をもたらす。そのうえ、
本発明により、薄いＳＯＩ基板状にＳＴＩを形成すると
きに必要なプロセス制御が大幅に改善される。本発明の
方法を使用して第１のポリシリコン層の高さを正確に制
御することにより、ポリシリコン・ゲート・エッチング
後に形成されるポリシリコン側壁によるＳＴＩ酸化物の
シーム漏れを回避することができ、ゲート・コーナの漏
れを解消することができる。
【００２５】特定の好ましい実施形態とその他の代替実
施形態に関連して本発明を具体的に説明してきたが、上
記の説明を考慮すると当業者には多数の代替形態、変更
形態、変形形態が明らかであることは明白である。した
がって、特許請求の範囲は、本発明の真の範囲および精
神に該当するようなすべての代替形態、変更形態、変形
形態を包含するものとする。
施形態に関連して本発明を具体的に説明してきたが、上
記の説明を考慮すると当業者には多数の代替形態、変更
形態、変形形態が明らかであることは明白である。した
がって、特許請求の範囲は、本発明の真の範囲および精
神に該当するようなすべての代替形態、変更形態、変形
形態を包含するものとする。
【００２６】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００２７】（１）シリコン・オン・インシュレータ
（ＳＯＩ）基板上のデバイス・エリアを分離するために
前記ＳＯＩ基板上に浅いトレンチ分離を形成するための
方法において、前記ＳＯＩ基板が埋込み酸化物層上のシ
リコン層を含み、前記シリコン層上にゲート酸化物層を
形成するステップと、前記ゲート酸化物層上に第１のポ
リシリコン層を付着させるステップと、前記第１のポリ
シリコン層上に研磨ストップ層を付着させるステップ
と、複数のトレンチを形成するステップであって、前記
トレンチが前記研磨ストップ層と前記第１のポリシリコ
ン層と前記ゲート酸化物層と前記シリコン層とを貫通し
て伸びる深さを有するステップと、前記トレンチ内と前
記研磨ストップ層上に酸化珪素層を共形的に付着させる
ステップと、前記トレンチ内の前記酸化珪素層の上面を
前記研磨ストップ層の上面と同じ高さまで研磨するよう
に、化学的機械研磨により前記酸化珪素層の第１の部分
を除去するステップと、前記酸化珪素層の上面を前記研
磨ストップ層の上面より下で前記第１のポリシリコン層
の上面より上の高さまでエッチングするように、エッチ
ングにより前記酸化珪素層の第２の部分を除去するステ
ップと、前記研磨ストップ層を除去するステップと、前
記酸化珪素層と前記第１のポリシリコン層上に第２のポ
リシリコン層を付着させるステップと、前記第１および
第２のポリシリコン層にフォトリソグラフィ・マスキン
グおよびエッチングを施すことにより前記第１および第
２のポリシリコン層からなるポリシリコン・ゲートを形
成するステップとを含む方法。 （２）前記シリコン層が約１０００Å未満の厚さを有す
る、上記（１）に記載の方法。 （３）前記シリコン層が約５００Å未満の厚さを有す
る、上記（１）に記載の方法。 （４）酸素と亜酸化窒素からなるグループから選択した
ガスを含む雰囲気で熱酸化によって前記ゲート酸化物層
を形成する、上記（１）に記載の方法。 （５）前記ゲート酸化物層が約１０Å〜約３０Åの厚さ
を有する、上記（１）に記載の方法。 （６）シランを使用する低圧化学的気相付着によって前
記第１のポリシリコン層を付着させる、上記（１）に記
載の方法。 （７）前記第１のポリシリコン層が約３００Å〜約６０
０Åの厚さを有する、上記（１）に記載の方法。 （８）前記第１のポリシリコン層が約５００Åの厚さを
有する、上記（１）に記載の方法。 （９）前記研磨ストップ層が窒化珪素を含む、上記
（１）に記載の方法。 （１０）シランとアンモニアを使用する低圧化学的気相
付着によって前記研磨ストップ層を付着させる、上記
（１）に記載の方法。 （１１）前記研磨ストップ層が約５００Å〜約１０００
Åの厚さを有する、上記（１）に記載の方法。 （１２）前記研磨ストップ層が約８００Åの厚さを有す
る、上記（１）に記載の方法。 （１３）フォトリソグラフィ・マスキングおよび異方性
エッチングによって前記トレンチを形成する、上記
（１）に記載の方法。 （１４）前記異方性エッチングが指向性反応性イオン・
エッチングを含む、上記（１３）に記載の方法。 （１５）前記トレンチが約１７００Å〜約２２００Åの
深さを有する、上記（１）に記載の方法。 （１６）前記酸化珪素層を付着させる前に前記トレンチ
内に酸化物ライナを形成することをさらに含む、上記
（１に記載の方法。 （１７）酸素雰囲気での熱酸化によって前記酸化物ライ
ナを形成する、上記（１６）に記載の方法。 （１８）前記酸化物ライナが約５０Å〜約３００Åの厚
さを有する、上記（１６）に記載の方法。 （１９）前記酸化物ライナが約１００Åの厚さを有す
る、上記（１６）に記載の方法。 （２０）高密度プラズマ・プロセスによって前記酸化珪
素層を付着させる、上記（１）に記載の方法。 （２１）テトラエチルオルトシリケート酸化物を使用す
る低圧化学的気相付着によって前記酸化珪素層を付着さ
せる、上記（１）に記載の方法。 （２２）前記酸化珪素層が前記トレンチ深さを上回る厚
さを有する、上記（１）に記載の方法。 （２３）前記酸化珪素層が約１８００Å〜約２４００Å
の厚さを有する、上記（１）に記載の方法。 （２４）酸化セリウムと界面活性剤を含むスラリを使用
する化学的機械研磨によって前記酸化珪素層の前記第１
の部分を除去する、上記（１）に記載の方法。 （２５）ウェット・エッチング・プロセスによって前記
酸化珪素層の前記第２の部分を除去する、上記（１）に
記載の方法。 （２６）反応性イオン・エッチング・プロセスによって
前記酸化珪素層の前記第２の部分を除去する、上記
（１）に記載の方法。 （２７）前記酸化珪素層の上面が前記シリコン層の上面
より少なくとも約２００Å高くなるように、前記酸化珪
素層の前記第２の部分を除去する、上記（１）に記載の
方法。 （２８）前記酸化珪素層の上面が前記第１のポリシリコ
ン層の上面よりせいぜい約２００Å高くなるように、前
記酸化珪素層の前記第２の部分を除去する、上記（１）
に記載の方法。 （２９）選択反応性イオン・エッチング・プロセスによ
って前記研磨ストップ層を除去する、上記（１）に記載
の方法。 （３０）シランを使用する低圧化学的気相付着によって
前記第２のポリシリコン層を付着させる、上記（１）に
記載の方法。 （３１）前記第２のポリシリコン層が約７５０Å〜約１
５００Åの厚さを有する、上記（１）に記載の方法。 （３２）前記第２のポリシリコン層が約１０００Åの厚
さを有する、上記（１）に記載の方法。 （３３）前記ポリシリコン・ゲートを形成する前に前記
第２のポリシリコン層上に酸化物層を付着させるステッ
プをさらに含む、上記（１）に記載の方法。 （３４）プラズマ強化低圧化学気相付着によって前記酸
化物層を付着させる、上記（３３）に記載の方法。 （３５）前記酸化物層が約５００Åの厚さを有する、上
記（３３）に記載の方法。 （３６）フォトリソグラフィ・マスキングおよび反応性
イオン・エッチングによって前記ポリシリコン・ゲート
を形成する、上記（１）に記載の方法。
（ＳＯＩ）基板上のデバイス・エリアを分離するために
前記ＳＯＩ基板上に浅いトレンチ分離を形成するための
方法において、前記ＳＯＩ基板が埋込み酸化物層上のシ
リコン層を含み、前記シリコン層上にゲート酸化物層を
形成するステップと、前記ゲート酸化物層上に第１のポ
リシリコン層を付着させるステップと、前記第１のポリ
シリコン層上に研磨ストップ層を付着させるステップ
と、複数のトレンチを形成するステップであって、前記
トレンチが前記研磨ストップ層と前記第１のポリシリコ
ン層と前記ゲート酸化物層と前記シリコン層とを貫通し
て伸びる深さを有するステップと、前記トレンチ内と前
記研磨ストップ層上に酸化珪素層を共形的に付着させる
ステップと、前記トレンチ内の前記酸化珪素層の上面を
前記研磨ストップ層の上面と同じ高さまで研磨するよう
に、化学的機械研磨により前記酸化珪素層の第１の部分
を除去するステップと、前記酸化珪素層の上面を前記研
磨ストップ層の上面より下で前記第１のポリシリコン層
の上面より上の高さまでエッチングするように、エッチ
ングにより前記酸化珪素層の第２の部分を除去するステ
ップと、前記研磨ストップ層を除去するステップと、前
記酸化珪素層と前記第１のポリシリコン層上に第２のポ
リシリコン層を付着させるステップと、前記第１および
第２のポリシリコン層にフォトリソグラフィ・マスキン
グおよびエッチングを施すことにより前記第１および第
２のポリシリコン層からなるポリシリコン・ゲートを形
成するステップとを含む方法。 （２）前記シリコン層が約１０００Å未満の厚さを有す
る、上記（１）に記載の方法。 （３）前記シリコン層が約５００Å未満の厚さを有す
る、上記（１）に記載の方法。 （４）酸素と亜酸化窒素からなるグループから選択した
ガスを含む雰囲気で熱酸化によって前記ゲート酸化物層
を形成する、上記（１）に記載の方法。 （５）前記ゲート酸化物層が約１０Å〜約３０Åの厚さ
を有する、上記（１）に記載の方法。 （６）シランを使用する低圧化学的気相付着によって前
記第１のポリシリコン層を付着させる、上記（１）に記
載の方法。 （７）前記第１のポリシリコン層が約３００Å〜約６０
０Åの厚さを有する、上記（１）に記載の方法。 （８）前記第１のポリシリコン層が約５００Åの厚さを
有する、上記（１）に記載の方法。 （９）前記研磨ストップ層が窒化珪素を含む、上記
（１）に記載の方法。 （１０）シランとアンモニアを使用する低圧化学的気相
付着によって前記研磨ストップ層を付着させる、上記
（１）に記載の方法。 （１１）前記研磨ストップ層が約５００Å〜約１０００
Åの厚さを有する、上記（１）に記載の方法。 （１２）前記研磨ストップ層が約８００Åの厚さを有す
る、上記（１）に記載の方法。 （１３）フォトリソグラフィ・マスキングおよび異方性
エッチングによって前記トレンチを形成する、上記
（１）に記載の方法。 （１４）前記異方性エッチングが指向性反応性イオン・
エッチングを含む、上記（１３）に記載の方法。 （１５）前記トレンチが約１７００Å〜約２２００Åの
深さを有する、上記（１）に記載の方法。 （１６）前記酸化珪素層を付着させる前に前記トレンチ
内に酸化物ライナを形成することをさらに含む、上記
（１に記載の方法。 （１７）酸素雰囲気での熱酸化によって前記酸化物ライ
ナを形成する、上記（１６）に記載の方法。 （１８）前記酸化物ライナが約５０Å〜約３００Åの厚
さを有する、上記（１６）に記載の方法。 （１９）前記酸化物ライナが約１００Åの厚さを有す
る、上記（１６）に記載の方法。 （２０）高密度プラズマ・プロセスによって前記酸化珪
素層を付着させる、上記（１）に記載の方法。 （２１）テトラエチルオルトシリケート酸化物を使用す
る低圧化学的気相付着によって前記酸化珪素層を付着さ
せる、上記（１）に記載の方法。 （２２）前記酸化珪素層が前記トレンチ深さを上回る厚
さを有する、上記（１）に記載の方法。 （２３）前記酸化珪素層が約１８００Å〜約２４００Å
の厚さを有する、上記（１）に記載の方法。 （２４）酸化セリウムと界面活性剤を含むスラリを使用
する化学的機械研磨によって前記酸化珪素層の前記第１
の部分を除去する、上記（１）に記載の方法。 （２５）ウェット・エッチング・プロセスによって前記
酸化珪素層の前記第２の部分を除去する、上記（１）に
記載の方法。 （２６）反応性イオン・エッチング・プロセスによって
前記酸化珪素層の前記第２の部分を除去する、上記
（１）に記載の方法。 （２７）前記酸化珪素層の上面が前記シリコン層の上面
より少なくとも約２００Å高くなるように、前記酸化珪
素層の前記第２の部分を除去する、上記（１）に記載の
方法。 （２８）前記酸化珪素層の上面が前記第１のポリシリコ
ン層の上面よりせいぜい約２００Å高くなるように、前
記酸化珪素層の前記第２の部分を除去する、上記（１）
に記載の方法。 （２９）選択反応性イオン・エッチング・プロセスによ
って前記研磨ストップ層を除去する、上記（１）に記載
の方法。 （３０）シランを使用する低圧化学的気相付着によって
前記第２のポリシリコン層を付着させる、上記（１）に
記載の方法。 （３１）前記第２のポリシリコン層が約７５０Å〜約１
５００Åの厚さを有する、上記（１）に記載の方法。 （３２）前記第２のポリシリコン層が約１０００Åの厚
さを有する、上記（１）に記載の方法。 （３３）前記ポリシリコン・ゲートを形成する前に前記
第２のポリシリコン層上に酸化物層を付着させるステッ
プをさらに含む、上記（１）に記載の方法。 （３４）プラズマ強化低圧化学気相付着によって前記酸
化物層を付着させる、上記（３３）に記載の方法。 （３５）前記酸化物層が約５００Åの厚さを有する、上
記（３３）に記載の方法。 （３６）フォトリソグラフィ・マスキングおよび反応性
イオン・エッチングによって前記ポリシリコン・ゲート
を形成する、上記（１）に記載の方法。
【図１】本発明の好ましい方法を示し、部分的に製作し
た半導体ＳＴＩデバイス構造の断面図である。
た半導体ＳＴＩデバイス構造の断面図である。
【図２】本発明の好ましい方法を示し、部分的に製作し
た半導体ＳＴＩデバイス構造の断面図である。
た半導体ＳＴＩデバイス構造の断面図である。
【図３】本発明の好ましい方法を示し、部分的に製作し
た半導体ＳＴＩデバイス構造の断面図である。
た半導体ＳＴＩデバイス構造の断面図である。
【図４】本発明の好ましい方法を示し、部分的に製作し
た半導体ＳＴＩデバイス構造の断面図である。
た半導体ＳＴＩデバイス構造の断面図である。
【図５】本発明の好ましい方法を示し、部分的に製作し
た半導体ＳＴＩデバイス構造の断面図である。
た半導体ＳＴＩデバイス構造の断面図である。
【図６】本発明の好ましい方法を示し、部分的に製作し
た半導体ＳＴＩデバイス構造の断面図である。
た半導体ＳＴＩデバイス構造の断面図である。
【図７】本発明の好ましい方法を示し、部分的に製作し
た半導体ＳＴＩデバイス構造の断面図である。
た半導体ＳＴＩデバイス構造の断面図である。
【図８】本発明の好ましい方法を示し、部分的に製作し
た半導体ＳＴＩデバイス構造の断面図である。
た半導体ＳＴＩデバイス構造の断面図である。
【図９】本発明の好ましい方法を示し、部分的に製作し
た半導体ＳＴＩデバイス構造の断面図である。
た半導体ＳＴＩデバイス構造の断面図である。
【図１０】本発明の好ましい方法を示し、部分的に製作
した半導体ＳＴＩデバイス構造の断面図である。
した半導体ＳＴＩデバイス構造の断面図である。
【図１１】本発明の好ましい方法を示し、部分的に製作
した半導体ＳＴＩデバイス構造の断面図である。
した半導体ＳＴＩデバイス構造の断面図である。
【図１２】本発明の方法により製作したＳＴＩデバイス
構造の斜視図である。
構造の斜視図である。
１０ 埋込み酸化物層
１１ シリコン層
１２ ゲート酸化物層
１３ 第１のポリシリコン層
１６ ＳＴＩ酸化物層
１７ 第２のポリシリコン層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 クローズ・バイヤー
アメリカ合衆国12601 ニューヨーク州ポ
ーキープシー キングウッド・レーン 14
(72)発明者 ドミニク・シェピス
アメリカ合衆国12590 ニューヨーク州ワ
ッピンガーズ・フォールズ ノース・ヒル
サイド・レイク・ロード 890
Ｆターム(参考） 4M104 BB01 CC05 DD43 DD65 DD66
EE03 EE05 EE16 EE17 FF13
GG06 GG09 GG10 HH18
5F032 AA01 AA35 AA44 AA45 CA03
DA04 DA24 DA25 DA33 DA43
5F110 AA18 AA30 CC02 DD05 DD13
EE09 EE14 EE31 EE45 FF02
FF23 GG02 GG12 GG25 NN62
NN65 QQ04 QQ19
Claims (36)
- 【請求項１】シリコン・オン・インシュレータ（ＳＯ
Ｉ）基板上のデバイス・エリアを分離するために前記Ｓ
ＯＩ基板上に浅いトレンチ分離を形成するための方法に
おいて、前記ＳＯＩ基板が埋込み酸化物層上のシリコン
層を含み、 前記シリコン層上にゲート酸化物層を形成するステップ
と、 前記ゲート酸化物層上に第１のポリシリコン層を付着さ
せるステップと、 前記第１のポリシリコン層上に研磨ストップ層を付着さ
せるステップと、 複数のトレンチを形成するステップであって、前記トレ
ンチが前記研磨ストップ層と前記第１のポリシリコン層
と前記ゲート酸化物層と前記シリコン層とを貫通して伸
びる深さを有するステップと、 前記トレンチ内と前記研磨ストップ層上に酸化珪素層を
共形的に付着させるステップと、 前記トレンチ内の前記酸化珪素層の上面を前記研磨スト
ップ層の上面と同じ高さまで研磨するように、化学的機
械研磨により前記酸化珪素層の第１の部分を除去するス
テップと、 前記酸化珪素層の上面を前記研磨ストップ層の上面より
下で前記第１のポリシリコン層の上面より上の高さまで
エッチングするように、エッチングにより前記酸化珪素
層の第２の部分を除去するステップと、 前記研磨ストップ層を除去するステップと、 前記酸化珪素層と前記第１のポリシリコン層上に第２の
ポリシリコン層を付着させるステップと、 前記第１および第２のポリシリコン層にフォトリソグラ
フィ・マスキングおよびエッチングを施すことにより前
記第１および第２のポリシリコン層からなるポリシリコ
ン・ゲートを形成するステップとを含む方法。 - 【請求項２】前記シリコン層が約１０００Å未満の厚さ
を有する、請求項１に記載の方法。 - 【請求項３】前記シリコン層が約５００Å未満の厚さを
有する、請求項１に記載の方法。 - 【請求項４】酸素と亜酸化窒素からなるグループから選
択したガスを含む雰囲気で熱酸化によって前記ゲート酸
化物層を形成する、請求項１に記載の方法。 - 【請求項５】前記ゲート酸化物層が約１０Å〜約３０Å
の厚さを有する、請求項１に記載の方法。 - 【請求項６】シランを使用する低圧化学的気相付着によ
って前記第１のポリシリコン層を付着させる、請求項１
に記載の方法。 - 【請求項７】前記第１のポリシリコン層が約３００Å〜
約６００Åの厚さを有する、請求項１に記載の方法。 - 【請求項８】前記第１のポリシリコン層が約５００Åの
厚さを有する、請求項１に記載の方法。 - 【請求項９】前記研磨ストップ層が窒化珪素を含む、請
求項１に記載の方法。 - 【請求項１０】シランとアンモニアを使用する低圧化学
的気相付着によって前記研磨ストップ層を付着させる、
請求項１に記載の方法。 - 【請求項１１】前記研磨ストップ層が約５００Å〜約１
０００Åの厚さを有する、請求項１に記載の方法。 - 【請求項１２】前記研磨ストップ層が約８００Åの厚さ
を有する、請求項１に記載の方法。 - 【請求項１３】フォトリソグラフィ・マスキングおよび
異方性エッチングによって前記トレンチを形成する、請
求項１に記載の方法。 - 【請求項１４】前記異方性エッチングが指向性反応性イ
オン・エッチングを含む、請求項１３に記載の方法。 - 【請求項１５】前記トレンチが約１７００Å〜約２２０
０Åの深さを有する、請求項１に記載の方法。 - 【請求項１６】前記酸化珪素層を付着させる前に前記ト
レンチ内に酸化物ライナを形成することをさらに含む、
請求項１に記載の方法。 - 【請求項１７】酸素雰囲気での熱酸化によって前記酸化
物ライナを形成する、請求項１６に記載の方法。 - 【請求項１８】前記酸化物ライナが約５０Å〜約３００
Åの厚さを有する、請求項１６に記載の方法。 - 【請求項１９】前記酸化物ライナが約１００Åの厚さを
有する、請求項１６に記載の方法。 - 【請求項２０】高密度プラズマ・プロセスによって前記
酸化珪素層を付着させる、請求項１に記載の方法。 - 【請求項２１】テトラエチルオルトシリケート酸化物を
使用する低圧化学的気相付着によって前記酸化珪素層を
付着させる、請求項１に記載の方法。 - 【請求項２２】前記酸化珪素層が前記トレンチ深さを上
回る厚さを有する、請求項１に記載の方法。 - 【請求項２３】前記酸化珪素層が約１８００Å〜約２４
００Åの厚さを有する、請求項１に記載の方法。 - 【請求項２４】酸化セリウムと界面活性剤を含むスラリ
を使用する化学的機械研磨によって前記酸化珪素層の前
記第１の部分を除去する、請求項１に記載の方法。 - 【請求項２５】ウェット・エッチング・プロセスによっ
て前記酸化珪素層の前記第２の部分を除去する、請求項
１に記載の方法。 - 【請求項２６】反応性イオン・エッチング・プロセスに
よって前記酸化珪素層の前記第２の部分を除去する、請
求項１に記載の方法。 - 【請求項２７】前記酸化珪素層の上面が前記シリコン層
の上面より少なくとも約２００Å高くなるように、前記
酸化珪素層の前記第２の部分を除去する、請求項１に記
載の方法。 - 【請求項２８】前記酸化珪素層の上面が前記第１のポリ
シリコン層の上面よりせいぜい約２００Å高くなるよう
に、前記酸化珪素層の前記第２の部分を除去する、請求
項１に記載の方法。 - 【請求項２９】選択反応性イオン・エッチング・プロセ
スによって前記研磨ストップ層を除去する、請求項１に
記載の方法。 - 【請求項３０】シランを使用する低圧化学的気相付着に
よって前記第２のポリシリコン層を付着させる、請求項
１に記載の方法。 - 【請求項３１】前記第２のポリシリコン層が約７５０Å
〜約１５００Åの厚さを有する、請求項１に記載の方
法。 - 【請求項３２】前記第２のポリシリコン層が約１０００
Åの厚さを有する、請求項１に記載の方法。 - 【請求項３３】前記ポリシリコン・ゲートを形成する前
に前記第２のポリシリコン層上に酸化物層を付着させる
ステップをさらに含む、請求項１に記載の方法。 - 【請求項３４】プラズマ強化低圧化学気相付着によって
前記酸化物層を付着させる、請求項３３に記載の方法。 - 【請求項３５】前記酸化物層が約５００Åの厚さを有す
る、請求項３３に記載の方法。 - 【請求項３６】フォトリソグラフィ・マスキングおよび
反応性イオン・エッチングによって前記ポリシリコン・
ゲートを形成する、請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/895680 | 2001-06-29 | ||
| US09/895,680 US6599813B2 (en) | 2001-06-29 | 2001-06-29 | Method of forming shallow trench isolation for thin silicon-on-insulator substrates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003078003A true JP2003078003A (ja) | 2003-03-14 |
| JP3880466B2 JP3880466B2 (ja) | 2007-02-14 |
Family
ID=25404883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002184179A Expired - Fee Related JP3880466B2 (ja) | 2001-06-29 | 2002-06-25 | 薄いシリコン・オン・インシュレータ基板用の浅いトレンチ分離を形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6599813B2 (ja) |
| JP (1) | JP3880466B2 (ja) |
| TW (1) | TW548786B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100728994B1 (ko) | 2006-07-28 | 2007-06-15 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| JP2007318112A (ja) * | 2006-04-28 | 2007-12-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2012256868A (ja) * | 2011-05-13 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその製造方法 |
| US8896049B2 (en) | 2006-04-28 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7060573B2 (en) * | 2001-01-16 | 2006-06-13 | Chartered Semiconductor Manufacturing Ltd. | Extended poly buffer STI scheme |
| JP5037766B2 (ja) * | 2001-09-10 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100588647B1 (ko) * | 2003-12-30 | 2006-06-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US7227228B2 (en) * | 2004-05-21 | 2007-06-05 | Kabushika Kaisha Toshiba | Silicon on insulator device and method of manufacturing the same |
| US7358586B2 (en) * | 2004-09-28 | 2008-04-15 | International Business Machines Corporation | Silicon-on-insulator wafer having reentrant shape dielectric trenches |
| US7102233B2 (en) * | 2004-10-21 | 2006-09-05 | International Business Machines Corporation | Structure for strained channel field effect transistor pair having underlapped dual liners |
| US7098536B2 (en) * | 2004-10-21 | 2006-08-29 | International Business Machines Corporation | Structure for strained channel field effect transistor pair having a member and a contact via |
| US20060234467A1 (en) * | 2005-04-15 | 2006-10-19 | Van Gompel Toni D | Method of forming trench isolation in a semiconductor device |
| KR100714306B1 (ko) * | 2005-07-25 | 2007-05-02 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
| CN102487000A (zh) * | 2010-12-03 | 2012-06-06 | 无锡华润上华半导体有限公司 | 栅区刻蚀方法和系统 |
| CN102254949B (zh) * | 2011-08-01 | 2016-06-29 | 上海华虹宏力半导体制造有限公司 | 绝缘体上硅mos晶体管结构 |
| WO2013125446A1 (ja) * | 2012-02-21 | 2013-08-29 | 日立化成株式会社 | 研磨剤、研磨剤セット及び基体の研磨方法 |
| FR3051973B1 (fr) | 2016-05-24 | 2018-10-19 | X-Fab France | Procede de formation de transistors pdsoi et fdsoi sur un meme substrat |
| CN114050109B (zh) * | 2022-01-12 | 2022-04-15 | 广州粤芯半导体技术有限公司 | 屏蔽栅沟槽功率器件的制造方法 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4692992A (en) | 1986-06-25 | 1987-09-15 | Rca Corporation | Method of forming isolation regions in a semiconductor device |
| IT1213457B (it) | 1986-07-23 | 1989-12-20 | Catania A | Procedimento per la fabbricazione di dispositivi integrati, in particolare dispositivi cmos adoppia sacca. |
| US4881105A (en) | 1988-06-13 | 1989-11-14 | International Business Machines Corporation | Integrated trench-transistor structure and fabrication process |
| US5177028A (en) * | 1991-10-22 | 1993-01-05 | Micron Technology, Inc. | Trench isolation method having a double polysilicon gate formed on mesas |
| GB9206086D0 (en) * | 1992-03-20 | 1992-05-06 | Philips Electronics Uk Ltd | Manufacturing electronic devices comprising,e.g.tfts and mims |
| KR0120572B1 (ko) | 1994-05-04 | 1997-10-20 | 김주용 | 반도체 소자 및 그 제조방법 |
| DE19524478C2 (de) * | 1995-07-05 | 2002-03-14 | Infineon Technologies Ag | Verfahren zur Herstellung einer Festwertspeicherzellenanordnung |
| JPH09172061A (ja) * | 1995-12-18 | 1997-06-30 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| DE19646419C1 (de) * | 1996-11-11 | 1998-04-30 | Siemens Ag | Verfahren zur Herstellung einer elektrisch schreib- und löschbaren Festwertspeicherzellenanordnung |
| US5770484A (en) * | 1996-12-13 | 1998-06-23 | International Business Machines Corporation | Method of making silicon on insulator buried plate trench capacitor |
| US6073004A (en) | 1996-12-17 | 2000-06-06 | Ericsson Inc. | Emergency call initiator |
| US6060748A (en) | 1996-12-26 | 2000-05-09 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device using a silicon-on-insulator substrate |
| US5851900A (en) | 1997-04-28 | 1998-12-22 | Mosel Vitelic Inc. | Method of manufacturing a shallow trench isolation for a semiconductor device |
| US5731241A (en) | 1997-05-15 | 1998-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned sacrificial oxide for shallow trench isolation |
| JP3050166B2 (ja) | 1997-05-30 | 2000-06-12 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5956583A (en) | 1997-06-30 | 1999-09-21 | Fuller; Robert T. | Method for forming complementary wells and self-aligned trench with a single mask |
| US5874328A (en) | 1997-06-30 | 1999-02-23 | Advanced Micro Devices, Inc. | Reverse CMOS method for dual isolation semiconductor device |
| US5837612A (en) * | 1997-08-01 | 1998-11-17 | Motorola, Inc. | Silicon chemical mechanical polish etch (CMP) stop for reduced trench fill erosion and method for formation |
| US5963818A (en) * | 1997-09-17 | 1999-10-05 | Motorola, Inc | Combined trench isolation and inlaid process for integrated circuit formation |
| US6001706A (en) * | 1997-12-08 | 1999-12-14 | Chartered Semiconductor Manufacturing, Ltd. | Method for making improved shallow trench isolation for semiconductor integrated circuits |
| US5994178A (en) | 1997-12-31 | 1999-11-30 | Texas Instruments - Acer Incorporated | Method of fabricating CMOS transistors with a planar shallow trench isolation |
| US6133610A (en) * | 1998-01-20 | 2000-10-17 | International Business Machines Corporation | Silicon-on-insulator chip having an isolation barrier for reliability and process of manufacture |
| US6200896B1 (en) * | 1998-01-22 | 2001-03-13 | Cypress Semiconductor Corporation | Employing an acidic liquid and an abrasive surface to polish a semiconductor topography |
| US6107157A (en) * | 1998-02-27 | 2000-08-22 | Micron Technology, Inc. | Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination |
| US6153918A (en) | 1998-04-20 | 2000-11-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with improved planarity and reduced parasitic capacitance |
| US6074904A (en) | 1998-04-21 | 2000-06-13 | Advanced Micro Devices, Inc. | Method and structure for isolating semiconductor devices after transistor formation |
| US6146970A (en) * | 1998-05-26 | 2000-11-14 | Motorola Inc. | Capped shallow trench isolation and method of formation |
| KR100289340B1 (ko) | 1998-06-12 | 2001-06-01 | 윤종용 | 트렌치격리제조방법 |
| US6008095A (en) | 1998-08-07 | 1999-12-28 | Advanced Micro Devices, Inc. | Process for formation of isolation trenches with high-K gate dielectrics |
| US6110788A (en) * | 1998-09-16 | 2000-08-29 | Micron Technology, Inc. | Surface channel MOS transistors, methods for making the same, and semiconductor devices containing the same |
| US6076028A (en) | 1998-09-29 | 2000-06-13 | Veridian Engineering, Inc. | Method and apparatus for automatic vehicle event detection, characterization and reporting |
| US6323125B1 (en) * | 1999-03-29 | 2001-11-27 | Chartered Semiconductor Manufacturing Ltd | Simplified dual damascene process utilizing PPMSO as an insulator layer |
| US6144086A (en) | 1999-04-30 | 2000-11-07 | International Business Machines Corporation | Structure for improved latch-up using dual depth STI with impurity implant |
| JP2001144170A (ja) * | 1999-11-11 | 2001-05-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2001
- 2001-06-29 US US09/895,680 patent/US6599813B2/en not_active Expired - Fee Related
-
2002
- 2002-06-25 JP JP2002184179A patent/JP3880466B2/ja not_active Expired - Fee Related
- 2002-06-28 TW TW091114350A patent/TW548786B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318112A (ja) * | 2006-04-28 | 2007-12-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US8896049B2 (en) | 2006-04-28 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR100728994B1 (ko) | 2006-07-28 | 2007-06-15 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| JP2012256868A (ja) * | 2011-05-13 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6599813B2 (en) | 2003-07-29 |
| TW548786B (en) | 2003-08-21 |
| JP3880466B2 (ja) | 2007-02-14 |
| US20030003678A1 (en) | 2003-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5316965A (en) | Method of decreasing the field oxide etch rate in isolation technology | |
| US6599813B2 (en) | Method of forming shallow trench isolation for thin silicon-on-insulator substrates | |
| US6071792A (en) | Methods of forming shallow trench isolation regions using plasma deposition techniques | |
| JP2001196450A (ja) | Ｙ字形の素子分離膜を持つ半導体素子およびディボット発生を防止し工程が簡単な素子分離膜の製造法 | |
| US6537914B1 (en) | Integrated circuit device isolation methods using high selectivity chemical-mechanical polishing | |
| US6346457B1 (en) | Process for manufacturing semiconductor device | |
| US6828248B1 (en) | Method of pull back for forming shallow trench isolation | |
| KR100520681B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 형성방법 | |
| JP3363420B2 (ja) | 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法 | |
| EP0954022B1 (en) | Method for providing shallow trench isolation of transistors | |
| US6602759B2 (en) | Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon | |
| KR100895825B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US20040048443A1 (en) | Method of forming shallow trench isolation in a semiconductor substrate | |
| KR20020053565A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US20020137305A1 (en) | Fabrication method of shallow trench isolation | |
| KR20050012584A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US20010053583A1 (en) | Shallow trench isolation formation process using a sacrificial layer | |
| US7622360B2 (en) | Shallow trench isolation region in semiconductor device and method of manufacture | |
| KR101019694B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR100511896B1 (ko) | 에스오아이 기판의 제조방법 | |
| KR100829369B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100303365B1 (ko) | 에스오아이 기판의 제조방법 | |
| KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100800106B1 (ko) | 반도체 소자의 트렌치 절연막 형성 방법 | |
| JP2003037161A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |