CN102487000A - 栅区刻蚀方法和系统 - Google Patents
栅区刻蚀方法和系统 Download PDFInfo
- Publication number
- CN102487000A CN102487000A CN201010572274XA CN201010572274A CN102487000A CN 102487000 A CN102487000 A CN 102487000A CN 201010572274X A CN201010572274X A CN 201010572274XA CN 201010572274 A CN201010572274 A CN 201010572274A CN 102487000 A CN102487000 A CN 102487000A
- Authority
- CN
- China
- Prior art keywords
- sti
- correction value
- etching
- difference
- over etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例公开了一种栅区刻蚀方法和系统,该方法包括:提供第一批次晶片;至少测量第一批次晶片中的其中一晶片的有源区表面与STI区表面的高度差;根据高度差得出清洗时间的修正值;采用清洗时间的修正值对第一批次部分或全部晶片进行STI隔离氧化层清洗;在完成STI隔离氧化层清洗的第一批次晶片表面上形成栅氧化层和栅多晶硅层,对栅多晶硅层进行主刻蚀和过刻蚀,形成栅区。本发明根据测量STI区表面与有源区表面的高度差,调整STI隔离氧化层清洗的时间或过刻蚀的时间,通过延长STI隔离氧化层清洗的时间,可将所述高度差控制在过刻蚀的刻蚀厚度范围内,因此可将栅区之外的栅多晶硅刻蚀干净,提高器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域,更具体地说,涉及一种栅区刻蚀方法和系统。
背景技术
随着超大规模集成电路(ULSI,Ultra Large Scale Integration)的飞速发展,集成电路制造工艺变得越来越复杂和精细,对刻蚀效果的要求也越来越严格。在现有MOS器件的制造过程中,栅多晶硅的刻蚀是其中非常重要的步骤,栅多晶硅是否刻蚀干净,严重影响到后续工艺以及器件的性能。
现有技术中栅多晶硅的刻蚀方法,主要分为主刻蚀和过刻蚀两步进行,主刻蚀过程主要是利用栅层(一般为栅多晶硅层Si)的成分与栅介质层(一般为SiO2)成分的不同,采取扫描刻蚀停止点的方式,使主刻蚀过程自动停止在栅介质层表面,也就是刻蚀设备中主刻蚀过程中一旦扫描到SiO2材料,即停止主刻蚀过程,从而进入过刻蚀过程,过刻蚀通过固定刻蚀时间和刻蚀速率的方式,刻蚀掉STI浅沟槽的SiO2层周边的栅多晶硅,进而形成栅区。
但是,在栅多晶硅的刻蚀完成后,往往会出现栅多晶硅的残留,如图1所示,即在采用上述刻蚀步骤形成栅区1的过程中,对栅区之外的栅多晶硅的刻蚀往往会刻蚀不干净,出现栅多晶硅残留区2,从而影响后续工艺的进行,影响器件的性能。
发明内容
本发明实施例提供一种栅区刻蚀方法和系统,可将栅区之外的栅多晶硅刻蚀干净,进而提高器件的性能。
为实现上述目的,本发明实施例提供了如下技术方案:
一种栅区刻蚀方法,包括:
提供第一批次晶片,所述晶片包括有源区和去除掉STI隔离氧化层上的氮化物之后的STI区;
至少测量所述第一批次晶片中的其中一晶片的所述有源区表面与所述STI区表面的高度差;
根据所述高度差调整STI隔离氧化层的清洗时间,得出清洗时间的修正值;
采用所述清洗时间的修正值对第一批次部分或全部晶片进行STI隔离氧化层清洗;
在完成STI隔离氧化层清洗的第一批次晶片表面上形成栅介质层和栅层,对所述栅层进行主刻蚀和过刻蚀,形成栅区。
优选的,所述清洗时间的修正值为使所述高度差达到目标高度差的清洗时间,所述目标高度差为栅多晶硅刻蚀过程中过刻蚀的刻蚀厚度。
优选的,所述得出清洗时间的修正值的过程包括:
根据所述目标高度差与所述清洗时间,得出此时STI隔离氧化层的清洗速率;
根据所述高度差与所述清洗速率,得出所述清洗时间的修正值。
优选的,测量所述其中一晶片的所述有源区表面与所述STI区表面的高度差具体为:
将第一批次晶片依次分成多个部分,测量第一部分中的其中一晶片的所述有源区表面与所述STI区表面的高度差。
本发明实施例还公开了一种栅区刻蚀系统,包括:
测量单元,用于至少测量第一批次晶片中的其中一晶片的有源区表面与STI区表面的高度差;
修正单元,用于根据所述高度差调整STI隔离氧化层的清洗时间,得出清洗时间的修正值;
反馈单元,用于采用所述清洗时间的修正值对第一批次部分或全部晶片进行STI隔离氧化层清洗。
优选的,所述修正单元包括:
速率计算单元,用于根据所述目标高度差与所述清洗时间,得出此时STI隔离氧化层的清洗速率;
修正值计算单元,用于根据所述高度差与所述清洗速率,得出所述清洗时间的修正值。
本发明实施例还公开了一种栅区刻蚀方法,包括:
提供第一批次晶片,所述晶片包括有源区和去除掉STI隔离氧化层上的氮化物之后的STI区;
至少测量所述第一批次晶片中的其中一晶片的所述有源区表面与所述STI区表面的高度差;
根据所述高度差调整后续栅多晶硅刻蚀过程中过刻蚀的时间,得到过刻蚀时间的修正值,所述过刻蚀时间的修正值为按照正常过刻蚀速率,刻蚀掉所述高度差厚度的栅层所需的过刻蚀时间;
清洗掉所述第一批次晶片表面上的STI隔离氧化层,在所述第一批次晶片表面上形成栅介质层和栅层;
采用所述过刻蚀时间的修正值,对所述第一批次晶片的栅层进行刻蚀,形成栅区。
优选的,得出所述过刻蚀时间的修正值的过程包括:
根据所述目标高度差和正常的过刻蚀时间,得出此时刻蚀设备的过刻蚀速率;
根据所述高度差和所述过刻蚀速率,得出所述过刻蚀时间的修正值。
本发明实施例还公开了一种栅区刻蚀系统,包括:
测量单元,用于测量第一批次晶片中的其中一晶片的有源区表面与STI区表面的高度差;
修正单元,用于所述高度差调整后续栅多晶硅刻蚀过程中过刻蚀的时间,得到过刻蚀时间的修正值;
反馈单元,用于采用所述过刻蚀时间的修正值,对所述第一批次晶片的栅层进行刻蚀,形成栅区。
优选的,所述修正单元包括:
速率计算单元,用于根据所述目标高度差与正常的过刻蚀时间,得出此时刻蚀设备的过刻蚀速率;;
修正值计算单元,用于根据所述高度差与所述过刻蚀速率,得出所述过刻蚀时间的修正值。
与现有技术相比,上述技术方案具有以下优点:
本发明实施例提供的栅区刻蚀方法和系统,根据测量STI区表面与有源区表面的高度差,并根据测量结果适当的调整STI隔离氧化层清洗的时间或过刻蚀的时间,在过刻蚀时间不变的情况下,对于STI区表面与有源区表面的高度差过大的晶片,通过延长STI隔离氧化层清洗的时间,可以去除掉STI区域的一定厚度的氧化层,从而可将STI区表面与有源区表面的高度差控制在过刻蚀的刻蚀厚度范围内,因此,在栅层材料的过刻蚀过程中,可将栅区之外的栅层材料刻蚀干净,进而提高器件的性能;如果STI隔离氧化层清洗的时间不变,对于STI区表面与有源区表面的高度差过大的晶片,通过延长过刻蚀的时间,也可以将栅区之外的栅层材料刻蚀干净,进而提高器件的性能。
附图说明
通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1为现有技术中栅区刻蚀之后的栅多晶硅残留示意图;
图2为本发明实施例一公开的栅区刻蚀方法的流程图;
图3为本发明实施例一去除氮化物之后的晶片结构图;
图4为本发明实施例一栅区刻蚀之后的效果示意图;
图5本发明实施例二公开的栅区刻蚀方法的流程图;
图6为本发明实施例三公开的栅区刻蚀系统的结构图;
图7为本发明实施例四公开的栅区刻蚀方法的流程图;
图8为本发明实施例五公开的栅区刻蚀系统的结构图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述,采用现有技术中的主刻蚀加过刻蚀的方法刻蚀栅多晶硅,往往会出现栅多晶硅的刻蚀残留,发明人研究发现,产生这种问题的根本原因是,由于形成栅介质层之前的浅沟槽隔离工艺中,STI隔离氧化层上的氮化物的存在,使得去除氮化物之后,STI浅沟槽内填充的SiO2层表面(以下简称STI区表面)与有源区表面存在一个高度差,实际上,过刻蚀所刻蚀掉的栅多晶硅的厚度也就是该高度差的厚度,由于在各个的晶片中,这个高度差是不同的,如果采用固定的刻蚀时间和刻蚀速率进行过刻蚀,当STI区表面与有源区表面的高度差较大,超出了过刻蚀的刻蚀厚度,必然会出现栅多晶硅残留。
需要说明的是,形成栅介质层和栅层的材料有多种,举例来说,栅介质层材料可以为氧化硅、SrTiO3、HfO2以及ZrO2等,栅层材料可以为多晶硅或金属等,本发明实施例对栅介质层和栅层的材料不做限制,任何材料均可以实现本发明的效果,以下实施例中仅以栅氧化层和栅多晶硅层为例进行说明。
实施例一
基于上述问题,本实施例公开了一种栅区刻蚀方法,该方法的流程图如图2所示,包括以下步骤:
步骤S101:提供第一批次晶片,所述晶片包括有源区和去除掉STI隔离氧化层上的氮化物之后的STI区;
步骤S102:至少测量所述第一批次晶片中的其中一晶片的所述有源区表面与所述STI区表面的高度差,一般情况下测量的是第一晶片的高度差,本发明实施例中均以测量第一晶片的高度差为例进行说明;
步骤S103:根据所述高度差调整STI隔离氧化层的清洗时间,得出清洗时间的修正值;
其中,所述清洗时间的修正值为使所述高度差达到目标高度差的清洗时间,所述目标高度差为,在不改变过刻蚀的刻蚀速率和刻蚀时间的情况下,栅多晶硅刻蚀过程中过刻蚀的刻蚀厚度。
需要说明的是,所述目标高度差可以为一个高度范围,也可以为一定的数值,不过,一般情况下多选择前者,以避免因刻蚀设备的刻蚀速度发生微小变化而导致刻蚀结果不理想。当目标高度差为一个高度范围时,本实施例中确定清洗时间的修正值时,可取该高度范围的中间值进行计算,也可根据产品的特点,或刻蚀设备速率变化的特点,选取适当的目标高度差进行计算,具体计算方式和计算结果,需根据具体问题具体分析。
步骤S104:采用所述清洗时间的修正值对第一批次部分或全部晶片进行STI隔离氧化层清洗;
步骤S105:在完成STI隔离氧化层清洗的第一批次晶片表面上形成栅介质层和栅层,对所述栅层进行主刻蚀和过刻蚀,形成栅区。
本领域技术人员可以理解,每一批次晶片的STI隔离氧化层的清洗时间,可以均以第一晶片的清洗时间修正值为准,即每一批次晶片只调整一次清洗时间,也可以将每一批次晶片分为几个部分,每一部分的晶片以调整后的该部分的第一晶片的清洗时间修正值为准,即每一批次晶片要调整多次清洗时间。本实施例以前一种情况为例进行说明,但本发明实施例对每一批次晶片的清洗时间的调整次数不做具体限定,以具体生产情况为准。
下面结合图3进行说明,图3为去除掉STI浅沟槽表面的氮化物后的晶片结构图,标号3表示STI区,标号4表示STI隔离氧化层,标号5表示有源区,其中,STI区表面与有源区表面的高度差如图中标号d所示。
需要说明的是,在有源区5和STI区3形成栅氧化层和栅多晶硅层之前,都需要去除掉STI浅沟槽表面的氮化物(一般为SIN,采用热磷酸清洗SIN,图3中已去除SIN),并且为了避免STI隔离氧化层4中的杂质对栅氧化层和栅多晶硅的成分产生影响,一般在去除掉STI氮化物后还需进行一步化学清洗步骤(一般采用酸洗的方式),以去除掉STI隔离氧化层4。
发明人发现,由于STI隔离氧化层4与STI区3的浅沟槽内填充的氧化物化学成分类似,均为氧化硅,因此在清洗STI隔离氧化层4的过程中,也可以去除掉部分厚度的STI区3的氧化硅。由于在后续的栅区刻蚀过程中,产生栅多晶硅残留的原因是STI区3表面与有源区5表面的高度差过大,超出了过刻蚀的刻蚀厚度范围,因此,可以通过减小STI区3表面与有源区5表面的高度差的方式,进而避免栅多晶硅的残留,以提高器件的性能。
本发明实施例通过在去除STI浅沟槽表面的氮化物之后,清洗STI隔离氧化层4之前,增加了测量有源区表面与所述STI区表面的高度差的步骤,并根据测量的高度差,调整后续的STI隔离氧化层4的清洗时间,以根据所述高度差调整STI隔离氧化层4的清洗时间,从而达到控制后续过刻蚀过程中需刻蚀掉的栅多晶硅的厚度的目的。
本实施例中进行栅区刻蚀之后的效果示意图如图4所示,通过调整STI隔离氧化层的清洗时间,减小了STI区3表面与有源区5表面的高度差d,使其控制在过刻蚀能够刻蚀掉的栅多晶硅的厚度范围之内,从图中可以看出,栅区1之外的栅多晶硅已经被刻蚀干净了。
举例来说,如果步骤S102中测得的高度差大于目标高度差,则可以适当延长STI隔离氧化层的清洗时间,以去除掉一定厚度STI区的氧化硅,使有源区表面与所述STI区表面的高度差达到目标高度差的范围,进而使得后续栅多晶硅的主刻蚀时间得以延长,以刻蚀掉更多的栅多晶硅,使主刻蚀停止后剩余的栅多晶硅可以在过刻蚀步骤中得以去除;如果步骤S102中测得的高度差在目标高度差的范围内,则可以保持目前的STI隔离氧化层的清洗时间;如果步骤S102中测得的高度差小于目标高度差,则可以适当的缩短STI隔离氧化层的清洗时间或者保持目前的清洗时间,不过,若要缩短清洗时间,也要保证缩短后的清洗时间内,能够去除掉STI隔离氧化层。
其中,步骤S103中得出清洗时间的修正值的过程具体包括以下步骤:
根据所述目标高度差与所述清洗时间,得出此时STI隔离氧化层的清洗速率;
根据所述高度差与所述清洗速率,得出所述清洗时间的修正值。
另外,步骤S103中得出清洗时间的修正值的过程还可以为以下步骤:
将所述高度差与目标高度差进行比较,得出所述高度差与所述目标高度差的差值;
根据所述目标高度差与所述清洗时间,得出此时STI隔离氧化层的清洗速率;
根据所述清洗速率和所述差值,计算得出所述清洗时间差,所述清洗时间差为达到所述目标高度差所需增加或减少的时间;
根据所述清洗时间差,对所述清洗时间进行修正,得出所述清洗时间的修正值。
需要说明的是,上述两种方法都可以得出清洗时间的修正值,只是需计算的数据不同而已,具体选用哪种方法还由实际情况而定。
本发明实施例通过引入时间反馈机制,对每批产品的STI隔离氧化层的清洗时间都会进行修正,而不是每批产品都采用固定的清洗时间,以使每一批产品的有源区表面与STI区表面高度差达到目标高度差,进而避免了因有源区表面与STI区表面高度差过大而引起的栅多晶硅的刻蚀残留,提高了器件的性能。
实施例二
本实施例公开的栅区刻蚀方法的流程图如图5所示,与上一实施例不同的是,本实施例中将每一批次晶片分为多个部分,每完成一部分晶片的清洗,就需要对下一部分晶片的第一晶片有源区表面与STI区表面的高度差进行测量,并根据测量结果调整STI隔离氧化层的清洗时间,根据调整后的清洗时间,对该部分晶片的剩余晶片进行STI隔离氧化层的清洗。
本实施例的方法具体包括以下步骤:
步骤S201:提供第一批次晶片,所述晶片包括有源区和去除掉STI隔离氧化层上的氮化物之后的STI区;
步骤S202:将第一批次晶片依次分成多个部分,测量第一部分中的其中一晶片的有源区表面与STI区表面的高度差;
需要说明的是,每批次晶片可以平均分为多个部分,也可以不平均分,可按照有源区表面与STI区表面的高度差的分布情况,对每批次晶片进行分割,不过一般情况下,平均分割即可。另外,每批次晶片分为几个部分也可根据实际情况而定,本实施例中仅以每批次晶片分为三部分为例进行说明,也就是说,每批次晶片需要测量三次有源区表面与STI区表面的高度差。
步骤S203:根据所述高度差调整第一部分晶片的STI隔离氧化层的清洗时间,得出清洗时间的修正值;
步骤S204:采用所述清洗时间的修正值对所述第一部分晶片进行STI隔离氧化层清洗;
步骤S205:在完成STI隔离氧化层清洗的第一部分晶片表面上形成栅氧化层和栅多晶硅层,对所述栅多晶硅层进行主刻蚀和过刻蚀,形成栅区。
本实施例通过将每批次晶片的STI隔离氧化层清洗时间分部分进行调整,可对每批次晶片的有源区表面与所述STI区表面的高度差进行更好的控制,进而栅多晶硅层的刻蚀更干净。
实施例三
与方法实施例相结合,本实施例公开了一种栅区刻蚀系统,如图6所示,该系统包括以下功能单元:
测量单元11,用于至少测量第一批次晶片中的其中一晶片的有源区表面与STI区表面的高度差;
修正单元12,用于根据所述高度差调整STI隔离氧化层的清洗时间,得出清洗时间的修正值;
反馈单元13,用于采用所述清洗时间的修正值对第一批次晶片进行STI隔离氧化层清洗。
其中,与实施例一中的第一种清洗时间修正值计算方式为例,所述修正单元包括:
速率计算单元15,用于根据所述目标高度差与所述清洗时间,得出此时STI隔离氧化层的清洗速率;
修正值计算单元16,用于根据所述高度差与所述清洗速率,得出所述清洗时间的修正值。
另外,该系统还包括,存储单元14,用于存储所述目标高度差、清洗时间和清洗时间修正值中的至少一项。
若采用实施例一中的第二种计算方式计算清洗时间的修正值,所述修正单元中的各个子单元的功能与方法实施例相对应,本实施例不再赘述。
实施例四
本实施例公开的栅区刻蚀方法的流程图如图7所示,与以上实施例不同的是,以上实施例是通过调整STI隔离氧化层的清洗时间,使有源区表面与STI区表面的高度差控制在栅多晶硅过刻蚀的刻蚀厚度范围内,进而避免栅多晶硅的刻蚀残留;本实施例是通过调整栅多晶硅的过刻蚀时间,从而将主刻蚀之后残留的栅多晶硅采用过刻蚀过程清除干净。
本实施例的方法具体包括以下步骤:
步骤S301:提供第一批次晶片,所述晶片包括有源区和去除掉STI隔离氧化层上的氮化物之后的STI区;
步骤S302:至少测量所述第一批次晶片中的其中一晶片的所述有源区表面与所述STI区表面的高度差;
步骤S303:根据所述高度差调整后续栅多晶硅刻蚀过程中过刻蚀的时间,得到过刻蚀时间的修正值,所述过刻蚀时间的修正值为按照正常过刻蚀速率,刻蚀掉所述高度差厚度的栅多晶硅层所需的过刻蚀时间;
步骤S304:清洗掉所述第一批次晶片表面上的STI隔离氧化层,在所述第一批次晶片表面上形成栅氧化层和栅多晶硅层;
步骤S305:采用所述过刻蚀时间的修正值,对所述第一批次晶片的栅多晶硅层进行刻蚀,形成栅区。
其中,得出所述过刻蚀时间的修正值的过程包括:
根据所述目标高度差和正常的过刻蚀时间,得出此时刻蚀设备的过刻蚀速率;
根据所述高度差和所述过刻蚀速率,得出所述过刻蚀时间的修正值。
需要说明的是,本实施例中可以只测量每批次晶片中第一晶片的高度差,通过该高度差调整过刻蚀时间,即每批次晶片只调整一次过刻蚀时间,也可以将每批次晶片分为几个部分,每一部分晶片以调整后的该部分的第一晶片的过刻蚀时间的修正值为准,对该部分其他晶片进行过刻蚀。前者每批次晶片只调整一次过刻蚀时间,实施起来较简单,但后者则更加精密,具体选用哪种方式也由具体情况而定。
本实施例通过引入时间反馈机制,通过测量每批次晶片中第一晶片或每部分晶片的第一晶片的有源区表面与STI区表面的高度差,进而调整过刻蚀的时间,使后续的栅多晶硅的过刻蚀过程,能够将主刻蚀后剩余厚度的栅多晶硅去除干净。
实施例五
与上一实施例相对应,本实施例公开了一种栅区刻蚀系统,该系统的结构图如图8所示,本实施例中仅以每批次晶片只测量一次有源区表面与STI区表面的高度差为例进行说明,若每批次晶片测量多次高度差,则相应的修改各单元的功能即可,本实施例不再赘述。
该系统包括以下功能单元:
测量单元21,用于至少测量第一批次晶片中的其中一晶片的有源区表面与STI区表面的高度差;
修正单元22,用于所述高度差调整后续栅多晶硅刻蚀过程中过刻蚀的时间,得到过刻蚀时间的修正值;
反馈单元23,用于采用所述过刻蚀时间的修正值,对所述第一批次晶片的栅多晶硅层进行刻蚀,形成栅区。
其中,所述修正单元22包括:
速率计算单元25,用于根据所述目标高度差与正常的过刻蚀时间,得出此时刻蚀设备的过刻蚀速率;
修正值计算单元26,用于根据所述高度差与所述过刻蚀速率,得出所述过刻蚀时间的修正值。
另外,该系统还包括,存储单元24,用于存储所述目标高度差、正常的过刻蚀时间和过刻蚀时间修正值中的至少一项。
需要说明的是,本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种栅区刻蚀方法,其特征在于,包括:
提供第一批次晶片,所述晶片包括有源区和去除掉STI隔离氧化层上的氮化物之后的STI区;
至少测量所述第一批次晶片中的其中一晶片的所述有源区表面与所述STI区表面的高度差;
根据所述高度差调整STI隔离氧化层的清洗时间,得出清洗时间的修正值;
采用所述清洗时间的修正值对第一批次部分或全部晶片进行STI隔离氧化层清洗;
在完成STI隔离氧化层清洗的第一批次晶片表面上形成栅介质层和栅层,对所述栅层进行主刻蚀和过刻蚀,形成栅区。
2.根据权利要求1所述的方法,其特征在于,所述清洗时间的修正值为使所述高度差达到目标高度差的清洗时间,所述目标高度差为栅多晶硅刻蚀过程中过刻蚀的刻蚀厚度。
3.根据权利要求2所述的方法,其特征在于,所述得出清洗时间的修正值的过程包括:
根据所述目标高度差与所述清洗时间,得出此时STI隔离氧化层的清洗速率;
根据所述高度差与所述清洗速率,得出所述清洗时间的修正值。
4.根据权利要求1、2或3所述的方法,其特征在于,测量所述其中一晶片的所述有源区表面与所述STI区表面的高度差具体为:
将第一批次晶片依次分成多个部分,测量第一部分中的第一晶片的所述有源区表面与所述STI区表面的高度差。
5.一种栅区刻蚀系统,其特征在于,包括:
测量单元,用于至少测量第一批次晶片中的其中一晶片的有源区表面与STI区表面的高度差;
修正单元,用于根据所述高度差调整STI隔离氧化层的清洗时间,得出清洗时间的修正值;
反馈单元,用于采用所述清洗时间的修正值对第一批次部分或全部晶片进行STI隔离氧化层清洗。
6.根据权利要求5所述的系统,其特征在于,所述修正单元包括:
速率计算单元,用于根据所述目标高度差与所述清洗时间,得出此时STI隔离氧化层的清洗速率;
修正值计算单元,用于根据所述高度差与所述清洗速率,得出所述清洗时间的修正值。
7.一种栅区刻蚀方法,其特征在于,包括:
提供第一批次晶片,所述晶片包括有源区和去除掉STI隔离氧化层上的氮化物之后的STI区;
至少测量所述第一批次晶片中的其中一晶片的所述有源区表面与所述STI区表面的高度差;
根据所述高度差调整后续栅多晶硅刻蚀过程中过刻蚀的时间,得到过刻蚀时间的修正值,所述过刻蚀时间的修正值为按照正常过刻蚀速率,刻蚀掉所述高度差厚度的栅层所需的过刻蚀时间;
清洗掉所述第一批次晶片表面上的STI隔离氧化层,在所述第一批次晶片表面上形成栅介质层和栅层;
采用所述过刻蚀时间的修正值,对所述第一批次晶片的栅层进行刻蚀,形成栅区。
8.根据权利要求7所述的方法,其特征在于,得出所述过刻蚀时间的修正值的过程包括:
根据所述目标高度差和正常的过刻蚀时间,得出此时刻蚀设备的过刻蚀速率;
根据所述高度差和所述过刻蚀速率,得出所述过刻蚀时间的修正值。
9.一种栅区刻蚀系统,其特征在于,包括:
测量单元,用于测量第一批次晶片中的其中一晶片的有源区表面与S TI区表面的高度差;
修正单元,用于根据所述高度差调整后续栅多晶硅刻蚀过程中过刻蚀的时间,得到过刻蚀时间的修正值;
反馈单元,用于采用所述过刻蚀时间的修正值,对所述第一批次晶片的栅层进行刻蚀,形成栅区。
10.根据权利要求9所述的系统,其特征在于,所述修正单元包括:
速率计算单元,用于根据所述目标高度差与正常的过刻蚀时间,得出此时刻蚀设备的过刻蚀速率;;
修正值计算单元,用于根据所述高度差与所述过刻蚀速率,得出所述过刻蚀时间的修正值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010572274XA CN102487000A (zh) | 2010-12-03 | 2010-12-03 | 栅区刻蚀方法和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010572274XA CN102487000A (zh) | 2010-12-03 | 2010-12-03 | 栅区刻蚀方法和系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102487000A true CN102487000A (zh) | 2012-06-06 |
Family
ID=46152476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010572274XA Pending CN102487000A (zh) | 2010-12-03 | 2010-12-03 | 栅区刻蚀方法和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102487000A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113496885A (zh) * | 2020-04-07 | 2021-10-12 | 中芯北方集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030003678A1 (en) * | 2001-06-29 | 2003-01-02 | International Business Machines Corporation | Method of forming shallow trench isolation for thin silicon-on-insulator substrates |
CN1905134A (zh) * | 2005-07-25 | 2007-01-31 | 台湾积体电路制造股份有限公司 | 控制半导体装置栅极形成的方法 |
CN101106106A (zh) * | 2006-07-10 | 2008-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
CN101330007A (zh) * | 2007-06-18 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 栅极刻蚀方法、栅极刻蚀终点检测方法与系统 |
CN101853814A (zh) * | 2009-03-31 | 2010-10-06 | 中芯国际集成电路制造(上海)有限公司 | 闪存中制作外围电路器件栅极的方法 |
-
2010
- 2010-12-03 CN CN201010572274XA patent/CN102487000A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030003678A1 (en) * | 2001-06-29 | 2003-01-02 | International Business Machines Corporation | Method of forming shallow trench isolation for thin silicon-on-insulator substrates |
CN1905134A (zh) * | 2005-07-25 | 2007-01-31 | 台湾积体电路制造股份有限公司 | 控制半导体装置栅极形成的方法 |
CN101106106A (zh) * | 2006-07-10 | 2008-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
CN101330007A (zh) * | 2007-06-18 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 栅极刻蚀方法、栅极刻蚀终点检测方法与系统 |
CN101853814A (zh) * | 2009-03-31 | 2010-10-06 | 中芯国际集成电路制造(上海)有限公司 | 闪存中制作外围电路器件栅极的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113496885A (zh) * | 2020-04-07 | 2021-10-12 | 中芯北方集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
CN113496885B (zh) * | 2020-04-07 | 2024-03-22 | 中芯北方集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070128804A1 (en) | Method for Fabricating Isolation Structures for Flash Memory Semiconductor Devices | |
CN102569195B (zh) | 利用均匀氧化物层形成于晶体管中的嵌埋σ形半导体合金 | |
CN103985711A (zh) | 具有减少的寄生电容量的FinFET及其制造方法 | |
CN104752363A (zh) | 快闪存储器的形成方法 | |
CN105336695A (zh) | 半导体器件的形成方法 | |
CN104103523A (zh) | 一种带u形沟槽的功率器件的制造方法 | |
CN104752361A (zh) | 半导体结构的形成方法 | |
CN101211769B (zh) | 栅极结构制造方法 | |
CN102243995B (zh) | 高压工艺中不同厚度栅氧的集成方法 | |
CN102054738B (zh) | 浅沟槽隔离台阶高度的控制方法 | |
CN100517577C (zh) | 半导体器件的栅极制造方法 | |
CN110391184B (zh) | 第零层层间膜的制造方法 | |
CN102487000A (zh) | 栅区刻蚀方法和系统 | |
CN102148181A (zh) | 浅沟槽隔离结构形成方法 | |
CN102569019B (zh) | 浅槽隔离形成方法 | |
CN101958268A (zh) | 隔离结构的制作方法 | |
CN103824802B (zh) | 半导体结构的形成方法 | |
CN100483633C (zh) | 半导体器件的制造方法 | |
CN106783565B (zh) | 改善有源区点状腐蚀缺陷的方法 | |
US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
CN101740462A (zh) | 浅沟槽隔离结构的制造方法 | |
CN104157559A (zh) | 控制栅及浮栅的制作方法 | |
CN103855073A (zh) | 一种浅沟槽隔离结构的制备方法 | |
CN102867743B (zh) | 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法 | |
CN102194684B (zh) | 栅极介质层制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120606 |