CN101853814A

CN101853814A - 闪存中制作外围电路器件栅极的方法

Info

Publication number: CN101853814A
Application number: CN200910048617A
Authority: CN
Inventors: 王友臻; 周儒领; 黄淇生; 詹奕鹏
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2009-03-31
Filing date: 2009-03-31
Publication date: 2010-10-06
Anticipated expiration: 2029-03-31
Also published as: CN101853814B

Abstract

一种闪存中制作外围电路器件栅极的方法，包括如下步骤：提供半导体衬底，所述半导体衬底包括存储单元区和外围电路区；刻蚀存储单元区的浅沟槽隔离结构；刻蚀浮栅多晶硅层以形成浮栅，进一步形成闪存的堆叠栅；生长第一多晶硅层；生长介质层；生长第二多晶硅层；抛光第二多晶硅层；除去露出的介质层；采用刻蚀工艺形成外围电路区域的栅极；还包括在生长第一多晶硅层之前，刻蚀外围电路区域的浅沟槽隔离结构的表面。本发明的优点在于，采用刻蚀的方法降低了浅沟槽隔离结构氧化物表面与邻近区域的硅活性区域的高度差至抛光工艺的过腐蚀深度范围之内，保证了在后续工艺中能够获得完整的栅极。

Description

闪存中制作外围电路器件栅极的方法

【技术领域】

本发明涉及集成电路制造领域，尤其涉及闪存中制作外围电路器件栅极的方法。

【背景技术】

闪存是一种常见的集成电路存储器件，属于一种非易失性存储器，被广泛的应用于各种场合。非易失性存储器的特点是在工作电压消失的情况下，存储器仍然可以较长时间的保存数据而不会丢失。

分离栅(Split-Gate)闪存与堆栈-栅闪存器件是两种常见的闪存器件。同堆栈栅闪存器件相比较，分离栅闪存的优点在于体积小、功耗低。关于分离栅闪存的制造方法可以参考美国专利US6538277中叙述的内容。典型的闪存芯片包括存储单元和外围电路。外围电路中的器件用于操控存储单元进行数据的写入、擦除以及读取等操作。

外围电路中器件的栅极通常采用多晶硅材料，并同存储单元中的字线同时定义。由于存储单元中的字线所需要厚的多晶硅层以覆盖字线之间的空隙，以免生成深沟槽易吸纳抛光研磨液而形成难以去除的缺陷，这一厚度远大于外围电路中器件栅极多晶硅层的目标厚度，因此需要在生长多晶硅层中插入一层介质层以准确定义栅极多晶硅层的厚度。

附图1所示为现有技术中制作外围电路器件中多晶硅栅的实施步骤流程图，包括如下步骤：步骤S10，提供半导体衬底，所述半导体衬底包括存储单元区和外围电路区，存储单元区和外围电路区的半导体衬底中设置有浅沟槽隔离结构，半导体衬底表面设置有被浅沟槽隔离结构分隔的浮栅多晶硅层；步骤S11，刻蚀存储单元区的浅沟槽隔离结构，以在浮栅多晶硅层之间形成沟槽；步骤S12，刻蚀浮栅多晶硅层以形成浮栅，进一步形成闪存的堆叠栅；步骤S13，生长第一多晶硅层，所述第一多晶硅层覆盖半导体衬底、堆叠栅以及浅沟槽隔离结构的表面；步骤S14，生长介质层，所述介质层覆盖于外围电路区域的第一多晶硅层的表面；步骤S15，生长第二多晶硅层，所述第二多晶硅层覆盖于外围电路区的介质层以及存储单元区的第一多晶硅层的表面；步骤S16，抛光第二多晶硅层，至露出介质层后停止；步骤S17，除去露出的介质层；步骤S18，采用刻蚀工艺形成外围电路区域的栅极。

附图2所示，参考步骤S10，提供半导体衬底100，所述半导体衬底100包括存储单元区I′和外围电路区II′，存储单元区I′和外围电路区I′的半导体衬底100中设置有浅沟槽隔离结构111与112，半导体衬底100表面设置有被浅沟槽隔离结构111与112分隔的浮栅多晶硅层114。

附图3所示，参考步骤S11，刻蚀字线之间的介质材料112，以在浮栅多晶硅层114之间形成沟槽113。

附图4与附图5所示，参考步骤S12，刻蚀浮栅多晶硅层114以形成浮栅115与116，进一步形成闪存的堆叠栅121与122。

以上所述堆叠栅包括浮栅、控制栅、侧墙以及顶层介质层等结构。此步骤中关于堆叠栅结构以及制作方法是本领域内技术人员的公知技术，此处不予赘述。

附图6所示，参考步骤S13，生长第一多晶硅层130，所述第一多晶硅层130覆盖半导体衬底100、堆叠栅121与122，以及浅沟槽隔离结构111与112的表面。

附图7所示，参考步骤S14，生长介质层140，所述介质层140覆盖于外围电路区II′的第一多晶硅层130的表面。

附图8所示，参考步骤S15，生长第二多晶硅层150，所述第二多晶硅层150覆盖于外围电路区II′的介质层140以及存储单元区I′的第一多晶硅层130的表面。

附图9所示，参考步骤S16，抛光第二多晶硅层150，至露出介质层140后停止。该步骤中，由于浅沟槽隔离结构111表面比邻近区域突出40～50nm甚至更高，因此在抛光时首先露出的是位于浅沟槽结构111处的介质层140。由于此高度差已经超过了现有的抛光技术对表面起伏程度的可控范围，因此位于浅沟槽隔离结构111两侧的第二多晶硅层150无法被抛光除去，从而形成了附图9所示的结构。

附图10所示，参考步骤S17，除去露出的介质层140。该步骤可以采用干法刻蚀或者湿法腐蚀等方法。由于浅沟槽隔离结构111两侧的第二多晶硅层仍然保留，因此该步骤只除去了与浅沟槽隔离结构111对应部分的介质层140。

附图11所示，参考步骤S18，采用刻蚀工艺形成外围电路区II′的栅极160。该步骤采用半导体领域内常见的光刻方法。于第一多晶硅层130表面形成图形化的光刻胶阻挡层，并采用干法刻蚀、湿法刻蚀等方法对第一多晶硅层130进行刻蚀。此处的栅极用于控制外围电路晶体管的工作，因此需要刻穿第一多晶硅层130，至半导体衬底100停止。由于现有技术中形成外围电路区所采用刻蚀工艺，包括干法刻蚀和湿法腐蚀，都是具有选择性的，而残存的第二多晶硅层使得步骤S17中仅仅除去了与浅沟槽隔离结构111对应部分的介质层140，因此本步骤的刻蚀工艺至残留的第二介质层140处停止而无法继续刻蚀第一多晶硅层130，因此未形成完整的栅极图形。此步骤同时在存储单元区I′中形成字线控制线170。

从上面的叙述可以看出，现有技术中由于残存的第二介质层，在刻蚀形成栅极的过程中，无法将多晶硅层刻穿，因此无法获得完整的栅极。显然，附图11所示的外围电路的器件栅极在后续的工艺中无法发挥其电学功能，会直接导致闪存器件的失效。

【发明内容】

本发明所要解决的技术问题是，提供一种的闪存中制作外围电路器件栅极的方法，能够将影响栅极完整性的介质层除去，从而获得完整栅极，保证工艺顺利进行。

为了解决上述问题，本发明提供了一种闪存中制作外围电路器件栅极的方法，包括如下步骤：提供半导体衬底，所述半导体衬底包括存储单元区和外围电路区，存储单元区和外围电路区的半导体衬底中设置有浅沟槽隔离结构，半导体衬底表面设置有被浅沟槽隔离结构分隔的浮栅多晶硅层；刻蚀存储单元区的浅沟槽隔离结构，以在浮栅多晶硅层之间形成沟槽；刻蚀浮栅多晶硅层以形成浮栅，进一步形成闪存的堆叠栅；生长第一多晶硅层，所述第一多晶硅层覆盖半导体衬底、堆叠栅以及浅沟槽隔离结构的表面；生长介质层，所述介质层覆盖于外围电路区域的第一多晶硅层的表面；生长第二多晶硅层，所述第二多晶硅层覆盖于外围电路区的介质层以及存储单元区的第一多晶硅层的表面；抛光第二多晶硅层，至露出介质层后停止；除去露出的介质层；采用刻蚀工艺形成外围电路区域的栅极；还包括如下步骤：在生长第一多晶硅层之前，刻蚀外围电路区域的浅沟槽隔离结构的表面，刻蚀结束时，浅沟槽隔离结构的表面与邻近区域表面之间的高度差小于抛光第二多晶硅层所造成的过抛光深度。

根据权利要求1所述的闪存中制作外围电路器件栅极的方法，其特征在于，在实施刻蚀存储单元区的浅沟槽隔离结构步骤的同时，实施刻蚀外围电路区的浅沟槽隔离结构表面的步骤。

作为可选的技术方案，所述抛光为化学机械抛光。

作为可选的技术方案，所述抛光第二多晶硅层的过抛光深度为20～30nm。

作为可选的技术方案，所述字线之间填充的介质材料是氧化硅。

作为可选的技术方案，所述介质层的材料选自于氧化硅、氮化硅以及氮氧化硅中的一种，该介质用作化学机械抛光工艺的停止层。

作为可选的技术方案，所述刻蚀外围电路区域的浅沟槽隔离结构的表面的步骤中所采用的刻蚀工艺为干法刻蚀。

作为可选的技术方案，所述形成外围电路区域栅极所采用的刻蚀工艺为干法刻蚀。

作为可选的技术方案，所述闪存为分离栅闪存。

本发明的优点在于，采用刻蚀的方法降低了浅沟槽隔离结构氧化物(STIOxide)表面与邻近区域的硅活性区域(AA，Active Area)的高度差至抛光工艺的过腐蚀深度范围之内，保证了抛光第二多晶硅层的工艺中能够将介质层表面的多晶硅全部除去而将介质层全部暴露出来，并进一步刻蚀除去全部的介质层，保证了在后续工艺中能够获得完整的栅极。

【附图说明】

附图1为现有技术中制作外围电路器件中多晶硅栅的实施步骤流程图；

附图2至附图11为现有技术中制作外围电路器件中多晶硅栅的工艺示意图；

附图12是本发明提供的闪存中制作外围电路器件栅极的方法的具体实施方式的实施步骤流程图；

附图13至附图19是本发明提供的闪存中制作外围电路器件栅极的方法的具体实施方式的工艺示意图。

【具体实施方式】

下面结合附图对本发明提供的闪存中制作外围电路器件栅极的方法的具体实施方式做详细说明。

附图12所示是本具体实施方式的实施步骤流程图，包括如下步骤：

步骤S20，提供半导体衬底，所述半导体衬底包括存储单元区和外围电路区，存储单元区和外围电路区的半导体衬底中设置有浅沟槽隔离结构，半导体衬底表面设置有被浅沟槽隔离结构分隔的浮栅多晶硅层；步骤S21，刻蚀存储单元区的浅沟槽隔离结构，以在浮栅多晶硅层之间形成沟槽，并同时刻蚀外围电路区的浅沟槽隔离结构的表面；步骤S22，刻蚀浮栅多晶硅层以形成浮栅，进一步形成闪存的堆叠栅；步骤S23，生长第一多晶硅层，所述第一多晶硅层覆盖半导体衬底、堆叠栅以及浅沟槽隔离结构的表面；步骤S24，生长介质层，所述介质层覆盖于外围电路区域的第一多晶硅层的表面；步骤S25，生长第二多晶硅层，所述第二多晶硅层覆盖于外围电路区的介质层以及存储单元区的第一多晶硅层的表面；步骤S26，抛光第二多晶硅层，至露出介质层后停止；步骤S27，除去露出的介质层；步骤S28，采用刻蚀工艺形成外围电路区域的栅极。

本具体实施方式所涉及之闪存为分离栅闪存。

附图13至附图19为本具体实施方式的工艺示意图。

附图13所示，参考步骤S10，提供半导体衬底200，所述半导体衬底200包括存储单元区I和外围电路区II，存储单元区I和外围电路区I的半导体衬底200中设置有浅沟槽隔离结构211与212，半导体衬底200表面设置有被浅沟槽隔离结构211与212分隔的浮栅多晶硅层214。

所述半导体衬底200是单晶硅衬底，也可以是本领域内常见的其他材料衬底。所述浅沟槽隔离结构211与212的材料是氧化硅。

附图14所示，参考步骤S21，刻蚀存储单元区I的浅沟槽隔离结构212，以在浮栅多晶硅层之间形成沟槽213，并同时刻蚀外围电路区II的浅沟槽隔离结构211。以上刻蚀外围电路区II的浅沟槽隔离结构211以降低沟槽氧化物(STIOxide)与硅活性区(AA)的高度差。刻蚀工艺采用集成电路领域常见的干法刻蚀工艺。

浅沟槽隔离结构211与212的材料通常同为氧化硅。

此步骤优选采用干法刻蚀工艺刻蚀外围电路区II的浅沟槽隔离结构211与212的表面，因为干法刻蚀是采用等离子体从垂直于表面的方向进行离子轰击，因此只降低浅沟槽隔离结构211与212的高度，而对其横向宽度的影响不明显。图12中虚线所示的是刻蚀之前浅沟槽隔离结构211与212以及介质材料212的表面的位置。

对比附图14与附图13可看出，除了形成字线之间的沟槽213之外，浅沟槽隔离结构211的表面高度也得到了明显的降低。

参考步骤S22，刻蚀浮栅多晶硅层以形成浮栅，进一步形成闪存的堆叠栅221与222。附图15所示为堆叠栅形成之后的示意图。

以上步骤S22以及步骤S23与步骤S24的实施工艺与现有技术中的对应步骤S12至步骤S14类似，此处不再重复叙述。

附图16所示为步骤S24实施完毕后的结构示意图。衬底表面依次生长了第一多晶硅层230、介质层240以及第二多晶硅层250。

附图17所示，参考步骤S25，抛光第二多晶硅层250，至露出介质层240后停止。所述抛光优选为化学机械抛光。

上述步骤S21中，刻蚀可以降低浅沟槽隔离结构211与邻近区域表面之间的高度差，优选刻蚀至浅沟槽隔离结构的表面与邻近区域表面之间的高度差小于抛光第二多晶硅层250的过腐蚀深度后停止。所谓“过抛光”(over polish)，是指现有的抛光工艺中的最后一个步骤，在抛光工艺达到预定的目标位置之后，为了克服表面粗糙度等额外因素对抛光结果的影响而进行一步实施的“过抛光”工艺，以保证抛光表面的平整度。过腐蚀会导致抛光的深度略大于预计的深度，通常过腐蚀的深度为20nm～30nm。

所述介质层240生长于外围电路区II的第一多晶硅层230的表面。在步骤S21中采用刻蚀的方法降低了浅沟槽隔离结构211与邻近区域表面的高度差至抛光工艺的过腐蚀深度范围之内，因此步骤S25中可以将浅沟槽隔离结构211两侧的第二多晶硅层也抛光除去，从而将介质层240完全暴露出来。

附图16所示，参考步骤S26，除去露出的介质层240。由于第二多晶硅层250已经全部除去而将介质层240完全暴露出来，因此本步骤中可以将外围电路区II中全部的介质层240刻蚀除去。

附图17所示，参考步骤S27，采用刻蚀工艺形成外围电路区II的栅极260。

该步骤采用半导体领域内常见的光刻方法。于第一多晶硅层230表面形成图形化的光刻胶阻挡层，并采用干法刻蚀或湿法刻蚀等方法对第一多晶硅层230进行刻蚀。由于介质层240被全部除去，因此本步骤的刻蚀工艺能够刻穿第一多晶硅层230，直至半导体衬底200而停止，因此可以获得完整的外围电路区II的栅极260。。此步骤同时在存储单元区I中形成字线控制线270。

以上由于采用刻蚀的方法降低了浅沟槽隔离结构211的高度至抛光过腐蚀深度范围之内，保证了抛光第二多晶硅层250的工艺中能够将介质层240表面的多晶硅全部除去而将介质层240全部暴露出来，并进一步刻蚀除去全部的介质层240，保证了在后续工艺中能够获得完整的栅极260。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种闪存中制作外围电路器件栅极的方法，包括如下步骤：

提供半导体衬底，所述半导体衬底包括存储单元区和外围电路区，存储单元区和外围电路区的半导体衬底中设置有浅沟槽隔离结构，半导体衬底表面设置有被浅沟槽隔离结构分隔的浮栅多晶硅层；

刻蚀存储单元区的浅沟槽隔离结构，以在浮栅多晶硅层之间形成沟槽；

刻蚀浮栅多晶硅层以形成浮栅，进一步形成闪存的堆叠栅；

生长第一多晶硅层，所述第一多晶硅层覆盖半导体衬底、堆叠栅以及浅沟槽隔离结构的表面；

生长介质层，所述介质层覆盖于外围电路区域的第一多晶硅层的表面；

生长第二多晶硅层，所述第二多晶硅层覆盖于外围电路区的介质层以及存储单元区的第一多晶硅层的表面；

抛光第二多晶硅层，至露出介质层后停止；

除去露出的介质层；

采用刻蚀工艺形成外围电路区域的栅极；

其特征在于，还包括如下步骤：

在生长第一多晶硅层之前，刻蚀外围电路区的浅沟槽隔离结构的表面，刻蚀结束时，浅沟槽隔离结构的表面与邻近区域表面之间的高度差小于抛光第二多晶硅层所造成的过抛光深度。

2.根据权利要求1所述的闪存中制作外围电路器件栅极的方法，其特征在于，在实施刻蚀存储单元区的浅沟槽隔离结构步骤的同时，实施刻蚀外围电路区的浅沟槽隔离结构表面的步骤。

3.根据权利要求1所述的闪存中制作外围电路器件栅极的方法，其特征在于，所述抛光为化学机械抛光。

4.根据权利要求1或3所述的闪存中制作外围电路器件栅极的方法，其特征在于，所述抛光第二多晶硅层的过抛光深度为20～30nm。

5.根据权利要求1所述的闪存中制作外围电路器件栅极的方法，其特征在于，所述字线之间填充的介质材料是氧化硅。

6.根据权利要求1所述的闪存中制作外围电路器件栅极的方法，其特征在于，所述介质层的材料选自于氧化硅、氮化硅以及氮氧化硅中的一种，该介质用作化学机械抛光工艺的停止层。

7.根据权利要求1所述的闪存中制作外围电路器件栅极的方法，其特征在于，所述刻蚀外围电路区域的浅沟槽隔离结构的表面的步骤中所采用的刻蚀工艺为干法刻蚀。

8.根据权利要求1所述的闪存中制作外围电路器件栅极的方法，其特征在于，所述形成外围电路区域栅极所采用的刻蚀工艺为干法刻蚀。

9.根据权利要求1所述的闪存中制作外围电路器件栅极的方法，其特征在于，所述闪存为分离栅闪存。