CN102737978B - 晶片平坦化方法 - Google Patents

晶片平坦化方法 Download PDF

Info

Publication number
CN102737978B
CN102737978B CN201110425196.5A CN201110425196A CN102737978B CN 102737978 B CN102737978 B CN 102737978B CN 201110425196 A CN201110425196 A CN 201110425196A CN 102737978 B CN102737978 B CN 102737978B
Authority
CN
China
Prior art keywords
material layer
layer
area
code
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110425196.5A
Other languages
English (en)
Other versions
CN102737978A (zh
Inventor
布雷特·布什
高里·达玛拉
阿努拉格·金达尔
何佳谚
诗·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102737978A publication Critical patent/CN102737978A/zh
Application granted granted Critical
Publication of CN102737978B publication Critical patent/CN102737978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种晶片平坦化方法，其中，将毯覆式停止层共形性形成于具有高度差的物质层上。进行第一化学机械抛光工艺，以去除位于突起区物质层上方的毯覆式停止层。进行第二化学机械抛光工艺以将晶片平坦化，这时，当物质层的相对高度小于或等于毯覆式停止层的相对高度，可将毯覆式停止层做为抛光停止层，或者，当物质层的相对高度大于或等于毯覆式停止层的相对高度，可将物质层做为抛光停止层。另外，也可选择进行选择性干蚀刻工艺取代第二化学机械抛光工艺。使用本方法可将突起区的物质层移除，且避免受毯覆式停止层保护的非突起区发生浅碟状现象。

Description

晶片平坦化方法
技术领域
本发明涉及一种半导体装置的制造方法，特别是涉及一种晶片平坦化方法。
背景技术
为满足消费者对电子产品多样化功能的需求，随着产生各式各样的半导体装置，例如：存储装置、电子讯号处理器以及图形处理器等等。在半导体工艺中，为增进图案化转移的准确性，可对半导体基板的粗糙表面进行平坦化工艺，常见的平坦化工艺例如：化学机械拋光(chemical mechanicalpolishing，CMP)工艺。化学机械拋光工艺实施原理包括：首先将半导体基板例如：晶片(wafer)放置于拋光平台上，接着加入拋光液(slurry)，并利用化学反应搭配机械拋光方式以将半导体基板粗糙表面平坦化。另外，干蚀刻工艺也是在半导体工艺中常见的技术，其利用化学方法去除半导体基板上不需要的膜层。在蚀刻工艺进行时，部份半导体基板可由耐蚀刻掩模的保护而避免与蚀刻剂直接接触，其中，掩模可为图案化的光致抗蚀剂层或是由氮化硅(silicon nitride)组成的硬掩模。
以45纳米或以下线宽的动态随机存取存储器(Dynamic Random AccessMemory，DRAM)为例，在储存电容(container capacitor)组件的制造过程中包括，首先，形成一标准氧化层，接着，去除主阵列(main array)及电容预定设置部分的标准氧化层，并在标准氧化层去除的部分填入多晶硅(polysilicon)。在多晶硅层中将形成深的接触洞。另外，在DRAM的外围逻辑电路区，于后续工艺中需移除导电堆叠或不设置导电堆叠。这个工艺流程需对具有较大高度差(例如：1.5微米至2微米)的多晶硅层以CMP工艺进行再平坦化。在对这种具有高度差的晶片表面进行CMP工艺后，易发生浅碟状现象。如图1所示，其中具有多晶硅的存储单元(memory cell)阵列区203被具有氧化层的外围逻辑电路区204所环绕，于存储单元阵列区203发生浅碟状(dishing)现象。
因此，仍需要一种新颖的晶片平坦化方法，可运用于存储单元阵列区与外围逻辑电路区间存有极大高度差及/或表面积不同时，以避免浅碟状现象的发生。
发明内容
本发明的一个目的是提供一种新颖的晶片平坦化方法，其中通过使用顶层的毯覆式停止层(blanket stop layer)搭配底层停止层，以于第一区域及第二区域间具有较大高度差或第一区域表面积远大于第二区域时降低或减少浅碟状现象发生。
本发明的一个优选实施例提供一种晶片平坦化方法，其步骤如下。提供一晶片，其包括第一物质层及第二物质层，且定义有第一区域及第二区域，其中，第二物质层于垂直方向设置于第一物质层上方，且第二区域于水平方向邻接第一区域。进行一蚀刻工艺，以去除第一区域中的第二物质层。形成第三物质层，使其共形性(conformally)覆盖第一物质层及第二物质层。接着，于第三物质层上共形性形成毯覆式停止层。在平坦化工艺中，位于上方的毯覆式停止层将有助于减少于第一区域发生浅碟状现象。然后，进行第一化学机械拋光工艺，凭借第一区域与第二区域间具有较大高度差，第二区域中第三物质层上方的毯覆式停止层先被去除。在一个实施例中，进行第二化学机械拋光工艺以平坦化晶片，依据第二物质层及第三物质层的相对高度，可将第一区域中的毯覆式停止层、第二区域中的第二物质层或是第一区域及第二区域中的第二物质层做为拋光停止层。最后，根据需求，可进行第三化学机械拋光工艺以移除剩余的毯覆式停止层以及第二区域中的第三物质层而将晶片平坦化。
本发明的另一个实施例中，在以毯覆式停止层或第二物质层做为拋光停止层进行第二化学机械拋光工艺的平坦化后，移除残余的毯覆式停止层。接着，可再进行第三化学机械拋光工艺以平坦化晶片。
本发明的另一个实施例中，在毯覆式停止层拋光工艺后，进行选择性干蚀刻工艺，以去除第二区域中的第三物质层，然后，进行化学机械拋光工艺以于第一区域中相对于第三物质层选择性去除毯覆式停止层。
附图说明
图1绘示了现有技术半导体技术的浅碟状现象。
图2绘示了依据本发明的一个实施例的操作流程图。
图3、图4a、图4b、图5及图6绘示了依据本发明的一个实施例的剖面示意图。
图7绘示了依据本发明的另一个实施例的操作流程图。
图8a、图8b及图8c绘示了依据本发明的另一个实施例的剖面示意图。
图9绘示了依据本发明的另一个实施例的剖面示意图。
其中，附图标记说明如下：
10、20    第一物质层        12、22  第二物质层
14        掩模              16、26  第三物质层
16a、26a  部分第三物质层    18、28  毯覆式停止层
18a、28a  部分毯覆式停止层  201     第一区域
202       第二区域          203     存储单元阵列区
204       外围逻辑电路区    h1、h2  高度
101、102、103、104、105、106、107、108  步骤
具体实施方式
请参考图2至图6，图2绘示了本发明的一个实施例的操作流程图，且图3至图6绘示了本发明的一个实施例的剖面示意图。首先，如步骤101以及图3所示，提供晶片，例如半导体晶片或绝缘衬底上的硅(SOI)晶片，可定义出第一区域201，例如存储单元阵列区，以及第二区域202，例如外围逻辑电路区。且晶片上包括第一物质层10，例如氮化物层，以及第二物质层12，例如氧化物层，举例而言，磷硅玻璃(PSG)层。第二物质层12于垂直方向设置于第一物质层10上方。而于水平方向，第二区域202邻接第一区域201。以制造DRAM装置为例，外围逻辑电路区(做为第二区域)可环绕存储单元阵列区(做为第一区域)。
接下来，如步骤102所示，进行蚀刻工艺，以去除晶片上第一区域201(例如：存储单元阵列区)中的第二物质层12。这个可藉由例如于晶片上设置掩模14，使第一区域201经由掩模14的开口曝露，然后进行蚀刻工艺而达成。然后，将掩模14移除。接着如步骤103以及图4a所示，形成第三物质层16，使第三物质层16共形性覆盖于第一物质层10及第二物质层12，第三物质层16可经由沉积工艺制得。由上述方法所得到的第三物质层16在第一区域201中具有的高度h1可能大于、小于或等于第二物质层12在第二区域202中所具有的高度h2。第三物质层16的材料可和第二物质层12的材料具有不同蚀刻选择比。第三物质层16可包括例如多晶硅层。如步骤104所示，于第三物质层16上共形性形成毯覆式停止层18，且毯覆式停止层18与第三物质层16对不同化学机械拋光工艺或干蚀刻工艺可具有不同选择比。毯覆式停止层18可包括例如氮化物层或氧化物层。
如图4a的剖面示意图所示，第二物质层12、第三物质层16以及毯覆式停止层18的厚度可分别为，举例而言，13000埃(angstroms)、15000埃以及800埃。因此，以第一物质层10为基准，在第一区域201的第三物质层16的顶面将比第二区域202的第二物质层12的顶面高2000埃。
如步骤105以及图4b所示，进行第一化学机械拋光工艺，以完全去除第二区域202中第三物质层16上方的毯覆式停止层18，此时第一区域201内的第三物质层16上仍有部分的毯覆式停止层18。其中进行第一化学机械拋光工艺时，可使用非选择性拋光液，较为便利。在拋光过程中，少部分第三物质层16的顶面部分也可能被移除。因此，也可选择性使用具有选择性的拋光液，使第三物质层16做为拋光停止层。举例而言，对氮化物层或氧化物层以及多晶硅层而言，不具选择性的拋光液可包括例如碱性(alkaline)硅氧(silica)基底的拋光液，另外，相对于多晶硅层具有选择性的拋光液可包括例如铈氧(ceria)基底的高选择性拋光液。
当毯覆式停止层18位于第三物质层16上方的部分被移除后，如图4b所示，它下方的部分第三物质层16就随着暴露出来。如步骤106所示，接着进行第二化学机械拋光工艺或选择性干蚀刻工艺以平坦化晶片。进行第二化学机械拋光工艺时，优选使用相对于毯覆式停止层18及/或第二物质层12具有选择性的拋光液。如图5所示，以第一物质层10为基准，当第二物质层12的相对高度小于毯覆式停止层18的相对高度时，毯覆式停止层18可做为拋光停止层。这时，部分毯覆式停止层18a仍留在第一区域201中，且在第二区域202中第二物质层12上方也有残留的部分第三物质层16a(依据上述举例条件，这里所指的第二物质层12上方的第三物质层16的部分的厚度约为2000埃)。对氮化物层或氧化物层以及多晶硅层而言，相对于氮化物层具选择性的拋光液可包括例如硅氧(silica)基底的碱性拋光液。
然而，于进行第二化学机械拋光工艺时，当第二物质层12的相对高度大于毯覆式停止层18的相对高度，第二物质层12也可做为一拋光停止层。因此，针对第三物质层16，优选相对于第二物质层12具有选择性或是相对于毯覆式停止层18具有选择性的拋光液。就多晶硅层及氧化物层而言，举例而言，相对于氧化物层具有选择性的拋光液可包括例如碱性的硅氧基底的拋光液。
如步骤107以及图6所示，进行第三化学机械拋光工艺，移除剩余的部分毯覆式停止层18a以及第二区域202中残留的部分第三物质层16a，直到暴露出第二物质层12顶面，以平坦化晶片。在这个步骤的第三化学机械拋光工艺中，可使用非选择性拋光液，较为便利。另外，也可使用相对于第二物质层12具有选择性的拋光液。例如对于氮化物层、氧化物层以及多晶硅层而言，非选择性拋光液可包括例如碱性的硅氧基底的拋光液，而相对于氧化物层具有选择性的拋光液可包括例如碱基底的硅氧拋光液。
在步骤106中，若以第一物质层10为基准，当第二物质层12相对高度大于或等于毯覆式停止层18相对高度时，第二物质层12可做为一拋光停止层。因此，于这种实施例的情形，第二区域202中的第三物质层16将可被完全去除，而第一区域201仍然残留有部分毯覆式停止层18a。然后，继续进行步骤107，以第三化学机械拋光工艺去除剩余的部分毯覆式停止层18a以及第二物质层12的部分顶面部分，亦可得到如图6所示的剖面图。在这个实施例中，第三化学机械拋光工艺可使用非选择性拋光液，比较便利。
再者，在步骤107中，剩余的部分毯覆式停止层18a也可预先经由例如具选择性的湿蚀刻或干蚀刻加以去除，然后再进行第三化学机械拋光工艺以平坦化整个晶片的表面。
请参考图7、图8a、图8b及图8c，图7绘示了本发明的另一个实施例的操作流程图，且图8a、图8b及图8c绘示了本发明的另一个实施例的剖面示意图。如图7所示，与图2所示的实施例相比，步骤101至步骤106大致相同。不同处在于，这个实施例在步骤104共形性形成一毯覆式停止层28后，如图8a所示，第一区域201中毯覆式停止层28的平面相对高度实质上略小于第二物质层22的平面相对高度。以图8a的剖面示意图为例，第二物质层22、第三物质层26以及毯覆式停止层28的厚度可分别为15000埃、13000埃以及800埃。
接下来，如图8b所示，以如前述的相同手法进行步骤105以去除第二区域202中第三物质层26上方的毯覆式停止层28。而在步骤106中，由于以第一物质层20为基准，第一区域201中毯覆式停止层28的平面相对高度实质上略小于第二区域202中第二物质层22的平面相对高度，因此预计进行的第二化学机械拋光工艺采用第二物质层22做为拋光停止层。完成第二化学机械拋光工艺的剖面示意图如图8c所示，第二区域202中做为拋光停止层的第二物质层22上方的第三物质层26已被完全移除，另外，第一区域201中尚存有部份毯覆式停止层28a位于剩余的部分第三物质层26a上方。最后，在步骤108中，剩余的毯覆式停止层28，也就是部份毯覆式停止层28a，可经由例如具选择性的湿蚀刻或干蚀刻加以去除。此外，尚可选择性进行一化学机械拋光工艺以更平坦化晶片。
值得注意的是，当晶片表面第一区域及第二区域具有极大高度差(例如：1.5微米至2微米)，在进行第二化学机械拋光工艺以拋光晶片时，本发明利用设置毯覆式停止层做为牺牲层以避免浅碟状现象的发生。这个方法也适用于DRAM装置的制造工艺。
此外，请参考图9，图9绘示了本发明的另一个实施例的剖面示意图。如步骤106及图9所示，也可使用选择性干蚀刻工艺取代上述于第一化学机械拋光工艺后进行的化学机械拋光工艺，以相对于毯覆式停止层28及第二物质层22，选择性蚀刻第三物质层26。也就是说，这个干蚀刻工艺可选择性地移除未被毯覆式停止层28覆盖的部份第三物质层26，且留下位于第一区域201中的毯覆式停止层28以及毯覆式停止层28下方的部份第三物质层26。举例而言，当第三物质层26的材料包括单晶硅或多晶硅，干蚀刻工艺可使用含氯的蚀刻剂。然后，可再使用非选择性化学机械拋光工艺拋光剩余的第二物质层22、毯覆式停止层28及第三物质层26以更平坦化晶片表面图形。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (13)

1.一种晶片平坦化方法，其特征在于，包括下列步骤：
提供一晶片，该晶片包括一第一物质层及一第二物质层，且该晶片定义有一第一区域及一第二区域，其中该第二物质层于垂直方向设置于该第一物质层上方，且该第二区域于水平方向邻接该第一区域；
进行一蚀刻工艺，以去除该第一区域中的该第二物质层；
形成一第三物质层，使其共形性覆盖该第一物质层及该第二物质层；
于该第三物质层上共形性形成一毯覆式停止层；
进行一第一化学机械拋光工艺，以完全去除该第二区域中该第三物质层上方的该毯覆式停止层，此时该第一区域内的该第三物质层上仍覆盖有部分该毯覆式停止层；
进行一第二化学机械拋光工艺以平坦化该晶片，其中以该第一物质层为基准，当该第二物质层上表面的相对高度小于或等于该毯覆式停止层上表面的相对高度时，以该毯覆式停止层做为拋光停止层，或是当该第二物质层上表面的相对高度大于或等于该毯覆式停止层上表面的相对高度时，以该第二物质层做为拋光停止层；及
进行一第三化学机械拋光工艺以平坦化该晶片，其中移除剩余的该毯覆式停止层以及该第二区域中的该第三物质层。
2.根据权利要求1所述的晶片平坦化方法，其特征在于，进行该第一化学机械拋光工艺时，使用非选择性拋光液。
3.根据权利要求1所述的晶片平坦化方法，其特征在于，进行该第二化学机械拋光工艺时，使用相对于该毯覆式停止层及该第二物质层具有选择性的拋光液。
4.根据权利要求2所述的晶片平坦化方法，其特征在于，进行该第二化学机械拋光工艺时，使用相对于该毯覆式停止层及该第二物质层具有选择性的拋光液。
5.根据权利要求1、2、3或4所述的晶片平坦化方法，其特征在于，进行该第三化学机械拋光工艺时，使用非选择性拋光液。
6.一种晶片平坦化方法，其特征在于，包括下列步骤：
提供一晶片，该晶片包括一第一物质层及一第二物质层，且该晶片定义有一第一区域及一第二区域，其中该第二物质层于垂直方向设置于该第一物质层上方，且该第二区域于水平方向邻接该第一区域；
进行一蚀刻工艺，以去除该第一区域中的该第二物质层；
形成一第三物质层，使其共形性覆盖该第一物质层及该第二物质层；
于该第三物质层上共形性形成一毯覆式停止层；
进行一第一化学机械拋光工艺，以完全去除该第二区域中该第三物质层上方的该毯覆式停止层，此时该第一区域内的该第三物质层上仍覆盖有部分该毯覆式停止层；
进行一第二化学机械拋光工艺以平坦化该晶片，其中，以该第二物质层做为拋光停止层或以该毯覆式停止层做为拋光停止层；以及
移除剩余的该毯覆式停止层。
7.根据权利要求6所述的晶片平坦化方法，其特征在于，进行该第一化学机械拋光工艺时，使用非选择性拋光液。
8.根据权利要求6所述的晶片平坦化方法，其特征在于，进行该第二化学机械拋光工艺时，使用相对于该毯覆式停止层及该第二物质层具有选择性的拋光液。
9.根据权利要求7所述的晶片平坦化方法，其特征在于，进行该第二化学机械拋光工艺时，使用相对于该毯覆式停止层及该第二物质层具有选择性的拋光液。
10.根据权利要求6、7、8或9所述的晶片平坦化方法，其特征在于，移除剩余的该毯覆式停止层的步骤是以湿蚀刻方式进行。
11.根据权利要求9所述的晶片平坦化方法，其特征在于，在移除剩余的该毯覆式停止层的步骤后，还包括进行一第三化学机械拋光工艺以平坦化该晶片。
12.一种晶片平坦化方法，其特征在于，包括：
提供一晶片，该晶片包括一第一物质层及一第二物质层，且该晶片定义有一第一区域及一第二区域，其中该第二物质层于垂直方向设置于该第一物质层上方，且该第二区域于水平方向邻接该第一区域；
进行一蚀刻工艺，以去除该第一区域中的该第二物质层；
形成一第三物质层，使其共形性覆盖该第一物质层及该第二物质层；
于该第三物质层上共形性形成一毯覆式停止层；
进行一第一化学机械拋光工艺，以完全去除该第二区域中该第三物质层上方的该毯覆式停止层，此时该第一区域内的该第三物质层上仍覆盖有部分该毯覆式停止层；
进行一选择性干蚀刻工艺，以相对于该毯覆式停止层及该第二区域中的该第二物质层，选择性去除该第二区域中的该第三物质层；及
进行一使用非选择性拋光液的第二化学机械拋光工艺以平坦化该晶片的表面图形。
13.根据权利要求12所述的晶片平坦化方法，其特征在于，进行该第一化学机械拋光工艺时，使用非选择性拋光液。
CN201110425196.5A 2011-04-06 2011-12-16 晶片平坦化方法 Active CN102737978B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/080,676 2011-04-06
US13/080,676 US8580690B2 (en) 2011-04-06 2011-04-06 Process of planarizing a wafer with a large step height and/or surface area features

Publications (2)

Publication Number Publication Date
CN102737978A CN102737978A (zh) 2012-10-17
CN102737978B true CN102737978B (zh) 2014-12-17

Family

ID=46966434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110425196.5A Active CN102737978B (zh) 2011-04-06 2011-12-16 晶片平坦化方法

Country Status (3)

Country Link
US (2) US8580690B2 (zh)
CN (1) CN102737978B (zh)
TW (1) TWI456646B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161413B (zh) * 2015-09-21 2018-07-17 京东方科技集团股份有限公司 加工多晶硅表面的方法以及加工基板表面的方法
US10128251B2 (en) 2016-09-09 2018-11-13 United Microelectronics Corp. Semiconductor integrated circuit structure and method for forming the same
KR102650539B1 (ko) 2016-09-23 2024-03-27 삼성전자주식회사 3차원 반도체 장치의 제조 방법
CN108630537B (zh) * 2017-03-24 2021-02-19 联华电子股份有限公司 一种平坦化方法
FR3066316B1 (fr) 2017-05-15 2020-02-28 Stmicroelectronics (Crolles 2) Sas Procede de formation d'une structure de planarisation
US10636673B2 (en) * 2017-09-28 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
CN113192833B (zh) * 2020-01-14 2022-10-28 长鑫存储技术有限公司 平坦化方法及半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362669A (en) * 1993-06-24 1994-11-08 Northern Telecom Limited Method of making integrated circuits
CN101853814A (zh) * 2009-03-31 2010-10-06 中芯国际集成电路制造(上海)有限公司 闪存中制作外围电路器件栅极的方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4671851A (en) * 1985-10-28 1987-06-09 International Business Machines Corporation Method for removing protuberances at the surface of a semiconductor wafer using a chem-mech polishing technique
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5314843A (en) * 1992-03-27 1994-05-24 Micron Technology, Inc. Integrated circuit polishing method
JP3060714B2 (ja) * 1992-04-15 2000-07-10 日本電気株式会社 半導体集積回路の製造方法
US5445996A (en) * 1992-05-26 1995-08-29 Kabushiki Kaisha Toshiba Method for planarizing a semiconductor device having a amorphous layer
US5272117A (en) * 1992-12-07 1993-12-21 Motorola, Inc. Method for planarizing a layer of material
US5516625A (en) * 1993-09-08 1996-05-14 Harris Corporation Fill and etchback process using dual photoresist sacrificial layer and two-step etching process for planarizing oxide-filled shallow trench structure
US5560802A (en) * 1995-03-03 1996-10-01 Texas Instruments Incorporated Selective CMP of in-situ deposited multilayer films to enhance nonplanar step height reduction
JPH09223737A (ja) * 1996-02-16 1997-08-26 Nec Corp 半導体装置の製造方法
US5789320A (en) * 1996-04-23 1998-08-04 International Business Machines Corporation Plating of noble metal electrodes for DRAM and FRAM
US6117740A (en) * 1998-04-07 2000-09-12 Vanguard International Semiconductor Corporation Method of forming a shallow trench isolation by using PE-oxide and PE-nitride multi-layer
US6271123B1 (en) * 1998-05-29 2001-08-07 Taiwan Semiconductor Manufacturing Company Chemical-mechanical polish method using an undoped silicon glass stop layer for polishing BPSG
US6331727B1 (en) * 1998-08-07 2001-12-18 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP3708732B2 (ja) * 1998-12-25 2005-10-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
FR2791810B1 (fr) * 1999-03-31 2001-06-22 France Telecom Procede de fabrication d'une heterostructure planaire
US6261157B1 (en) * 1999-05-25 2001-07-17 Applied Materials, Inc. Selective damascene chemical mechanical polishing
KR100297736B1 (ko) * 1999-08-13 2001-11-01 윤종용 트렌치 소자분리방법
TW429579B (en) * 1999-08-23 2001-04-11 Taiwan Semiconductor Mfg Manufacturing method of inter-layer dielectric
US6881674B2 (en) * 1999-12-28 2005-04-19 Intel Corporation Abrasives for chemical mechanical polishing
TW468223B (en) * 2000-07-21 2001-12-11 United Microelectronics Corp Method for improving the planarization of inter layer dielectric layer
FR2813145B1 (fr) * 2000-08-18 2002-11-29 St Microelectronics Sa Procede de fabrication d'un condensateur au sein d'un circuit integre, et circuit integre correspondant
US6720245B2 (en) * 2000-09-07 2004-04-13 Interuniversitair Microelektronica Centrum (Imec) Method of fabrication and device for electromagnetic-shielding structures in a damascene-based interconnect scheme
JP3408527B2 (ja) * 2000-10-26 2003-05-19 松下電器産業株式会社 半導体装置の製造方法
US6358827B1 (en) * 2001-01-19 2002-03-19 Taiwan Semiconductor Manufacturing Company Method of forming a squared-off, vertically oriented polysilicon spacer gate
EP1271631A1 (en) * 2001-06-29 2003-01-02 Interuniversitair Micro-Elektronica Centrum Vzw A method for producing semiconductor devices using chemical mechanical polishing
JP2004006628A (ja) * 2002-03-27 2004-01-08 Hitachi Ltd 半導体装置の製造方法
US7422985B2 (en) * 2005-03-25 2008-09-09 Sandisk 3D Llc Method for reducing dielectric overetch using a dielectric etch stop at a planar surface
TW200638497A (en) * 2005-04-19 2006-11-01 Elan Microelectronics Corp Bumping process and bump structure
JP2007134598A (ja) * 2005-11-11 2007-05-31 Toshiba Corp 半導体装置の製造方法
US20070264827A1 (en) * 2006-05-09 2007-11-15 Promos Technologies Pte. Ltd. Method for achieving uniform chemical mechanical polishing in integrated circuit manufacturing
CN100491072C (zh) * 2006-06-09 2009-05-27 河北工业大学 Ulsi多层铜布线化学机械抛光中碟形坑的控制方法
US7763540B2 (en) * 2007-04-27 2010-07-27 Texas Instruments Incorporated Method of forming a silicided gate utilizing a CMP stack
CN101743624B (zh) * 2007-06-08 2014-07-02 霓达哈斯股份有限公司 研磨用组合物
JP5361306B2 (ja) * 2008-09-19 2013-12-04 Ｊｓｒ株式会社 化学機械研磨用水系分散体および化学機械研磨方法
JP2010113782A (ja) * 2008-11-10 2010-05-20 Hitachi Global Storage Technologies Netherlands Bv 出力をバランス化した差動型再生磁気ヘッド及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362669A (en) * 1993-06-24 1994-11-08 Northern Telecom Limited Method of making integrated circuits
CN101853814A (zh) * 2009-03-31 2010-10-06 中芯国际集成电路制造(上海)有限公司 闪存中制作外围电路器件栅极的方法

Also Published As

Publication number Publication date
US20140038414A1 (en) 2014-02-06
TWI456646B (zh) 2014-10-11
TW201241904A (en) 2012-10-16
US8580690B2 (en) 2013-11-12
US8871103B2 (en) 2014-10-28
US20120258596A1 (en) 2012-10-11
CN102737978A (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
CN102737978B (zh) 晶片平坦化方法
CN103107138B (zh) 带外围电路的分离栅极式快闪存储器的制作方法
US8637376B2 (en) Method of manufacturing semiconductor device
US8530327B2 (en) Nitride shallow trench isolation (STI) structures and methods for forming the same
KR100692472B1 (ko) 반도체 장치의 제조 방법과 반도체 장치
CN103021926A (zh) 浅沟槽隔离结构的形成方法及存储器的形成方法
WO2000002235A1 (en) Method of planarizing integrated circuits
CN108281354A (zh) 平坦化方法
US20130052785A1 (en) Method of manufacturing semiconductor device
TWI424554B (zh) 記憶體裝置的製造方法
US8247305B2 (en) Method and resulting structure for deep trench polysilicon hard mask removal
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
CN104979273A (zh) 形成互连结构的方法
CN102693932A (zh) 浅沟槽隔离结构的制造方法
CN108630537B (zh) 一种平坦化方法
US6897108B2 (en) Process for planarizing array top oxide in vertical MOSFET DRAM arrays
CN103035486A (zh) 同时填充及平坦化不同尺寸深沟槽的方法
US7670902B2 (en) Method and structure for landing polysilicon contact
US7952127B2 (en) Storage node of stack capacitor and fabrication method thereof
CN101106068B (zh) 使半导体材料形成互相嵌入图案的方法
CN110931421A (zh) 浅沟槽隔离结构及制作方法
CN110875238B (zh) 沟槽隔离结构及其制作方法
CN116884911A (zh) 半导体结构的形成方法
CN111599677A (zh) 半导体结构及其形成方法
CN111599761A (zh) 一种改善介电层孔隙的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant