CN102693932A - 浅沟槽隔离结构的制造方法 - Google Patents

浅沟槽隔离结构的制造方法 Download PDF

Info

Publication number
CN102693932A
CN102693932A CN2011100711512A CN201110071151A CN102693932A CN 102693932 A CN102693932 A CN 102693932A CN 2011100711512 A CN2011100711512 A CN 2011100711512A CN 201110071151 A CN201110071151 A CN 201110071151A CN 102693932 A CN102693932 A CN 102693932A
Authority
CN
China
Prior art keywords
isolation structure
oxide layer
district
shallow trench
fleet plough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100711512A
Other languages
English (en)
Other versions
CN102693932B (zh
Inventor
邵群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110071151.2A priority Critical patent/CN102693932B/zh
Publication of CN102693932A publication Critical patent/CN102693932A/zh
Application granted granted Critical
Publication of CN102693932B publication Critical patent/CN102693932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明提供一种浅沟槽隔离结构的制造方法，包括：提供半导体衬底，所述半导体衬底包括密线区和疏线区，所述半导体衬底中形成有浅沟槽隔离沟槽；在所述浅沟槽隔离沟槽内形成衬垫氧化硅层；减薄所述疏线区的衬垫氧化硅层的厚度；通过高深宽比工艺，在所述半导体衬底和衬垫氧化硅层上形成绝缘氧化层，所述绝缘氧化层填充满所述浅沟槽隔离沟槽；通过化学机械研磨工艺，平坦化所述绝缘氧化层，形成浅沟槽隔离结构。通过本发明提供的浅沟槽隔离结构的制造方法，减小了疏线区凹陷缺陷的产生，提高了产品可靠性。

Description

浅沟槽隔离结构的制造方法
技术领域
本发明涉及集成电路制造工艺，特别涉及一种浅沟槽隔离结构的制造方法。
背景技术
半导体集成电路通过在半导体衬底中和上形成半导体器件，并将所述半导体器件用互连线连接而形成。其中，不同的半导体器件通过浅沟槽隔离结构隔离。浅沟槽隔离结构形成于半导体衬底中，以在衬底中隔离出用于制造集成电路器件的有源区。
由于半导体衬底上图案分布的密度不同，半导体衬底包括密线(Dense)区和疏线(Iso)区。而密线区和疏线区刻蚀形成的浅沟槽隔离沟槽的宽度是不同的，具体的，疏线区的浅沟槽隔离沟槽的间距比较宽，关键尺寸(CD)也比较大，而密线区的浅沟槽隔离沟槽的间距相对比较窄，关键尺寸也相对比较小。例如，在90纳米技术节点，疏线区和密线区的浅沟槽隔离沟槽的深度为350纳米～400纳米，疏线区的关键尺寸，即浅沟槽隔离沟槽的宽度为300纳米以上，有些甚至达到50微米，而在密线区的浅沟槽隔离沟槽的宽度仅为90纳米～110纳米。
此外，随着关键尺寸的减小，浅沟槽隔离沟槽的深宽比的加大，现有工艺中通常利用高深宽比工艺(HighAspect Ration Process，HARP)来对浅沟槽隔离沟槽进行绝缘氧化物的填充，通过高深宽比工艺能够避免填充浅沟槽隔离沟槽时出现填充空隙，从而提高产品的可靠性。
详细的，请参考图1a～1d，其为现有的浅沟槽隔离结构的制造方法的示意图。
如图1a所示，提供半导体衬底1，所述半导体衬底1包括密线区10和疏线区11，所述半导体衬底1上形成有浅沟槽隔离沟槽12，具体的，半导体衬底1包括硅基底110和形成于所述硅基底110上的氮化硅层111；
如图1b所示，在浅沟槽隔离沟槽12内形成垫氧化硅层(Liner Oxide)112；
如图1c所示，通过高深宽比工艺，在所述氮化硅层111和垫氧化硅层112上形成绝缘氧化层113，所述绝缘氧化层113填充满所述浅沟槽隔离沟槽12；
如图1d所示，通过化学机械研磨工艺(CMP)，平坦化所述绝缘氧化层113，形成浅沟槽隔离结构13。
请继续参考图1c，由于高深宽比工艺的工艺特性，绝缘氧化层113在密线区10所沉积的高度较疏线区11所沉积的高度高。由此，将造成后续进行化学机械研磨工艺时，疏线区11的绝缘氧化层11的高度低于密线区10的绝缘氧化层11的高度。
请继续参考图1d，最终，通过现有的浅沟槽隔离结构的制造方法制得的浅沟槽隔离结构13，其中，疏线区11的浅沟槽隔离结构13较密线区10的浅沟槽隔离结构13的高度低，由此，将会在疏线区11产生凹陷缺陷，从而降低产品的可靠性。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构的制造方法，以解决现有的浅沟槽隔离结构的制造方法制得的浅沟槽隔离结构在疏线区较在密线区高度低，从而在疏线区产生凹陷缺陷，降低产品可靠性的问题。
为解决上述技术问题，本发明提供一种浅沟槽隔离结构的制造方法，包括：提供半导体衬底，所述半导体衬底包括密线区和疏线区，所述半导体衬底中形成有浅沟槽隔离沟槽；在所述浅沟槽隔离沟槽内形成衬垫氧化硅层；减薄所述疏线区的衬垫氧化硅层的厚度；通过高深宽比工艺，在所述半导体衬底和衬垫氧化硅层上形成绝缘氧化层，所述绝缘氧化层填充满所述浅沟槽隔离沟槽；通过化学机械研磨工艺，平坦化所述绝缘氧化层，形成浅沟槽隔离结构。
可选的，在所述的浅沟槽隔离结构的制造方法中，所述衬垫氧化硅层的厚度为20埃～100埃。
可选的，在所述的浅沟槽隔离结构的制造方法中，所述疏线区的衬垫氧化硅层的减薄的厚度为5埃～80埃。
可选的，在所述的浅沟槽隔离结构的制造方法中，减薄所述疏线区的衬垫氧化硅层的厚度的工艺为干法刻蚀或者湿法刻蚀工艺。
可选的，在所述的浅沟槽隔离结构的制造方法中，所述半导体衬底包括硅基底和形成于所述硅基底上的氮化硅层。
可选的，在所述的浅沟槽隔离结构的制造方法中，所述化学机械研磨工艺对所述绝缘氧化层和所述氮化硅层的研磨选择比大于5∶1。
可选的，在所述的浅沟槽隔离结构的制造方法中，所述绝缘氧化层的厚度为1000埃～8000埃。
通过高深宽比工艺的工艺特性可知，深宽比值越大，沉积的绝缘氧化层的厚度越厚。但是，发明人发现，高深宽比工艺所沉积的膜层厚度与衬垫氧化硅层的厚度存在很强的负相关性，即衬垫氧化硅层越薄，所沉积的绝缘氧化层越厚。而这一负相关性特性的作用，比在高深宽比工艺中，深宽比值越大沉积的绝缘氧化层的厚度越厚的特性作用，更加明显。
因此，本发明的浅沟槽隔离结构的制造方法中，通过减薄疏线区的衬垫氧化硅层的厚度，使得后续在疏线区沉积的绝缘氧化层的厚度增加，减小甚至消除了疏线区与密线区所沉积的绝缘氧化层的高度差，从而使得最终制得的浅沟槽隔离结构在疏线区与在密线区高度相同，减小了疏线区凹陷缺陷，提高了产品可靠性。
附图说明
图1a～1d是现有的浅沟槽隔离结构的制造方法的示意图；
图2是高深宽比工艺所沉积的膜层厚度与衬垫氧化硅层的厚度的关系的示意图；
图3是本发明实施例的浅沟槽隔离结构的制造方法的流程图；
图4a～4e是本发明实施例的浅沟槽隔离结构的制造方法的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的浅沟槽隔离结构的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，其为高深宽比工艺所沉积的膜层厚度与衬垫氧化硅层的厚度的关系的示意图。经本申请发明人长期实验论证发现，高深宽比工艺所沉积的膜层厚度与衬垫氧化硅层的厚度存在负相关性，即衬垫氧化硅层越薄，利用高深宽比工艺所沉积的绝缘氧化层越厚；此外，衬垫氧化硅层每减薄5埃～10埃，往往利用高深宽比工艺所沉积的绝缘氧化层的厚度将增加500埃～1000埃。
本发明的核心思想在于，提供一种浅沟槽隔离结构的制造方法，通过减薄疏线区的衬垫氧化硅层的厚度，使得后续在疏线区沉积的绝缘氧化层的厚度增加，减小甚至消除了疏线区与密线区所沉积的绝缘氧化层的高度差，从而使得最终制得的浅沟槽隔离结构在疏线区与在密线区高度更加相近，减小了疏线区凹陷缺陷，提高了产品可靠性。
请参考图3和图4a～4e，其中，图3为本发明实施例的浅沟槽隔离结构的制造方法的流程图；图4a～4e为本发明实施例的浅沟槽隔离结构的制造方法的示意图。本发明实施例所提供的浅沟槽隔离结构的制造方法包括如下步骤：
首先，执行步骤S30，如图4a所示，提供半导体衬底4，所述半导体衬底4包括密线区40和疏线区41，所述半导体衬底4中形成有浅沟槽隔离沟槽42。
在本实施例中，所述半导体衬底4包括硅基底410和形成于所述硅基底410上的氮化硅层411。进一步的，所述氮化硅层411的厚度可以为100埃～1000埃；形成所述氮化硅层411的方法可以是化学气相沉积或原子层沉积，也可以是其他工艺。所述氮化硅层411可以作为在半导体衬底4中刻蚀浅沟槽隔离沟槽的硬掩膜层，也可以作为后续进行化学机械研磨工艺的停止层，从而提高工艺的可靠性。
在本发明的其他实施例中，在硅基底410和氮化硅层411之间还可以形成其他膜层，例如：垫氧化硅层(Pad Oxide)，形成所述垫氧化硅层的方法可以是高温炉管氧化、快速热氧化、原位水蒸气产生氧化法中的一种，也可以是化学气相沉积等工艺；通过所述垫氧化硅层，可以平衡硅基底表面的应力，从而提高所形成的器件的可靠性。
其次，执行步骤S31，如图4b所示，在所述浅沟槽隔离沟槽42内形成衬垫氧化硅层412。所述衬垫氧化硅层412的厚度可以为20埃～100埃，通过所述衬垫氧化硅层412可以平衡所述浅沟槽隔离沟槽42内的应力，从而提高所形成的器件的可靠性。形成所述衬垫氧化硅层412的方法可以是高温炉管氧化、快速热氧化、原位水蒸气产生氧化法中的一种，也可以是化学气相沉积等工艺。
接着，执行步骤S32，减薄所述疏线区41的衬垫氧化硅层412的厚度。在本实施例中，所述疏线区41的衬垫氧化硅层412的减薄的厚度为5埃～80埃，即疏线区41的衬垫氧化硅层412的厚度比通过步骤S31所沉积的衬垫氧化硅层412的厚度少5埃～80埃。由此，后续通过高深宽比工艺形成绝缘氧化层时，其能较未减薄时多沉积超过500埃的绝缘氧化层。从而通过高深宽比工艺形成绝缘氧化层时，能减小甚至消除疏线区41所沉积的绝缘氧化层的厚度与密线区40所沉积的绝缘氧化层的厚度差。
在本实施例中，具体请参考图4c-1和4c-2：
如图4c-1所示，在密线区40上形成一掩膜层400；接着，可通过干法刻蚀工艺或者湿法刻蚀工艺减薄所述疏线区41的衬垫氧化硅层412的厚度。所述干法刻蚀或者湿法刻蚀工艺为现有的一些常规工艺，例如当选用干法刻蚀工艺时，所使用的刻蚀气体可以为CF4或Cl2或HBr或HBr与其他气体的混合气体等；而当选用湿法刻蚀工艺时，所使用的刻蚀液可以为HF或者HCl等；
如图4c-2所示，经过对所述疏线区41的衬垫氧化硅层412的干法刻蚀工艺或者湿法刻蚀工艺后，使得所述疏线区41的衬垫氧化硅层412的厚度减薄了5埃～80埃；此外，去除所述密线区40上的掩膜层400。
接着，执行步骤S33，如图4d所示，通过高深宽比工艺，在半导体衬底4和衬垫氧化硅层412上形成绝缘氧化层413，所述绝缘氧化层413填充满所述浅沟槽隔离沟槽42。具体的，在本实施例中，所述绝缘氧化层413形成于所述氮化硅层411和衬垫氧化硅层412上，所述绝缘氧化层413的材料可以为二氧化硅，其厚度可以为1000埃～8000埃。
通过执行前述各步骤，特别是步骤S32，从而在步骤S33中，通过高深宽比工艺，能够在密线区40和疏线区41沉积厚度相当的绝缘氧化层413。
最后，执行步骤S34，如图4e所示，通过化学机械研磨工艺，平坦化所述绝缘氧化层413，形成浅沟槽隔离结构43。其中，在密线区40和疏线区41所形成的浅沟槽隔离结构43的高度相同，从而防止了疏线区41凹陷缺陷的产生，提高了产品可靠性。
在本实施例中，所述化学机械研磨工艺对所述绝缘氧化层413和所述氮化硅层411的研磨选择比大于5∶1。通过选择对绝缘氧化层的研磨速率大于对氮化硅层的研磨速率的化学机械研磨工艺，可以进一步防止在化学机械研磨工艺中氮化硅层的减少量，避免由此可能引起的凹陷缺陷，进一步提高产品的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (7)

1.一种浅沟槽隔离结构的制造方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括密线区和疏线区，所述半导体衬底中形成有浅沟槽隔离沟槽；
在所述浅沟槽隔离沟槽内形成衬垫氧化硅层；
减薄所述疏线区的衬垫氧化硅层的厚度；
通过高深宽比工艺，在所述半导体衬底和衬垫氧化硅层上形成绝缘氧化层，所述绝缘氧化层填充满所述浅沟槽隔离沟槽；
通过化学机械研磨工艺，平坦化所述绝缘氧化层，形成浅沟槽隔离结构。
2.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述衬垫氧化硅层的厚度为20埃～100埃。
3.如权利要求1或2所述的浅沟槽隔离结构的制造方法，其特征在于，所述疏线区的衬垫氧化硅层的减薄的厚度为5埃～80埃。
4.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，减薄所述疏线区的衬垫氧化硅层的厚度的工艺为干法刻蚀或者湿法刻蚀工艺。
5.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述半导体衬底包括硅基底和形成于所述硅基底上的氮化硅层。
6.如权利要求5所述的浅沟槽隔离结构的制造方法，其特征在于，所述化学机械研磨工艺对所述绝缘氧化层和所述氮化硅层的研磨选择比大于5：1。
7.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述绝缘氧化层的厚度为1000埃～8000埃。
CN201110071151.2A 2011-03-23 2011-03-23 浅沟槽隔离结构的制造方法 Active CN102693932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110071151.2A CN102693932B (zh) 2011-03-23 2011-03-23 浅沟槽隔离结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110071151.2A CN102693932B (zh) 2011-03-23 2011-03-23 浅沟槽隔离结构的制造方法

Publications (2)

Publication Number Publication Date
CN102693932A true CN102693932A (zh) 2012-09-26
CN102693932B CN102693932B (zh) 2014-06-11

Family

ID=46859292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110071151.2A Active CN102693932B (zh) 2011-03-23 2011-03-23 浅沟槽隔离结构的制造方法

Country Status (1)

Country Link
CN (1) CN102693932B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956535A (zh) * 2011-08-24 2013-03-06 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN105826191A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制备方法
CN112885770A (zh) * 2019-11-29 2021-06-01 长鑫存储技术有限公司 浅沟槽隔离结构、半导体结构及其制备方法
CN114446260A (zh) * 2022-03-24 2022-05-06 北京京东方显示技术有限公司 一种阵列基板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518146B1 (en) * 2002-01-09 2003-02-11 Motorola, Inc. Semiconductor device structure and method for forming
EP1487011A1 (en) * 2000-12-09 2004-12-15 Samsung Electronics Co., Ltd. Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same
KR20060059414A (ko) * 2004-11-29 2006-06-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US20060292820A1 (en) * 2005-06-23 2006-12-28 Samsung Electronics Co., Ltd. Isolation layers for semiconductor devices including first and second sub-trenches and methods of forming the same
CN101882619A (zh) * 2009-05-08 2010-11-10 瑞萨电子株式会社 半导体器件及其制造方法
CN101930941A (zh) * 2010-07-30 2010-12-29 上海宏力半导体制造有限公司 浅沟槽隔离结构的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1487011A1 (en) * 2000-12-09 2004-12-15 Samsung Electronics Co., Ltd. Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same
US6518146B1 (en) * 2002-01-09 2003-02-11 Motorola, Inc. Semiconductor device structure and method for forming
KR20060059414A (ko) * 2004-11-29 2006-06-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US20060292820A1 (en) * 2005-06-23 2006-12-28 Samsung Electronics Co., Ltd. Isolation layers for semiconductor devices including first and second sub-trenches and methods of forming the same
CN101882619A (zh) * 2009-05-08 2010-11-10 瑞萨电子株式会社 半导体器件及其制造方法
CN101930941A (zh) * 2010-07-30 2010-12-29 上海宏力半导体制造有限公司 浅沟槽隔离结构的制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956535A (zh) * 2011-08-24 2013-03-06 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US8951883B2 (en) 2011-08-24 2015-02-10 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor device and manufacturing method thereof
CN102956535B (zh) * 2011-08-24 2015-05-13 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN105826191A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制备方法
CN105826191B (zh) * 2015-01-07 2019-09-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制备方法
CN112885770A (zh) * 2019-11-29 2021-06-01 长鑫存储技术有限公司 浅沟槽隔离结构、半导体结构及其制备方法
CN114446260A (zh) * 2022-03-24 2022-05-06 北京京东方显示技术有限公司 一种阵列基板及显示装置
CN114446260B (zh) * 2022-03-24 2023-08-22 北京京东方显示技术有限公司 一种阵列基板及显示装置

Also Published As

Publication number Publication date
CN102693932B (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
US7700455B2 (en) Method for forming isolation structure in semiconductor device
US20090127648A1 (en) Hybrid Gap-fill Approach for STI Formation
CN105047660B (zh) 浅沟槽隔离结构
CN100539069C (zh) 浅沟槽隔离的制造方法
CN101930941A (zh) 浅沟槽隔离结构的制造方法
CN100576490C (zh) 浅沟槽隔离结构的形成方法
CN101673701A (zh) 形成浅沟槽隔离结构的方法及浅沟槽隔离结构
CN103943621B (zh) 浅沟槽隔离结构及其形成方法
CN102693932B (zh) 浅沟槽隔离结构的制造方法
CN107564916A (zh) 一种3d nand存储器件的平坦化方法
CN101414573A (zh) 一种可改善微笑效应的沟槽隔离结构制作方法
CN102130036B (zh) 浅沟槽隔离结构制作方法
CN103227143B (zh) 浅沟槽隔离工艺
CN102376621A (zh) 浅槽隔离结构的制作方法
CN102956535B (zh) 半导体器件及其制造方法
JP2006190937A (ja) 半導体素子の素子分離膜形成方法
CN104851835B (zh) 金属互连结构及其形成方法
CN106856189A (zh) 浅沟槽隔离结构及其形成方法
CN102509711B (zh) 一种检测浅沟槽隔离缺陷的方法
CN104517886B (zh) 一种浅沟槽隔离结构的形成方法
CN103137543B (zh) 实现浅沟槽隔离的工艺方法
CN102263052B (zh) 浅沟槽隔离形成方法
Hong et al. Pre-metal dielectric PE TEOS oxide pitting in 3D NAND: mechanism and solutions
CN102468211B (zh) 浅沟槽隔离结构形成方法
CN105826376B (zh) 半导体器件、制备半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant