CN107564916A - 一种3d nand存储器件的平坦化方法 - Google Patents

Abstract

本申请实施例提供了一种3D NAND存储器件的平坦化方法。该平坦化方法在衬底表面上沉积的第一氧化硅膜的厚度等于3D NAND存储器件的氮化硅和氧化硅交替的堆叠结构的高度。如此，周边电路区和存储堆叠区的高度一致，如此，两者可以通过一道光刻曝光刻蚀工艺进行刻蚀，因此，相较于现有技术，本申请提供的平坦化方法节省了一道光刻曝光刻蚀工艺，降低了成本。此外，该方法能够更容易地实现周边电路区和存储堆叠区的高度一致。另外，在本申请实施例提供的平坦化方法中，在周边电路区刻蚀过程中，存在氮化硅停止层，因而不会造成氧化硅膜刻蚀尖角，因而也就不会在刻蚀后的周边电路区出现一圈凹陷结构的现象。

Description

一种3D NAND存储器件的平坦化方法

技术领域

本申请涉及半导体器件制造技术领域，尤其涉及一种3D NAND存储器件的平坦化方法。

背景技术

3D NAND FLASH作为一种新兴的闪存类型，通过将存储单元在垂直方向上的堆叠有效地解决了平面存储器受制于工艺水平限制的问题。然而随着堆叠层数的增加，作为金属层内介质层和堆叠层的厚度也随之增加，台阶形成后的晶片平坦化变的困难，严重制约后续工艺的进行。

现有的3D NAND存储器件的平坦化方法流程如下：先在周边电路栅极110形成后沉积氧化硅膜120，再把存储区氧化硅膜120刻蚀到衬底100，再进行存储层堆叠，形成堆叠结构130，接着台阶刻蚀，层间氧化硅膜140填充，形成如图1所示的剖面结构，然后周边电路光刻曝光刻蚀，沉积薄的氮化硅膜150，再进行存储区光刻曝光刻蚀到堆叠氮化硅停止层，形成如图2所示的剖面结构，最后化学机械研磨去除晶片尖角部位实现平坦化，形成如图3所示的剖面结构。

现有的3D NAND存储器件的平坦化方法存在如下缺陷：

第一：周边电路区和存储区分别进行光刻曝光刻蚀，因此，需要两次光刻曝光和两次刻蚀工艺，平坦化成本较高。

第二：周边电路氧化硅膜厚度在同一张晶片不同位置，以及不同晶片间存在较大差异，使得周边电路刻蚀量很难掌控。这导致了晶片在化学机械研磨时周边电路区和存储区存在不同程度的高度差。

第三：周边电路刻蚀过程中由于没有氮化硅停止层，容易造成氧化硅膜刻蚀尖角，该刻蚀尖角如图2中的圆圈区域所示的结构，造成周边电路区会有一圈凹陷结构的现象，凹陷结构如图3中的圆圈区域所示的结构。

发明内容

有鉴于此，本申请实施例提供了一种3D NAND存储器件的平坦化方法，以降低工艺成本，方便控制周边电路和存储区的高度以及消除周边电路区的刻蚀尖角。

为了达到上述发明目的，本申请采用了如下技术方案：

一种3D NAND存储器件的平坦化方法，包括：

提供衬底，所述衬底上形成有3D NAND存储器件的周边电路；

在衬底表面上沉积第一氧化硅膜和氮化硅膜，所述第一氧化硅膜的厚度等于3DNAND存储器件的氮化硅和氧化硅交替的堆叠结构的垂直高度；

刻蚀去除位于衬底预设区域上的氮化硅膜和第一氧化硅膜，直至刻蚀到衬底；

在所述衬底预设区域上形成氮化硅和氧化硅交替的堆叠结构，并刻蚀所述堆叠结构以形成台阶结构区和存储堆叠区；

在所述氮化硅膜、所述台阶结构区以及所述存储堆叠区上方沉积第二氧化硅膜；所述第二氧化硅膜的厚度不小于所述台阶结构区的垂直高度；

在周边电路区和所述存储堆叠区同时进行光刻曝光刻蚀工艺，使周边电路区刻蚀停止在所述氮化硅膜，存储堆叠区刻蚀停止在堆叠结构最顶层的氮化硅层；所述周边电路区为所述周边电路上方的区域；

采用化学机械研磨工艺平坦化周边电路区、台阶区以及存储堆叠区。

可选地，在衬底表面上沉积第一氧化硅膜，具体包括：

在衬底表面上沉积第一厚度的高密度等离子体氧化硅膜；

采用TEOS水解方法在所述高密度等离子体氧化硅膜上方沉积第二厚度的TEOS氧化硅膜；所述第一厚度和所述第二厚度之和等于所述氮化硅和氧化硅交替的堆叠结构的高度。

可选地，所述第一厚度的高密度等离子体氧化硅膜能够填满周边电路。

可选地，所述第一厚度大于所述周边电路中的栅极高度。

可选地，所述氮化硅膜的厚度在700～1200埃米之间。

可选地，所述在所述氮化硅膜、所述台阶结构区以及所述存储堆叠区上方沉积第二氧化硅膜，具体包括：

在所述氮化硅膜、所述台阶结构区以及所述存储堆叠区上方沉积第三厚度的高密度等离子体氧化硅膜；

采用TEOS水解方法在所述高密度等离子体氧化硅膜上方沉积第四厚度的TEOS氧化硅膜；所述第三厚度和所述第四厚度之和不小于所述台阶结构区的垂直高度。

可选地，所述第三厚度的高密度等离子体氧化硅膜能够填满所述台阶结构区内的台阶。

可选地，所述第三厚度大于所述台阶结构区的一层台阶的台阶高度。

可选地，所述在所述衬底预设区域上形成氮化硅和氧化硅交替的堆叠结构，具体包括：

采用原子层沉积方法或化学气相沉积方法在所述衬底预设区域上交替沉积氮化硅和氧化硅，以形成氮化硅和氧化硅交替的堆叠结构。

相较于现有技术，本申请具有以下有益效果：

通过以上技术方案可知，本申请实施例提供的3D NAND存储器件的平坦化方法中，在衬底表面上沉积的第一氧化硅膜的厚度等于3D NAND存储器件的氮化硅和氧化硅交替的堆叠结构的高度。如此，周边电路区和存储堆叠区的高度一致，如此，两者可以通过一道光刻曝光刻蚀工艺进行刻蚀，因此，相较于现有技术，本申请提供的平坦化方法节省了一道光刻曝光刻蚀工艺，降低了成本。

另外，本申请实施例提供的平坦化方法中，在刻蚀和平坦化之前，周边电路区和存储堆叠区的高度基本一致，并且周边电路区和存储堆叠区的刻蚀和化学机械研磨工艺同时进行，因此，该方法能够更容易地实现周边电路区和存储堆叠区的高度一致。

另外，在本申请实施例提供的平坦化方法中，在周边电路区刻蚀过程中，存在氮化硅停止层，因而不会造成氧化硅膜刻蚀尖角，因而也就不会在刻蚀后的周边电路区出现一圈凹陷结构的现象。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中沉积有平坦化层的3D NAND存储器件的剖面结构示意图；

图2是现有技术中周边电路和存储区光刻曝光刻蚀后的3D NAND存储器件的剖面结构示意图；

图3是现有技术中经过化学机械平坦化后的3D NAND存储器件的剖面结构示意图；

图4为本申请实施例提供的3D NAND存储器件的平坦化方法流程示意图；

图5A至图5G为本申请实施例提供的3D NAND存储器件的平坦化方法一系列工序对应的剖面结构示意图。

附图标记：

100：衬底，

110：周边电路栅极，

120：存储区氧化硅膜，

130：堆叠结构，

140：层间氧化硅膜，

150：氮化硅膜，

500：衬底，

510：周边电路，

520：第一氧化硅膜，

530：氮化硅膜，

521：第一厚度的高密度等离子体氧化硅膜，

522：第二厚度TEOS氧化硅膜，

540：堆叠结构，

541：台阶结构区，

542：存储堆叠区，

550：第二氧化硅膜，

551：第三厚度的高密度等离子体氧化硅膜，

552：第四厚度TEOS氧化硅膜。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

针对背景技术部分所述的现有3D NAND存储器件的平坦化方法存在的缺陷，本申请实施例提供的3D NAND存储器件的平坦化方法中，通过提高周边电路区氧化硅膜沉积厚度，缩小周边电路区和存储层叠区的高度差，使通过一步光刻曝光刻蚀工艺即可实现周边电路区和存储堆叠区高度一致。

并且通过在周边电路区设置氮化硅膜，使得在周边电路区刻蚀过程中存在氮化硅停止层，因而不会造成氧化硅膜刻蚀尖角，因而也就不会在刻蚀后的周边电路区出现一圈凹陷结构的现象。

下面结合附图详细描述本申请实施例提供的3D NAND存储器件的平坦化方法的具体实施方式。

请参阅图4至图5G。图4为本申请实施例提供的3D NAND存储器件的平坦化方法流程示意图。图5A至图5G为本申请实施例提供的3D NAND存储器件的平坦化方法一系列工序对应的剖面结构示意图。

如图4所示，该平坦化方法包括以下步骤：

S401：提供衬底500，所述衬底500上形成有3D NAND存储器件的周边电路510。

如图5A所示，衬底500上形成有3D NAND存储器件的周边电路510。

在本发明实施例中，衬底500为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。在该具体的实施例中，所述衬底500为体硅衬底。

S402：在衬底表面上沉积第一氧化硅膜520和氮化硅膜530，所述第一氧化硅膜520的厚度等于3D NAND存储器件的氮化硅和氧化硅交替的堆叠结构的垂直高度。

如图5B所示，在衬底表面上沉积形成第一氧化硅膜520和氮化硅膜530，该第一氧化硅膜520可以抬高周边电路区的高度，使其与存储区的高度基本一致。为此，第一氧化硅膜520的厚度等于3D NAND存储器件的氮化硅和氧化硅交替的堆叠结构的垂直高度。作为示例，当3D NAND存器件的氮化硅和氧化硅交替的堆叠结构的高度为(埃米)时，第一氧化硅膜520的厚度也为

需要说明，在本申请实施例中，第一氧化硅膜520可以为单层氧化硅膜，也可以为多层氧化硅膜，该多层氧化硅膜可以采用不同的方法形成。作为示例，为了使得生成高质量的第一氧化硅膜520，可以通过两步生长工艺过程实现在衬底表面上沉积第一氧化硅膜520，具体可以包括以下步骤：

A1：采用等离子体氧化技术在衬底表面上沉积第一厚度的高密度等离子体氧化硅膜521。

A2：采用TEOS水解方法在所述高密度等离子体氧化硅膜521上方沉积第二厚度TEOS氧化硅膜522。

所述第一厚度和所述第二厚度之和等于所述氮化硅和氧化硅交替的堆叠结构的高度。

在步骤A1中，高密度等离子体氧化硅膜521需要确保完全填满周边电路510的栅极，以减少后续形成的TEOS氧化氧化硅膜522内部的空洞，提高TEOS氧化氧化硅膜522的薄膜质量。因此，第一厚度由周边电路的栅极高度决定，可选地，第一厚度大于周边电路中的栅极高度。作为示例，当周边电路中的栅极高度为时，第一厚度可以为

第二厚度为3D NAND存器件的氮化硅和氧化硅交替的堆叠结构的高度与第一厚度的差值。作为示例，当3D NAND存器件的氮化硅和氧化硅交替的堆叠结构的高度为(埃米)时，第一厚度可以为第二厚度可以为

为了使得周边电路区在刻蚀过程中存在刻蚀停止层，在第一氧化硅膜520上方沉积形成氮化硅膜530。作为示例，氮化硅膜530的厚度可以在之间。作为更具体示例，氮化硅膜的厚度为

S403：刻蚀去除位于衬底预设区域上的氮化硅膜530和第一氧化硅膜520，直至刻蚀到衬底500。

本步骤可以具体为：采用干法刻蚀方法例如反应等离子体刻蚀方法刻蚀去除位于衬底预设区域上的氮化硅膜530和第一氧化硅膜520，直至刻蚀到衬底500。所述衬底预设区域用于形成3D NAND存储器件的氮化硅和氧化硅交替的堆叠结构。该步骤执行完对应的剖面结构示意图如图5C所示。

S404：在所述衬底预设区域上形成氮化硅和氧化硅交替的堆叠结构540，并刻蚀所述堆叠结构540以形成台阶结构区541和存储堆叠区542。

在本申请实施例中，可以采用化学气相沉积方法或者原子层沉积方法在衬底预设区域上形成氮化硅和氧化硅交替的堆叠结构540。并采用干法刻蚀工艺刻蚀堆叠结构540，从而形成如图5D所示的阶梯形貌的堆叠结构，该阶梯形貌的堆叠结构包括台阶结构区541和存储堆叠区542。其中，台阶结构区541用于形成字线与栅线的接触塞。在存储堆叠区542用于形成沟道孔以及存储单元结构。

需要说明，氮化硅和氧化硅交替的堆叠结构540的层数可以由3D NAND存储器件的存储单元层数确定。层数越高，存储密度越大。

S405：在所述氮化硅膜530、所述台阶结构区541以及所述存储堆叠区542上方沉积第二氧化硅膜550；所述第二氧化硅膜的550厚度不小于所述台阶结构区541的垂直高度。

该步骤执行完对应的剖面结构示意图如图5E所示。

需要说明，在本申请实施例中，第二氧化硅膜550可以为单层氧化硅膜，该单层氧化硅膜可以采用化学气相沉积方法或者原子层沉积方法形成。此外，因第二氧化硅膜550为厚度较厚的氧化硅层，为了保证第二氧化硅膜550的膜质量，第二氧化硅膜550也可以为多层氧化硅膜，该多层氧化硅膜可以采用不同的方法形成。作为示例，为了使得生成高质量的第二氧化硅膜550，可以通过两步生长工艺过程实现在衬底表面上沉积第二氧化硅膜550，具体可以包括以下步骤：

B1：采用等离子体氧化技术在衬底表面上沉积第三厚度的高密度等离子体氧化硅膜551。

B2：采用TEOS水解方法在所述高密度等离子体氧化硅膜551上方沉积第四厚度TEOS氧化硅膜552；所述第三厚度和所述第四厚度之和不小于所述台阶结构区的垂直高度。

在步骤B1中沉积的第三厚度的高密度等离子体氧化硅膜551能够改善台阶结构区的表面形貌，有利于消除后续沉积的第四厚度TEOS氧化硅膜552产生的尖角缝隙或空洞。可选地，第三厚度的高密度等离子体氧化硅膜551能够填满所述台阶结构区内的台阶。可选地，第三厚度可以大于台阶高度，其中台阶高度为堆叠结构中的一层氧化硅与一层氮化硅的厚度之和。

作为示例，当3D NAND存器件的氮化硅和氧化硅交替的堆叠结构的高度为(埃米)时，第三厚度可以为第四厚度可以为

在本申请实施例中，为了简化平坦化工艺，各个材料层的厚度满足以下关系：

第一厚度+第二厚度＝第三厚度+第四厚度＝3D NAND存储器件的氮化硅和氧化硅交替的堆叠结构的垂直高度＝台阶结构区的垂直高度。

S406：在周边电路区和所述存储堆叠区542同时进行光刻曝光刻蚀工艺，使周边电路区刻蚀停止在所述氮化硅膜530，存储堆叠区542刻蚀停止在堆叠结构540最顶层的氮化硅层；所述周边电路区为所述周边电路510上方的区域。

该步骤执行完对应的剖面结构示意图如图5F所示。

因步骤S402中，形成于衬底表面上的第一氧化硅膜520的厚度与3D NAND存储器件的氮化硅和氧化硅交替的堆叠结构的垂直高度相等，后续在其上同时形成的第二氧化硅膜550的厚度也大致相等，因此，周边电路区与存储堆叠区542的高度一致，因此，周边电路区和存储堆叠区542能够通过一步光刻曝光刻蚀工艺进行刻蚀，并刻蚀到氮化硅停止层。对于周边电路区，其氮化硅停止层为步骤S402中沉积的氮化硅膜530，对于存储堆叠区542，其氮化硅停止层为堆叠结构最顶层的氮化硅层。

S407：采用化学机械研磨工艺平坦化周边电路区、台阶区541以及存储堆叠区542。

该步骤执行完对应的剖面结构示意图如图5G所示。

执行完步骤S407之后，周边电路区、台阶区541以及存储堆叠区542能够实现完全平整。

以上为本申请实施例提供的3D NAND存储器件的平坦化方法的具体实施方式。在该具体实施方式中，通过在衬底500表面上沉积第一氧化硅膜520抬高周边电路区的高度，使周边电路区的高度与存储堆叠区542的高度一致，如此，周边电路区和存储堆叠区542能够通过一步光刻曝光刻蚀工艺进行刻蚀，并刻蚀到氮化硅停止层。因此，相较于现有技术，本申请提供的平坦化方法节省了一道光刻曝光刻蚀工艺，降低了成本。

另外，本申请实施例提供的平坦化方法中，在刻蚀和平坦化之前，周边电路区和存储堆叠区的高度基本一致，并且周边电路区和存储堆叠区的刻蚀和化学机械研磨工艺同时进行，因此，该方法能够更容易地实现周边电路区和存储堆叠区的高度一致。

另外，在本申请实施例提供的平坦化方法中，在周边电路区刻蚀过程中，存在氮化硅停止层，因而不会造成氧化硅膜刻蚀尖角，因而也就不会在刻蚀后的周边电路区出现一圈凹陷结构的现象。

进一步地，在化学机械研磨工艺实现最终平坦化的步骤中，因研磨的台阶区541的材料全部为氧化硅，其不包括氮化硅，所以，本申请提供的平坦化方法，提高了研磨速率，改善了台阶区研磨凹陷的缺陷。

以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种3D NAND存储器件的平坦化方法，其特征在于，包括：

提供衬底，所述衬底上形成有3D NAND存储器件的周边电路；

在衬底表面上沉积第一氧化硅膜和氮化硅膜，所述第一氧化硅膜的厚度等于3D NAND存储器件的氮化硅和氧化硅交替的堆叠结构的垂直高度；

刻蚀去除位于衬底预设区域上的氮化硅膜和第一氧化硅膜，直至刻蚀到衬底；

在所述衬底预设区域上形成氮化硅和氧化硅交替的堆叠结构，并刻蚀所述堆叠结构以形成台阶结构区和存储堆叠区；

在所述氮化硅膜、所述台阶结构区以及所述存储堆叠区上方沉积第二氧化硅膜；所述第二氧化硅膜的厚度不小于所述台阶结构区的垂直高度；

在周边电路区和所述存储堆叠区同时进行光刻曝光刻蚀工艺，使周边电路区刻蚀停止在所述氮化硅膜，存储堆叠区刻蚀停止在堆叠结构最顶层的氮化硅层；所述周边电路区为所述周边电路上方的区域；

采用化学机械研磨工艺平坦化周边电路区、台阶区以及存储堆叠区。

2.根据权利要求1所述的平坦化方法，其特征在于，在衬底表面上沉积第一氧化硅膜，具体包括：

在衬底表面上沉积第一厚度的高密度等离子体氧化硅膜；

采用TEOS水解方法在所述高密度等离子体氧化硅膜上方沉积第二厚度的TEOS氧化硅膜；所述第一厚度和所述第二厚度之和等于所述氮化硅和氧化硅交替的堆叠结构的高度。

3.根据权利要求2所述的平坦化方法，其特征在于，所述第一厚度的高密度等离子体氧化硅膜能够填满周边电路。

4.根据权利要求3所述的平坦化方法，其特征在于，所述第一厚度大于所述周边电路中的栅极高度。

5.根据权利要求1所述的平坦化方法，其特征在于，所述氮化硅膜的厚度在700～1200埃米之间。

6.根据权利要求1所述的平坦化方法，其特征在于，所述在所述氮化硅膜、所述台阶结构区以及所述存储堆叠区上方沉积第二氧化硅膜，具体包括：

在所述氮化硅膜、所述台阶结构区以及所述存储堆叠区上方沉积第三厚度的高密度等离子体氧化硅膜；

采用TEOS水解方法在所述高密度等离子体氧化硅膜上方沉积第四厚度的TEOS氧化硅膜；所述第三厚度和所述第四厚度之和不小于所述台阶结构区的垂直高度。

7.根据权利要求6所述的平坦化方法，其特征在于，所述第三厚度的高密度等离子体氧化硅膜能够填满所述台阶结构区内的台阶。

8.根据权利要求7所述的平坦化方法，其特征在于，所述第三厚度大于所述台阶结构区的一层台阶的台阶高度。

9.根据权利要求1-8任一项所述的平坦化方法，其特征在于，所述在所述衬底预设区域上形成氮化硅和氧化硅交替的堆叠结构，具体包括：

采用原子层沉积方法或化学气相沉积方法在所述衬底预设区域上交替沉积氮化硅和氧化硅，以形成氮化硅和氧化硅交替的堆叠结构。