CN110729296B - 三维存储器及其形成方法 - Google Patents

三维存储器及其形成方法 Download PDF

Info

Publication number
CN110729296B
CN110729296B CN201910999277.2A CN201910999277A CN110729296B CN 110729296 B CN110729296 B CN 110729296B CN 201910999277 A CN201910999277 A CN 201910999277A CN 110729296 B CN110729296 B CN 110729296B
Authority
CN
China
Prior art keywords
layer
region
stacked
protection structure
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910999277.2A
Other languages
English (en)
Other versions
CN110729296A (zh
Inventor
杨俊铖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910999277.2A priority Critical patent/CN110729296B/zh
Publication of CN110729296A publication Critical patent/CN110729296A/zh
Application granted granted Critical
Publication of CN110729296B publication Critical patent/CN110729296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种三维存储器及其形成方法。所述三维存储器的形成方法包括如下步骤：提供一衬底；于所述衬底上形成堆叠结构以及位于所述堆叠结构外围的保护结构，所述堆叠结构包括核心区域以及位于所述核心区域外围的台阶区域，所述保护结构的顶面与所述核心区域的顶面平齐；形成至少覆盖所述台阶区域和所述保护结构、并填充所述保护结构与所述堆叠结构之间空隙的介质层；去除部分所述介质层，以实现残留的所述介质层与所述核心区域之间的平坦化。本发明减少甚至是避免所述核心区域的边缘遭到破坏，从而确保了三维存储器的良率，降低了三维存储器的制造成本。

Description

三维存储器及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种三维存储器及其形成方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，3D NAND存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。
但是，在现有的3D NAND存储器的台阶区域平坦化制程中，极易造成核心区域的损伤，影响半导体制程的顺利进行，导致生产成本的上升。
因此，如何减少台阶区域平坦化制程对核心区域的影响，确保半导体制程顺利、稳定的进行，是目前亟待解决的技术问题。
发明内容
本发明提供一种三维存储器及其形成方法，用于解决现有的三维存储器在台阶区域平坦化制程中易对核心区域造成损伤的问题，以优化半导体制程，降低制造成本。
为了解决上述问题，本发明提供了一种三维存储器的形成方法，包括如下步骤：
提供一衬底；
于所述衬底上形成堆叠结构以及位于所述堆叠结构外围的保护结构，所述堆叠结构包括核心区域以及位于所述核心区域外围的台阶区域，所述保护结构的顶面与所述核心区域的顶面平齐；
形成至少覆盖所述台阶区域和所述保护结构、并填充所述保护结构与所述堆叠结构之间空隙的介质层；
去除部分所述介质层，以实现残留的所述介质层与所述核心区域之间的平坦化。
可选的，于所述衬底上形成堆叠结构以及位于所述堆叠结构外围的保护结构的具体步骤包括：
于所述衬底表面定义存储区域以及位于所述存储区域外围的周边区域；
于所述存储区域形成第一堆叠层、并同时于所述周边区域形成第二堆叠层，所述第一堆叠层和所述第二堆叠层均包括沿垂直于所述衬底的方向交替堆叠的层间绝缘层和牺牲层；
刻蚀所述第一堆叠层和所述第二堆叠层，于所述存储区域形成所述堆叠结构、并同时于所述周边区域形成所述保护结构。
可选的，所述保护结构包括平台区域以及位于所述平台区域外围的阶梯区域，所述平台区域的顶面与所述核心区域的顶面平齐；刻蚀所述第一堆叠层和所述第二堆叠层的具体步骤包括：
采用修整/刻蚀工艺同时刻蚀所述第一堆叠层和所述第二堆叠层，于所述第一堆叠层中形成所述台阶区域、并同时于所述第二堆叠层中形成所述阶梯区域。
可选的，所述保护结构环绕所述堆叠结构的外围设置，且所述阶梯区域与所述台阶区域相互独立。
可选的，所述平台区域朝向所述核心区域一侧的边缘与所述核心区域的边缘之间的距离为60μm～70μm。
可选的，形成至少覆盖所述台阶区域和所述保护结构、并填充所述保护结构与所述堆叠结构之间空隙的介质层的具体步骤包括：
形成覆盖所述平台区域和所述核心区域的停止层；
形成覆盖所述堆叠结构、所述保护结构并填充所述保护结构与所述堆叠结构之间空隙的所述介质层。
可选的，所述介质层包括第一子层和第二子层；形成覆盖所述堆叠结构、所述保护结构并填充所述保护结构与所述堆叠结构之间空隙的所述介质层的具体步骤包括：
形成覆盖所述堆叠结构和所述保护结构的所述第一子层；
形成覆盖所述第一子层并填充所述保护结构与所述堆叠结构之间空隙的第二子层。
可选的，去除部分所述介质层的具体步骤包括：
去除覆盖于所述核心区域表面的所述介质层；
以所述停止层为截止层研磨残留的所述介质层，以实现残留的所述介质层与所述核心区域之间的平坦化。
为了解决上述问题，本发明还提供了一种三维存储器，包括：
衬底；
堆叠结构，所述堆叠结构包括核心区域以及位于所述核心区域外围的台阶区域；
保护结构，位于所述堆叠结构外围，所述保护结构的顶面与所述堆叠结构的顶面平齐。
可选的，所述堆叠结构和所述保护结构均包括沿垂直于所述衬底的方向交替堆叠的层间绝缘层和牺牲层。
可选的，所述保护结构包括平台区域和位于所述平台区域外围的阶梯区域，所述平台区域的顶面与所述核心区域的顶面平齐。
可选的，所述保护结构环绕所述堆叠结构的外围设置，且所述阶梯区域与所述台阶区域相互独立。
可选的，所述平台区域朝向所述核心区域一侧的边缘与所述核心区域的边缘之间的距离为60μm～70μm。
可选的，还包括：
停止层，覆盖于所述平台区域和所述核心区域表面。
可选的，还包括：
介质层，至少填充于所述保护结构与所述堆叠结构之间的空隙、并覆盖所述台阶区域和所述阶梯区域，且所述介质层的顶面与所述停止层的顶面平齐。
可选的，所述介质层包括：
第一子层，覆盖于所述阶梯区域和所述台阶区域；
第二子层，覆盖于所述第一子层表面并填充满所述保护结构与所述堆叠结构之间空隙，所述第二子层的顶面与所述停止层的顶面平齐。
本发明提供的三维存储器及其形成方法，通过在堆叠结构的外围形成与堆叠结构的顶面平齐的保护结构，使得在所述堆叠结构台阶区域平坦化工艺的实施过程中，利用所述保护结构保护所述堆叠结构中的核心区域，减少甚至是避免所述核心区域的边缘遭到破坏，从而确保了三维存储器的良率，降低了三维存储器的制造成本。
附图说明
附图1是本发明具体实施方式中三维存储器的形成方法流程图；
附图2A-2E是本发明具体实施方式在形成三维存储器的过程中主要的工艺截面示意图；
附图3是本发明具体实施方式在介质层平坦化的过程中的性能曲线。
具体实施方式
下面结合附图对本发明提供的三维存储器及其形成方法的具体实施方式做详细说明。
在3D NAND存储器的制造过程中，衬底表面划分为存储区域和周边区域，其中，周边区域包括切割线(Scribe Line，SCL)区域。在所述存储区域形成包括核心区域和台阶区域的堆叠结构之后，需要在所述台阶区域和所述周边区域填充介质层，并实现所述介质层与所述核心区域之间的平坦化。
当前介质层的平坦化过程是在形成覆盖所述台阶区域和所述周边区域的介质层之后，通过化学机械研磨工艺，实现所述介质层与所述核心区域之间的平坦化。但是，这一过程需要精确控制所述介质层的厚度、均匀性以及研磨的程度，这是因为：当切割线区域的介质层高度远远大于所述核心区域的高度时，研磨过程可能会使位于所述核心区域中部的GB(Gaint Block，大尺寸块存储区)的边缘受到损伤；当切割线区域的介质层高度远远小于所述核心区域的高度时，研磨过程可能会使位于所述核心区域边缘的GB的角部受到损伤。这就导致三维存储器制造过程中工艺难度的增大以及制造成本的增加，不利于改善三维存储器的良率。
为了解决上述问题，本具体实施方式提供了一种三维存储器的形成方法，附图1是本发明具体实施方式中三维存储器的形成方法流程图，附图2A-2E是本发明具体实施方式在形成三维存储器的过程中主要的工艺截面示意图。本具体实施方式中所述的三维存储器可以是但不限于3D NAND存储器。如图1、图2A-图2E所示，本具体实施方式提供的三维存储器的形成方法，包括如下步骤：
步骤S11，提供一衬底20。
具体来说，所述衬底20可以为Si衬底、Ge衬底、SiGe衬底、SOI(Silicon OnInsulator，绝缘体上硅)或者GOI(Germanium On Insulator，绝缘体上锗)等。在本具体实施方式中，所述衬底20优选为Si衬底，用于支撑在其上的器件结构。
步骤S12，于所述衬底20上形成堆叠结构24以及位于所述堆叠结构24外围的保护结构25，所述堆叠结构24包括核心区域CA以及位于所述核心区域CA外围的台阶区域SS，所述保护结构25的顶面与所述核心区域CA的顶面平齐，如图2C所示。
可选的，于所述衬底20上形成堆叠结构24以及位于所述堆叠结构24外围的保护结构25的具体步骤包括：
于所述衬底20表面定义存储区域Ⅰ以及位于所述存储区域Ⅰ外围的周边区域Ⅱ；
于所述存储区域Ⅰ形成第一堆叠层21、并同时于所述周边区域Ⅱ形成第二堆叠层22，所述第一堆叠层21和所述第二堆叠层22均包括沿垂直于所述衬底20的方向交替堆叠的层间绝缘层231和牺牲层232，如图2B所示；
刻蚀所述第一堆叠层21和所述第二堆叠层22，于所述存储区域Ⅰ形成所述堆叠结构24、并同时于所述周边区域Ⅱ形成所述保护结构25。
具体来说，以Y轴方向为垂直于所述衬底20的方向，在所述衬底20表面沿X轴方向定义存储区域Ⅰ以及位于所述存储区域Ⅰ外围的周边区域Ⅱ之后，交替沉积所述层间绝缘层231和所述牺牲层232于所述存储区域Ⅰ和所述周边区域Ⅱ，形成如图2A所示的堆叠层。之后，采用干法刻蚀或者湿法刻蚀工艺对图2A所示的堆叠层进行刻蚀，分割所述堆叠层，形成位于所述存储区域Ⅰ的所述第一堆叠层21和位于所述周边区域Ⅱ的所述第二堆叠层22。由于所述第一堆叠层21和所述第二堆叠层22采用同种材料、同步沉积形成，因此，所述第一堆叠层21与所述第二堆叠层22的堆叠层数相同，且所述第一堆叠层21与所述第二堆叠层22的顶面平齐。所述层间绝缘层231的材料可以是但不限于氧化物材料，例如二氧化硅；所述牺牲层232的材料可以是但不限于氮化物材料，例如氮化硅。所述第一堆叠层21与所述第二堆叠层22的具体堆叠层数，本领域技术人员可以根据实际需要进行选择，本具体实施方式对此不作限定。
在本具体实施方式中初始沉积形成的所述存储区域Ⅰ和所述周边区域Ⅱ的堆叠层是连在一起的，后续再将其刻蚀分开。在其他具体实施方式中，本领域技术人员也可以根据实际需要，分别于所述存储区域Ⅰ形成所述第一堆叠层、并同时于所述周边区域Ⅱ形成所述第二堆叠层，且所述第一堆叠层和所述第二堆叠层相互独立，互不连接。
本具体实施方式对所述保护结构25的具体形状没有限制，只要确保所述保护结构25的顶面与所述堆叠结构中的所述核心区域CA的顶面平齐即可，以便在后续的化学机械研磨过程可以在所述保护结构25的顶面截止。
为了进一步简化所述三维存储器的制造工序，降低三维存储器的制造成本，可选的，所述保护结构25包括平台区域PL以及位于所述平台区域PL外围的阶梯区域PS，所述平台区域PL的顶面与所述核心区域CA的顶面平齐；刻蚀所述第一堆叠层21和所述第二堆叠层22的具体步骤包括：
采用修整/刻蚀(Trim-Etch)工艺同时刻蚀所述第一堆叠层21和所述第二堆叠层22，于所述第一堆叠层21中形成所述台阶区域SS、并同时于所述第二堆叠层22中形成所述阶梯区域PS。
所述保护结构25中的所述阶梯区域PS分布于所述平台区域PL的外围，举例来说：在图2C所示的保护结构25中，两个所述阶梯区域PS对称分布于所述平台区域PL的外围。所述阶梯区域PS包括沿垂直于所述衬底20的方向(即Y轴方向)依次排列的多级阶梯，且相邻的两级阶梯中较靠近所述衬底20的一级阶梯(即下层阶梯)沿水平方向(即X轴方向)突出于较远离所述衬底20的一级阶梯(即上层阶梯)。
举例来说，修整/刻蚀的具体步骤包括：在形成所述第一堆叠层21和所述第二堆叠层22之后，覆盖第一光阻层于所述第一堆叠层21、并同时覆盖第二光阻层于所述第二堆叠层22表面，然后对所述第一堆叠层21和所述第二堆叠层22同步进行第一次刻蚀，于所述第一堆叠层21中形成第一级台阶、并于所述第二堆叠层22中形成第一级阶梯；之后，通过氧气灼烧等方式使得所述第一光阻层沿X轴方向向所述第一堆叠层21的中心缩减一个阶梯宽度、并同时使得所述第二光阻层沿X轴方向向所述第二堆叠层22的中心缩减一个阶梯宽度；接着，对所述第一堆叠层21和所述第二堆叠层22同步进行第二次刻蚀，于所述第一级台阶上形成第二级台阶、并于所述第一级阶梯上形成第二级阶梯；然后，再次使得所述第一光阻层沿X轴方向向所述第一堆叠层21的中心缩减一个阶梯宽度、并同时使得所述第二光阻层沿X轴方向向所述第二堆叠层22的中心缩减一个阶梯宽度之后，对所述第一堆叠层21和所述第二堆叠层22同步进行第三次刻蚀，于所述第二级台阶上形成第三级台阶、并于所述第二级阶梯上形成第三级阶梯。通过多次重复上述缩减、刻蚀步骤，使得在所述第一堆叠层21中形成所述台阶区域SS的同时，于所述第二堆叠层22中形成所述阶梯区域PS，使得所述保护结构的形成无需增加额外的步骤，实现了三维存储器形成工艺的优化。
可选的，所述保护结构25环绕所述堆叠结构24的外围设置，且所述阶梯区域PS与所述台阶区域SS相互独立。
可选的，所述平台区域PL朝向所述核心区域CA一侧的边缘与所述核心区域CA的边缘之间的距离W为60μm～70μm。
具体来说，所述保护结构25与所述堆叠结构24相互独立，即所述保护结构25与所述堆叠结构24不连接，以避免对所述堆叠结构24中电信号的传输造成影响。所述保护结构25远离所述堆叠结构24一侧的边缘距离SCL区域的距离D优选为在3μm左右，以不影响三维存储器后续工序的正常进行。
附图3是本发明具体实施方式在介质层平坦化的过程中的性能曲线。图3中的横坐标是所述平台区域PL朝向所述核心区域CA一侧的边缘与所述核心区域CA的边缘之间的距离W，纵坐标是在对后续的介质层进行化学机械研磨之后出现碟形缺陷dishing的深度。由图3可知，W的数值越大，即所述保护结构25距离所述堆叠结构24越远，所述核心区域出现的碟形缺陷越严重。因此，本具体实施方式将W的值设置在60μm～70μm范围内，从而在有效降低碟形缺陷的同时，不对所述堆叠结构的电学性能造成影响。
步骤S13，形成至少覆盖所述台阶区域SS和所述保护结构25、并填充所述保护结构25与所述堆叠结构24之间空隙的介质层，如图2D所示。
可选的，形成至少覆盖所述台阶区域SS和所述保护结构25、并填充所述保护结构25与所述堆叠结构24之间空隙的介质层的具体步骤包括：
形成覆盖所述平台区域PL和所述核心区域CA的停止层26，如图2C所示；
形成覆盖所述堆叠结构24、所述保护结构25并填充所述保护结构25与所述堆叠结构24之间空隙的所述介质层。
可选的，所述介质层包括第一子层271和第二子层272；形成覆盖所述堆叠结构24、所述保护结构25并填充所述保护结构25与所述堆叠结构24之间空隙的所述介质层的具体步骤包括：
形成覆盖所述堆叠结构24和所述保护结构25的所述第一子层271；
形成覆盖所述第一子层271并填充所述保护结构25与所述堆叠结构24之间空隙的第二子层272，如图2D所示。
具体来说，在形成所述堆叠结构24和所述保护结构25之后，沉积所述停止层26于所述堆叠结构24的所述核心区域CA表面以及所述保护结构25的平台区域PL表面，以作为后续化学机械研磨的截止层。所述第一子层271的材料可以是但不限于氧化硅材料，所述第二子层272的材料可以是但不限于TEOS(Tetraethyl orthosilicate，正硅酸乙酯)材料。所述第一子层271和所述第二子层272均应该与所述停止层26具有较高的刻蚀选择比，以便于后续进行选择性去除。
在其他具体实施方式中，所述介质层也可以仅包括第一子层或第二子层，此时，所述第一子层或所述第二子层覆盖所述堆叠结构、所述保护结构并填充满所述保护结构25与所述堆叠结构24之间空隙。
步骤S14，去除部分所述介质层，以实现所述介质层与所述核心区域CA之间的平坦化如图2E所示。
可选的，去除部分所述介质层的具体步骤包括：
去除覆盖于所述核心区域CA表面的所述介质层；
以所述停止层26为截止层研磨残留的所述介质层，以实现残留的所述介质层与所述核心区域CA之间的平坦化。
具体来说，在形成所述第一子层271和所述第二子层272之后，以所述核心区域CA表面的所述停止层26为截止层，通过刻蚀工艺去除覆盖于所述核心区域CA表面的所述第一子层271和所述第二子层272。之后，再以所述平台区域PL表面的所述停止层26为截止层，采用化学机械研磨工艺对所述第二子层272和所述第一子层271进行研磨，实现残留于所述台阶区域SS和所述周边区域Ⅱ的所述介质层与所述核心区域CA之间的平坦化。
在本步骤的化学机械研磨时，由于所述保护结构25设置在所述堆叠结构24的外围，从而阻挡了碟形缺陷向所述堆叠结构24的延伸，对所述堆叠结构24中所述核心区域CA的边缘进行了保护。
不仅如此，本具体实施方式还提供了一种三维存储器。本具体实施方式提供的三维存储器可以采用如图1、图2A-图2E和图3所示的方法形成，本具体实施方式提供的三维存储器的结构可参见图2E。本具体实施方式中所述的三维存储器可以是但不限于3D NAND存储器。如图1、图2A-图2E和图3所示，本具体实施方式提供的三维存储器，包括：
衬底20；
堆叠结构24，所述堆叠结构24包括核心区域CA以及位于所述核心区域CA外围的台阶区域SS；
保护结构25，位于所述堆叠结构24外围，所述保护结构25的顶面与所述堆叠结构24的顶面平齐。
可选的，所述堆叠结构24和所述保护结构25均包括沿垂直于所述衬底20的方向交替堆叠的层间绝缘层231和牺牲层232。
可选的，所述保护结构25包括平台区域PL和位于所述平台区域PL外围的阶梯区域PS，所述平台区域PL的顶面与所述核心区域CA的顶面平齐。
可选的，所述保护结构25环绕所述堆叠结构24的外围设置，且所述阶梯区域PS与所述台阶区域SS相互独立。
可选的，所述平台区域PL朝向所述核心区域CA一侧的边缘与所述核心区域CA的边缘之间的距离W为60μm～70μm。
可选的，所述三维存储器还包括：
停止层26，覆盖于所述平台区域PL和所述核心区域CA表面。
可选的，所述三维存储器还包括：
介质层，至少填充于所述保护结构25与所述堆叠结构24之间的空隙、并覆盖所述台阶区域SS和所述阶梯区域PS，且所述介质层的顶面与所述停止层26的顶面平齐。
可选的，所述介质层包括：
第一子层271，覆盖于所述阶梯区域PS和所述台阶区域SS；
第二子层272，覆盖于所述第一子层271表面并填充满所述保护结构25与所述堆叠结构24之间空隙，所述第二子层272的顶面与所述停止层26的顶面平齐。
本具体实施方式提供的三维存储器及其形成方法，通过在堆叠结构的外围形成与堆叠结构的顶面平齐的保护结构，使得在所述堆叠结构台阶区域平坦化工艺的实施过程中，利用所述保护结构保护所述堆叠结构中的核心区域，减少甚至是避免所述核心区域的边缘遭到破坏，从而确保了三维存储器的良率，降低了三维存储器的制造成本。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种三维存储器的形成方法，其特征在于，包括如下步骤：
提供一衬底；
于所述衬底上形成堆叠结构以及位于所述堆叠结构外围的保护结构，所述堆叠结构包括核心区域以及位于所述核心区域外围的台阶区域，所述保护结构包括平台区域以及位于所述平台区域外围的阶梯区域，所述平台区域的顶面与所述核心区域的顶面平齐；
形成至少覆盖所述台阶区域和所述保护结构、并填充所述保护结构与所述堆叠结构之间空隙的介质层；
去除部分所述介质层，以实现残留的所述介质层与所述核心区域之间的平坦化，所述保护结构用于在所述平坦化时阻挡碟形缺陷向所述堆叠结构延伸。
2.根据权利要求1所述的三维存储器的形成方法，其特征在于，于所述衬底上形成堆叠结构以及位于所述堆叠结构外围的保护结构的具体步骤包括：
于所述衬底表面定义存储区域以及位于所述存储区域外围的周边区域；
于所述存储区域形成第一堆叠层、并同时于所述周边区域形成第二堆叠层，所述第一堆叠层和所述第二堆叠层均包括沿垂直于所述衬底的方向交替堆叠的层间绝缘层和牺牲层；
刻蚀所述第一堆叠层和所述第二堆叠层，于所述存储区域形成所述堆叠结构、并同时于所述周边区域形成所述保护结构。
3.根据权利要求2所述的三维存储器的形成方法，其特征在于，刻蚀所述第一堆叠层和所述第二堆叠层的具体步骤包括：
采用修整/刻蚀工艺同时刻蚀所述第一堆叠层和所述第二堆叠层，于所述第一堆叠层中形成所述台阶区域、并同时于所述第二堆叠层中形成所述阶梯区域。
4.根据权利要求3所述的三维存储器的形成方法，其特征在于，所述保护结构环绕所述堆叠结构的外围设置，且所述阶梯区域与所述台阶区域相互独立。
5.根据权利要求4所述的三维存储器的形成方法，其特征在于，所述平台区域朝向所述核心区域一侧的边缘与所述核心区域的边缘之间的距离为60μm~70μm。
6.根据权利要求3所述的三维存储器的形成方法，其特征在于，形成至少覆盖所述台阶区域和所述保护结构、并填充所述保护结构与所述堆叠结构之间空隙的介质层的具体步骤包括：
形成覆盖所述平台区域和所述核心区域的停止层；
形成覆盖所述堆叠结构、所述保护结构并填充所述保护结构与所述堆叠结构之间空隙的所述介质层。
7.根据权利要求6所述的三维存储器的形成方法，其特征在于，所述介质层包括第一子层和第二子层；形成覆盖所述堆叠结构、所述保护结构并填充所述保护结构与所述堆叠结构之间空隙的所述介质层的具体步骤包括：
形成覆盖所述堆叠结构和所述保护结构的所述第一子层；
形成覆盖所述第一子层并填充所述保护结构与所述堆叠结构之间空隙的第二子层。
8.根据权利要求6所述的三维存储器的形成方法，其特征在于，去除部分所述介质层的具体步骤包括：
去除覆盖于所述核心区域表面的所述介质层；
以所述停止层为截止层研磨残留的所述介质层，以实现残留的所述介质层与所述核心区域之间的平坦化。
9.一种三维存储器，其特征在于，包括：
衬底；
堆叠结构，所述堆叠结构包括核心区域以及位于所述核心区域外围的台阶区域；
保护结构，位于所述堆叠结构外围，所述保护结构包括平台区域和位于所述平台区域外围的阶梯区域，所述平台区域的顶面与所述核心区域的顶面平齐，所述保护结构用于在所述台阶区域的平坦化工艺中阻挡碟形缺陷向所述堆叠结构延伸。
10.根据权利要求9所述的三维存储器，其特征在于，所述堆叠结构和所述保护结构均包括沿垂直于所述衬底的方向交替堆叠的层间绝缘层和牺牲层。
11.根据权利要求9所述的三维存储器，其特征在于，所述保护结构环绕所述堆叠结构的外围设置，且所述阶梯区域与所述台阶区域相互独立。
12.根据权利要求11所述的三维存储器，其特征在于，所述平台区域朝向所述核心区域一侧的边缘与所述核心区域的边缘之间的距离为60μm~70μm。
13.根据权利要求9所述的三维存储器，其特征在于，还包括：
停止层，覆盖于所述平台区域和所述核心区域表面。
14.根据权利要求13所述的三维存储器，其特征在于，还包括：
介质层，至少填充于所述保护结构与所述堆叠结构之间的空隙、并覆盖所述台阶区域和所述阶梯区域，且所述介质层的顶面与所述停止层的顶面平齐。
15.根据权利要求14所述的三维存储器，其特征在于，所述介质层包括：
第一子层，覆盖于所述阶梯区域和所述台阶区域；
第二子层，覆盖于所述第一子层表面并填充满所述保护结构与所述堆叠结构之间的空隙，所述第二子层的顶面与所述停止层的顶面平齐。
CN201910999277.2A 2019-10-21 2019-10-21 三维存储器及其形成方法 Active CN110729296B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910999277.2A CN110729296B (zh) 2019-10-21 2019-10-21 三维存储器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910999277.2A CN110729296B (zh) 2019-10-21 2019-10-21 三维存储器及其形成方法

Publications (2)

Publication Number Publication Date
CN110729296A CN110729296A (zh) 2020-01-24
CN110729296B true CN110729296B (zh) 2022-03-22

Family

ID=69220368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910999277.2A Active CN110729296B (zh) 2019-10-21 2019-10-21 三维存储器及其形成方法

Country Status (1)

Country Link
CN (1) CN110729296B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220010874A (ko) * 2020-07-20 2022-01-27 에스케이하이닉스 주식회사 3차원 메모리 장치 및 그 제조방법
CN114093884A (zh) * 2020-11-03 2022-02-25 长江存储科技有限责任公司 半导体器件及其制作方法
CN112366205B (zh) * 2020-11-09 2021-10-22 长江存储科技有限责任公司 一种半导体器件及其制备方法
CN113725225A (zh) * 2021-08-20 2021-11-30 长江存储科技有限责任公司 一种半导体器件及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719502A (zh) * 2008-10-09 2010-06-02 三星电子株式会社 垂直型半导体器件及其制造方法
KR20100071403A (ko) * 2008-12-19 2010-06-29 주식회사 하이닉스반도체 Ｃｍｐ 더미 패턴을 갖는 반도체 소자 및 그 ｃｍｐ 더미 패턴 형성 방법
US9449987B1 (en) * 2015-08-21 2016-09-20 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors
CN105990250A (zh) * 2014-12-29 2016-10-05 旺宏电子股份有限公司 半导体元件及其制造方法
US9673213B1 (en) * 2016-02-15 2017-06-06 Sandisk Technologies Llc Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof
CN107564916A (zh) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 一种3d nand存储器件的平坦化方法
CN108364953A (zh) * 2018-03-13 2018-08-03 长江存储科技有限责任公司 三维存储器件及其制作过程的器件保护方法
CN109065545A (zh) * 2018-08-14 2018-12-21 长江存储科技有限责任公司 三维存储器及其堆叠层的平坦化方法
US10269625B1 (en) * 2017-12-28 2019-04-23 Micron Technology, Inc. Methods of forming semiconductor structures having stair step structures
CN109786386A (zh) * 2017-11-13 2019-05-21 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719502A (zh) * 2008-10-09 2010-06-02 三星电子株式会社 垂直型半导体器件及其制造方法
KR20100071403A (ko) * 2008-12-19 2010-06-29 주식회사 하이닉스반도체 Ｃｍｐ 더미 패턴을 갖는 반도체 소자 및 그 ｃｍｐ 더미 패턴 형성 방법
CN105990250A (zh) * 2014-12-29 2016-10-05 旺宏电子股份有限公司 半导体元件及其制造方法
US9449987B1 (en) * 2015-08-21 2016-09-20 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors
US9673213B1 (en) * 2016-02-15 2017-06-06 Sandisk Technologies Llc Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof
CN107564916A (zh) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 一种3d nand存储器件的平坦化方法
CN109786386A (zh) * 2017-11-13 2019-05-21 台湾积体电路制造股份有限公司 半导体装置及其制造方法
US10269625B1 (en) * 2017-12-28 2019-04-23 Micron Technology, Inc. Methods of forming semiconductor structures having stair step structures
CN108364953A (zh) * 2018-03-13 2018-08-03 长江存储科技有限责任公司 三维存储器件及其制作过程的器件保护方法
CN109065545A (zh) * 2018-08-14 2018-12-21 长江存储科技有限责任公司 三维存储器及其堆叠层的平坦化方法

Also Published As

Publication number Publication date
CN110729296A (zh) 2020-01-24

Similar Documents

Publication Publication Date Title
CN110729296B (zh) 三维存储器及其形成方法
US8760909B2 (en) Memory and manufacturing method thereof
US10177162B2 (en) Semiconductor memory device
US9640626B2 (en) Semiconductor device with buried gates and bit line contacting peripheral gate
CN109904165B (zh) 三维存储器的制造方法及三维存储器
US20220406714A1 (en) Vertical memory devices
CN111430361B (zh) 一种3d nand存储器件的制造方法
CN110880511A (zh) 间隙填充层、其形成方法、以及半导体装置
CN111540749B (zh) 三维存储器及其形成方法
CN112002695B (zh) 一种3d nand存储器件的制造方法
CN101989566B (zh) 半导体器件和闪存器件的制作方法
US20230121962A1 (en) Semiconductor device and method for manufacturing same
TW201316457A (zh) 記憶體及其製作方法
CN111276444B (zh) 3d nand的台阶结构的形成方法以及3d nand存储器及其制造方法
US11315826B2 (en) Three dimensional memory device and method for fabricating the same
CN111430357A (zh) 三维存储器的形成方法
CN109285773B (zh) 半导体器件的制造方法
CN107564913B (zh) 一种阶梯覆盖层的平坦化方法
CN112397519B (zh) 一种半导体器件及其制备方法
CN111463214B (zh) 三维存储器及其制备方法
KR101793160B1 (ko) 반도체 소자 제조 방법
CN114171521A (zh) 半导体结构、三维存储器及其制造方法
US10497714B2 (en) Three dimensional memory device with etch-stop structure
CN114334987A (zh) 三维存储器及其制备方法
CN115602535A (zh) 一种改善sti化学机械研磨导致凹陷的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant