CN108364953A - 三维存储器件及其制作过程的器件保护方法 - Google Patents

Abstract

本发明涉及一种器件保护方法，用于三维存储器件的制作过程，所述方法包括以下步骤：提供半导体结构，所述半导体结构包括核心区和周边区；在所述半导体结构上形成堆叠层，所述堆叠层覆盖所述核心区和所述周边区，其中所述堆叠层具有交替堆叠的第一材料层和第二材料层，且最顶层和最底层为第一材料层；以及刻蚀所述核心区的所述堆叠层中最底层以上的层以形成第一阶梯结构，且去除所述周边区的所述堆叠层中最底层以上的层，保留所述最底层作为器件保护层。所述器件保护方法可以在核心区的后续工艺中保护周边区的器件不受核心区的反应气体的渗透。

Description

三维存储器件及其制作过程的器件保护方法

技术领域

本发明主要涉及半导体制造方法，尤其涉及一种用于三维存储器件的制作过程的器件保护方法和三维存储器件。

背景技术

为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。

在已知的三维存储器件的制作过程中，用于形成存储单元的核心区和用于形成互连电路的周边区会经历不同的制程。因此在对其中一个区进行处理时，需要对另一个区进行保护。例如，在对核心区进行处理(例如高温退火)时，需要在周边区形成保护层，以避免氢气、氧气等反应气体扩散到周边区，从而影响周边区的电子性能。

发明内容

本发明所要解决的技术问题是提供一种用于三维存储器件的制作过程的器件保护方法和三维存储器件，可以在处理核心区的过程中保护周边区的器件。

本发明为解决上述技术问题而采用的技术方案是一种器件保护方法，用于三维存储器件的制作过程，所述方法包括以下步骤：提供半导体结构，所述半导体结构包括核心区和周边区；在所述半导体结构上形成堆叠层，所述堆叠层覆盖所述核心区和所述周边区，其中所述堆叠层具有交替堆叠的第一材料层和第二材料层，且最顶层和最底层为第一材料层；以及刻蚀所述核心区的所述堆叠层中最底层以上的层以形成第一阶梯结构，且去除所述周边区的所述堆叠层中最底层以上的层，保留所述最底层作为器件保护层。

在本发明的一实施例中，上述方法还包括去除所述核心区中暴露的第一材料层，以形成第二阶梯结构。

在本发明的一实施例中，所述周边区具有至少一器件，所述器件上覆盖有氧化层，所述氧化层具有顶面和多个侧面，所述方法还包括去除所述顶面或至少一部分侧面上覆盖的第一材料层。

在本发明的一实施例中，所述核心区和所述周边区的第一材料层在同一步骤中去除。

在本发明的一实施例中，所述周边区具有至少一器件，所述器件上覆盖有氧化物，所述氧化物具有顶面和多个侧面，所述方法还包括去除所述顶面或至少一部分侧面上覆盖的第一材料层。

在本发明的一实施例中，在形成所述第二阶梯结构后，还包括在所述半导体结构上覆盖TEOS层。

在本发明的一实施例中，所述第一材料层为氮化硅。

在本发明的一实施例中，所述第二材料层为氧化硅。

在本发明的一实施例中，所述器件为低压阱。

在本发明的一实施例中，去除所述核心区中暴露的第一材料层的步骤包括：在所述半导体结构上形成光阻层；选择性刻蚀所述核心区的光阻层；对所述核心区进行刻蚀以去除暴露的所述第一材料层。

本发明还提出一种三维存储器件，三维存储器件包括核心区和周边区，所述三维存储器件沿垂直于所述三维存储器件表面方向包括：衬底；阶梯结构，所述阶梯结构位于所述核心区，其中所述阶梯结构具有交替堆叠的介质层和导体层，且最底层为导体层；其中所述周边区具有侧面和顶面，并且在所述侧面和/或顶面上形成有器件保护层。

本发明由于采用以上技术方案，使之与现有技术相比，具有如下显著优点：与常规方法中，堆叠层的最底层为第一材料层，最顶层为第二材料层的方式相比，本发明中堆叠层最底层和最顶层均为第一材料层，从而改变了后续的步骤中，刻蚀堆叠层的顺序。这样，经过最后一级阶梯的刻蚀后，核心区和周边区都将留下一层第一材料层，再经过选择性刻蚀，周边区的侧面和/或顶面将会留下第一材料层作为保护层，从而在核心区的后续工艺中保护周边区的器件不受核心区的反应气体的渗透。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1是本发明一实施例的器件保护方法的流程图。

图2A-2E是本发明一实施例的器件保护方法的示例性过程中的剖面示意图。

图3A-3C是本发明一实施例的去除第一材料层的示例性过程中的剖面示意图。

图4A-4C是本发明另一实施例的去除第一材料层的示例性过程中的剖面示意图。

具体实施方式

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

图1是本发明一实施例的器件保护方法的流程图。图2A-2E是本发明一实施例的器件保护方法的示例性过程示意图。下面参考图1-2E所示描述本实施例的器件保护方法。

在步骤102，提供半导体结构。

此半导体结构是将被用于后续制程以最终形成三维存储器件的结构的至少一部分。半导体结构可包括核心区和周边区。核心区是包括存储单元的区域，周边区是包括互连电路的区域。

在图2A所示例的半导体结构的剖面图中，半导体结构200a可包括核心区210和周边区220。核心区210和周边区220可具有共同的衬底201。衬底201的材料例如为硅。在周边区220内可具有器件222，例如低压阱。举例来说，低压阱的类型是P阱(LVPW)。

在核心区可具有氧化层212。这一氧化层可通过合适的沉积工艺形成。举例来说，可通过HDP CVD(High Density Plasma Chemical Vapor Deposition，高密度等离子化学气相沉积)工艺形成。

在核心区可具有氧化层224，其覆盖器件222。这一氧化层224可通过合适的沉积工艺形成。举例来说，可通过HDP CVD(High Density Plasma Chemical Vapor Deposition，高密度等离子化学气相沉积)工艺形成。氧化层224可具有顶面224a和多个侧面224b(图中示例性示出一个)。在氧化层224与器件222之间，可具有保护层223。保护层223可保护内部的器件222。举例来说，保护层223的材料可以是氧化硅。

尽管在此描述了初始的半导体结构的示例性构成，但可以理解，一个或多个特征可以从这一半导体结构中被省略、替代或者增加到这一半导体结构中。例如，保护层223可以被省略。此外，所举例的各层的材料仅仅是示例性的，例如衬底201的材料还可以是其他含硅的衬底，例如SOI(绝缘体上硅)、SiGe、Si:C等。

在步骤104，在半导体结构上形成堆叠层，堆叠层覆盖核心区和周边区。在此，堆叠层具有交替堆叠的第一材料层和第二材料层，且最顶层和最底层为第一材料层。

在图2B所示例的半导体结构200b的剖面图中，堆叠层230为第一材料层231和第二材料层232交替层叠的叠层，且堆叠层的最底层和最顶层均为第一材料层231。这样，堆叠层230的层数为奇数层。

举例来说，第一材料层231和第二材料层232是氮化硅和氧化硅的组合。以氮化硅和氧化硅的组合为例，可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法，依次在衬底201上交替沉积氮化硅和氧化硅，且最顶层为氮化硅，形成堆叠层230。因此在本实施例中，堆叠层230表面为第一材料层232，例如氮化硅。

在步骤106，刻蚀核心区的堆叠层中最底层以上的层以形成第一阶梯结构，且去除周边区的堆叠层中最底层以上的层，保留堆叠层的最底层作为器件保护层。

在此步骤中，由于堆叠层从上到下的顺序为第一材料层、第二材料层、第一材料层、第二材料层……，因此刻蚀的顺序也是先第一材料层，再第二材料层。这样所形成的第一阶梯结构中，每级阶梯的上层是第一材料层，下层是第二材料层。而最底层的第一材料层，无论是在核心区还是周边区，将不会在此步骤中被刻蚀。这样，周边区中堆叠层最底层的第一材料层将作为器件保护层。

在图2C所示例的半导体结构200c的剖面图中，由于刻蚀的顺序是先第一材料层231，再第二材料层232。这样所形成的第一阶梯结构240中，每级阶梯(例如阶梯241)的上层是第一材料层231，下层是第二材料层232。而堆叠层最底层的第一材料层231，无论是在核心区210还是周边区220，将不会在此步骤中被刻蚀。这样，周边区最底层的第一材料层231将作为器件保护层。

以第一材料层231和第二材料层232是氮化硅和氧化硅的组合为例，周边区220最底层的第一材料层231为氮化硅，作为器件保护层。

在上述的步骤106中，刻蚀的过程可以是各种已知的合适步骤。例如，覆盖光阻层后进行曝光，然后进行刻蚀。

在步骤108，去除核心区中暴露的第一材料层，以形成第二阶梯结构。

在此步骤中，在核心区，第一阶梯结构中，每级阶梯的上层是暴露的第一材料层，下层是被第一材料层覆盖的第二材料层；第一阶梯结构之下为最底层的第一材料层，被第一阶梯结构部分覆盖而部分暴露。去除核心区中暴露的第一材料层，将形成第二阶梯结构。第二阶梯结构中，每级阶梯的上层是暴露的第二材料层，下层是被第二材料层覆盖的第一材料层。最底层的第一材料层中暴露的部分被去除。

在图2D所示例的半导体结构200d的剖面图中，在核心区210的第二阶梯结构250中，每级阶梯(例如阶梯251)的上层是第二材料层232，下层是第一材料层231。最底层的第一材料层231中暴露的部分被去除，第一材料层231保留的部分将作为最低级阶梯的下层。而在周边区，保留的第一材料层部分将作为器件保护层231a。

在步骤110，在半导体结构上覆盖TEOS层。

在此步骤中，将会在半导体结构上填充TEOS(硅酸四乙酯)材料以形成TEOS层。

在图2E所示例的半导体结构200e的剖面图中，在核心区210和周边区220都填充TEOS材料，形成TEOS层260。

另外，还可对TEOS层260进行平坦化。例如进行化学机械研磨(CMP)。

与常规方法中，堆叠层的最底层为第一材料层，最顶层为第二材料层的方式相比，本实施例的步骤104中，最底层和最顶层均为第一材料层231，从而改变了后续的步骤106中，刻蚀堆叠层230的顺序。这样，经过最后一级阶梯的刻蚀后，核心区和周边区都将留下一层第一材料层，再经过选择性刻蚀，周边区的顶面224a和侧面224b将会留下第一材料层作为保护层，从而在核心区的后续工艺中保护周边区的器件不受核心区的反应气体的渗透。

在此使用了流程图用来说明根据本申请的实施例的方法所执行的操作。应当理解的是，前面的操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。例如，对本申请而言，步骤108和110并非必须，因而可以省略，或者替换为其他步骤。

图3A-3C是本发明一实施例的去除第一材料层的示例性过程中的剖面示意图。参考图3A-3C所示，去除核心区中暴露的第一材料层的步骤可包括：

在半导体结构上形成光阻层，例如在图3A中，形成光阻层234，其覆盖了核心区210和周边区220。

选择性刻蚀核心区的光阻层，例如在图3B中，刻蚀核心区210的光阻层，而保留周边区220的光阻层，形成光阻图案234a。

对核心区进行刻蚀以去除暴露的第一材料层，例如在图3C中，对核心区210中暴露的第一材料层231进行刻蚀，去除第一阶梯结构中上层的第一材料层231，同时也去除了最底层的第一材料层231。

在此示例中，周边区220的氧化层224顶面和多个侧面的第一材料层231都作为保护层被保留。不过可以理解，仅仅保留氧化层224顶面或多个侧面的第一材料层231，仍然能够起到一定的保护作用。

图4A-4C是本发明另一实施例的去除第一材料层的示例性过程中的剖面示意图。参考图4A-4C所示，去除核心区中暴露的第一材料层的步骤可包括：

在半导体结构上形成光阻层，例如在图4A中，形成光阻层234，其覆盖了核心区210和周边区220。

选择性刻蚀核心区和周边区顶面的光阻层，例如在图4B中，刻蚀核心区210的光阻层以及周边区220顶面224a的光阻层，而保留周边区220侧面224b的光阻层234a。

对核心区和周边区进行刻蚀以去除暴露的第一材料层，例如在图4C中，对核心区210中暴露的第一材料层231进行刻蚀，去除第一阶梯结构中上层的第一材料层231，同时也去除了最底层的第一材料层231。同时对周边区中顶面暴露的第一材料层231进行刻蚀，从而露出氧化层。

在图4C的示例中，核心区和周边区的第一材料层可在同一步骤，例如刻蚀步骤中被去除。

上述实施例所形成的半导体结构，再经过后续的常规步骤，即可得到三维存储器件。结合参考图2D或4C所示，根据本发明一实施例的一种三维存储器件，包括核心区210和周边区220，三维存储器件沿垂直于该三维存储器件表面方向包括：衬底201；堆叠的阶梯结构250，位于核心区210，其中该阶梯结构250具有交替堆叠的介质层232(即第二材料层)和导体层(由第一材料层231替换而成)，且最底层为导体层；其中周边区220具有侧面和顶面，并且在侧面和/或顶面上形成有器件保护层231a。

在一些实施例中，导体层由导电材料制成，例如可以为钨、钴、铜、铝、掺杂硅和金属硅化物中的一种或多种的组合，也可以为其他合适的材料。

介质层232由绝缘材料制成，可以为氧化硅、氮化硅、氮氧化硅和掺杂氧化硅中的一种或多种的组合，也可以为其他合适的材料。

器件保护层231a的材料可以为前述的第一材料层，例如氮化硅。可以理解，当前述的第一材料层变化时，器件保护层231a的材料也可随之变化。

阶梯结构250与衬底201之间可具有氧化层212，以隔离最下层的导体层与衬底201。

三维存储器件还具有其他本领域技术人员已知的结构，例如包括沟道孔和其内的存储层的存储阵列，以及沟道孔周围的堆叠层，这并非本申请的重点，在此不再描述。本领域技术人员当可理解本申请的三维存储器件除了包含所描述的结构外，还可包括其他任何已知的结构。

本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (11)

1.一种器件保护方法，用于三维存储器件的制作过程，所述方法包括以下步骤：

提供半导体结构，所述半导体结构包括核心区和周边区；

在所述半导体结构上形成堆叠层，所述堆叠层覆盖所述核心区和所述周边区，其中所述堆叠层具有交替堆叠的第一材料层和第二材料层，且最顶层和最底层为第一材料层；以及

刻蚀所述核心区的所述堆叠层中最底层以上的层以形成第一阶梯结构，且去除所述周边区的所述堆叠层中最底层以上的层，保留所述最底层作为器件保护层。

2.如权利要求1所述的方法，其特征在于，还包括去除所述核心区中暴露的第一材料层，以形成第二阶梯结构。

3.如权利要求2所述的方法，其特征在于，所述周边区具有至少一器件，所述器件上覆盖有氧化层，所述氧化层具有顶面和多个侧面，所述方法还包括去除所述顶面或至少一部分侧面上覆盖的第一材料层。

4.如权利要求3所述的方法，其特征在于，所述核心区和所述周边区的第一材料层在同一步骤中去除。

5.如权利要求1所述的方法，其特征在于，所述周边区具有至少一器件，所述器件上覆盖有氧化物，所述氧化物具有顶面和多个侧面，所述方法还包括去除所述顶面或至少一部分侧面上覆盖的第一材料层。

6.如权利要求2所述的方法，其特征在于，在形成所述第二阶梯结构后，还包括在所述半导体结构上覆盖TEOS层。

7.如权利要求1所述的方法，其特征在于，所述第一材料层为氮化硅。

8.如权利要求1或6所述的方法，其特征在于，所述第二材料层为氧化硅。

9.如权利要求3所述的方法，其特征在于，所述器件为低压阱。

10.如权利要求1所述的方法，其特征在于，去除所述核心区中暴露的第一材料层的步骤包括：

在所述半导体结构上形成光阻层；

选择性刻蚀所述核心区的光阻层；

对所述核心区进行刻蚀以去除暴露的所述第一材料层。

11.一种三维存储器件，三维存储器件包括核心区和周边区，所述三维存储器件沿垂直于所述三维存储器件表面方向包括：

衬底；阶梯结构，所述阶梯结构位于所述核心区，其中所述阶梯结构具有交替堆叠的介质层和导体层，且最底层为导体层；

其中所述周边区具有侧面和顶面，并且在所述侧面和/或顶面上形成有器件保护层。