CN114038861A - 一种3d nand存储器件及其制造方法 - Google Patents

一种3d nand存储器件及其制造方法 Download PDF

Info

Publication number
CN114038861A
CN114038861A CN202111371139.3A CN202111371139A CN114038861A CN 114038861 A CN114038861 A CN 114038861A CN 202111371139 A CN202111371139 A CN 202111371139A CN 114038861 A CN114038861 A CN 114038861A
Authority
CN
China
Prior art keywords
layer
hole
substrate
metal
line isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111371139.3A
Other languages
English (en)
Inventor
陈亮
黄诗琪
刘威
王言虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111371139.3A priority Critical patent/CN114038861A/zh
Publication of CN114038861A publication Critical patent/CN114038861A/zh
Priority to KR1020227044746A priority patent/KR20230074415A/ko
Priority to EP22817512.1A priority patent/EP4205175A4/en
Priority to PCT/CN2022/096598 priority patent/WO2023087666A1/en
Priority to CN202280002313.3A priority patent/CN116508409A/zh
Priority to US17/846,612 priority patent/US20230157027A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请提供一种3D NAND存储器件及其制造方法，多个存储区域通过伪存储区域进行分隔，刻蚀堆叠层以在伪存储区域中形成多个栅线隔离缝隙和伪沟道孔，通过在伪沟道孔中形成绝缘层，并刻蚀绝缘层得到贯穿绝缘层至衬底的连接孔，在连接孔中填充金属，以在伪沟道孔中形成接触插塞，最终通过多个接触插塞形成从3D NAND存储器件的一侧表面至相对的另一侧表面的电连接。由此可见，本申请通过在伪沟道孔中形成接触插塞，能够在3D NAND存储器件中形成足够的接触插塞，并且能够避免降低存储区域占据存储器件的面积，提高存储器件的性能。

Description

一种3D NAND存储器件及其制造方法
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种3D NAND存储器件及其制造方法。
背景技术
NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器件。
但是当前的3D NAND存储器件存在存储性能不够优越的情况，不能满足高性能存储的需求。
发明内容
本申请的目的在于提供一种3D NAND存储器件及其制造方法，能够在3D NAND存储器件的存储器件晶圆中形成足够的接触插塞，提高存储器件的性能。
本申请实施例提供了一种3D NAND存储器件的制造方法，包括：
提供衬底，所述衬底上形成有牺牲层和介质层交替层叠的堆叠层；
刻蚀所述堆叠层，以在所述堆叠层中形成多个栅线隔离缝隙和多个伪沟道孔，所述栅线隔离缝隙和所述伪沟道孔贯穿所述堆叠层至所述衬底，所述多个栅线隔离缝隙和多个伪沟道孔形成在伪存储区域，所述伪存储区域将所述堆叠层分为多个存储区域；
向所述伪沟道孔填充绝缘材料，以在所述伪沟道孔中形成第一绝缘层；
刻蚀所述第一绝缘层，形成连接孔，所述连接孔贯穿所述第一绝缘层至所述衬底；
进行所述连接孔的金属填充。
可选地，还包括：
从所述衬底进行刻蚀以形成贯穿所述衬底的接触孔；所述接触孔暴露所述连接孔内填充的金属；
进行所述接触孔的金属填充。
可选地，在进行所述接触孔的金属填充之前，还包括：
沉积绝缘材料；
去除所述接触孔底部的绝缘材料，保留所述接触孔侧壁的绝缘材料；
对所述接触孔湿法清洗。
可选地，还包括：
向所述栅线隔离缝隙中填充绝缘材料。
可选地，所述栅线隔离缝隙靠近所述存储区域，还包括：
从所述衬底进行刻蚀以形成贯穿所述衬底的隔离通孔；所述隔离通孔靠近所述存储区域并暴露所述栅线隔离缝隙的绝缘材料；
进行所述隔离通孔的绝缘材料填充，以形成深沟槽隔离层。
可选地，所述存储区域的堆叠层中形成有沟道孔，所述沟道孔贯穿所述堆叠层至所述衬底，所述沟道孔内依次形成有存储功能层和沟道层；
在向所述栅线隔离缝隙中填充绝缘材料之前，还包括：
利用所述栅线隔离缝隙去除所述牺牲层，形成开口；
在所述开口中形成栅极层。
可选地，在进行所述连接孔的金属填充之后，还包括：
在所述堆叠层上形成键合层，所述键合层包括金属键合层；
所述金属键合层与所述连接孔内的金属电连接。
本申请实施例提供了一种3D NAND存储器件，包括：
衬底，所述衬底上形成有牺牲层和介质层交替层叠的堆叠层；
所述堆叠层中形成有多个栅线隔离缝隙和多个伪沟道孔，所述栅线隔离缝隙和所述多个伪沟道孔贯穿所述堆叠层至所述衬底；所述多个栅线隔离缝隙和多个伪沟道孔形成在伪存储区域，所述伪存储区域将所述堆叠层分为多个存储区域；
所述伪沟道孔中形成有第一绝缘层和连接孔；所述连接孔贯穿所述第一绝缘层至所述衬底；
所述连接孔内有金属填充。
可选地，还包括：
贯穿所述衬底以暴露所述连接孔内金属的接触孔以及贯穿所述衬底的隔离通孔；
所述接触孔内有金属填充，所述隔离通孔内形成有深沟槽隔离层。
可选地，还包括：
所述堆叠层上形成有键合层，所述键合层包括金属键合层；
所述金属键合层与所述连接孔内的金属电连接。
本申请实施例提供的3D NAND存储器件及其制造方法，多个存储区域通过伪存储区域进行分隔，刻蚀堆叠层以在伪存储区域中形成多个栅线隔离缝隙和伪沟道孔，通过在伪沟道孔中形成第一绝缘层，并刻蚀第一绝缘层得到贯穿第一绝缘层至衬底的连接孔，在连接孔中填充金属，以在伪沟道孔中形成接触插塞，最终通过多个接触插塞形成从3D NAND存储器件的一侧表面至相对的另一侧表面的电连接。由此可见，本申请通过在伪沟道孔中形成接触插塞，能够在3D NAND存储器件中形成足够的接触插塞，并且能够避免降低存储区域占据存储器件的面积，提高存储器件的性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了一种3D NAND存储器件的结构示意图；
图2示出了本申请实施例一种3D NAND存储器件的制造方法的流程图；
图3-图7示出了本申请实施例一种3D NAND存储器件的结构示意图；
图8示出了本申请实施例一种3D NAND存储器件的俯视结构图；
图9-图13示出了本申请实施例另一种3D NAND存储器件的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图1所示，3D NAND存储器件多个存储区域100之间仅仅通过栅线隔离结构210和面积较小的伪存储区域200进行隔离区分，这样能够提高存储区域在3D NAND存储器件中的比例，增大存储性能。但是这种结构的3DNAND存储器件，没有空余的区域形成足够的接触插塞，进而导致电信号无法从3D NAND存储器件的一侧表面传输到相对的另一侧表面，最终导致存储器件性能下降。
基于此，本申请实施例提供了一种3D NAND存储器件及其制造方法，多个存储区域通过伪存储区域进行分隔，刻蚀堆叠层以在伪存储区域中形成多个栅线隔离缝隙和伪沟道孔，通过在伪沟道孔中形成第一绝缘层，并刻蚀第一绝缘层得到贯穿第一绝缘层至衬底的连接孔，在连接孔中填充金属，以在伪沟道孔中形成接触插塞，最终通过多个接触插塞形成从3D NAND存储器件的一侧表面至相对的另一侧表面的电连接。由此可见，通过在伪沟道孔中形成接触插塞，能够在3D NAND存储器件中形成足够的接触插塞，并且能够避免降低存储区域占据存储器件的面积，提高存储器件的性能。
为了更好地理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
参考图2所示，为本申请实施例提供的一种3D NAND存储器件的制造方法，该方法可以包括：
S201，提供衬底100，所述衬底100上形成有牺牲层111和介质层112交替层叠的堆叠层110，参考图3所示。
在本申请的实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其他实施例中，所述半导体衬底还可以包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe衬底等，还可以为其他外延结构，例如SGOI(绝缘体上硅锗)等。在本实施例中，衬底100为硅衬底。
在本申请的实施例中，在衬底100上可以形成堆叠层110，参考图3所示。堆叠层110用于在其中形成垂直于衬底方向的存储单元串，存储单元串具有存储功能，堆叠层130的层数由形成的3D NAND存储器件的存储单元的层数确定。堆叠层130的层数越多，形成的存储单元串中的包含的存储单元就越多，器件的集成度越高。
堆叠层110可以包括牺牲层111和介质层112，牺牲层111为后续形成栅极层占据位置，介质层112将牺牲层111隔离开，在后续将牺牲层111替换为栅极层之后，介质层112将栅极层隔离开，避免栅极层接触。其中，介质层112例如可以为氧化硅层，牺牲层111例如可以为氮化硅层。
堆叠层110可以由单个堆叠(single deck)来形成，例如可以通过交替层叠牺牲层111和介质层112形成，也可以由多个子堆叠(Multiple deck)依次层叠形成，例如可以通过先交替层叠部分牺牲层111和介质层112形成子堆叠。在具体的实施例中，可以采用化学气相沉积、原子层沉积或其他合适的沉积方法，依次交替沉积牺牲层111和介质层112，以形成堆叠层110。
S202，刻蚀所述堆叠层110，以在所述堆叠层110中形成多个栅线隔离缝隙120和多个伪沟道孔130，所述栅线隔离缝隙120和所述伪沟道孔130贯穿所述堆叠层110至所述衬底100，所述多个栅线隔离缝隙120和多个伪沟道孔130形成在伪存储区域1000，所述伪存储区域1000将所述堆叠层110分为多个存储区域2000，参考图4所示。
在本申请的实施例中，在衬底100上形成堆叠层110后，可以刻蚀堆叠层110，形成多个栅线隔离缝隙120和多个伪沟道孔130。多个栅线隔离缝隙120和多个伪沟道孔130所在的区域为伪存储区域1000。伪存储区域1000将堆叠层110分为多个存储区域2000，存储区域的堆叠层110用于形成存储单元。
在本申请的实施例中，可以通过刻蚀技术，例如可以采用反应离子刻蚀，进行堆叠层110的刻蚀，直至刻蚀至衬底100的表面，从而形成贯穿堆叠层110至衬底100的栅线隔离缝隙120和伪沟道孔130，参考图4所示。栅线隔离缝隙120和伪沟道孔130的形成工艺是可以同时进行的，以节约工艺流程，降低制造成本。
在本申请的实施例中，栅线隔离缝隙120靠近存储区域2000，栅线隔离缝隙120用于对后续在不同的存储区域形成的存储单元进行隔离。伪沟道孔130远离存储区域2000，用于后续在伪沟道孔130中形成连接孔，以增加3DNAND存储器件中接触插塞的数量，进而提高器件性能。伪沟道孔130形成在栅线隔离缝隙120之间。
S203，向所述伪沟道孔130填充绝缘材料，以在所述伪沟道孔130中形成第一绝缘层140，参考图5所示。
在本申请的实施例中，在刻蚀堆叠层110形成多个伪沟道孔130之后，可以向伪沟道孔130填充绝缘材料，即在伪沟道孔130中沉积绝缘材料，以在伪沟道孔130中形成第一绝缘层140，参考图5所示。第一绝缘层140可以是单层结构，例如可以是氮化硅、氧化硅、氮氧化硅等，也可以是多层结构，例如氮化硅、氧化硅、氮氧化硅等的叠层。第一绝缘层140的沉积方式可以是化学气相沉积(Chemical Vapor Deposition，CVD)。在本实施例中，第一绝缘层140为氧化硅层。
在实际应用中，伪沟道孔130在后续会形成接触插塞，因此可以在刻蚀堆叠层110形成伪沟道孔130时，伪沟道孔130的尺寸大于当前存储器件中的伪沟道孔的尺寸，以便在伪沟道孔130中有足够的形成接触插塞的空间。
在本申请的实施例中，在伪沟道孔130中沉积绝缘材料时，也可以在栅线隔离缝隙120中填充绝缘材料，形成位于栅线隔离缝隙120中的第二绝缘层141，位于栅线隔离缝隙120中的第二绝缘层141用于对后续在不同的存储区域形成的存储单元进行隔离，这样的工艺流程可以降低器件制造成本。
S204，刻蚀所述第一绝缘层140，形成连接孔150，所述连接孔150贯穿所述第一绝缘层140至所述衬底100，参考图6所示。
在本申请的实施例中，在多个伪沟道孔130中沉积形成第一绝缘层140之后，可以刻蚀伪沟道孔130中的绝缘层，以在伪沟道孔130中形成连接孔150，连接孔150贯穿第一绝缘层140至衬底100，连接孔150用于后续形成接触插塞，实现存储器件的第一表面和第二表面的电连接，第一表面和第二表面为存储器件相对的两个表面，参考图6所示。
S205，进行所述连接孔150的金属填充，参考图7所示。
在本申请的实施例中，在刻蚀伪沟道孔130中的第一绝缘层140，得到连接孔150之后，可以继续进行连接孔150的填充，参考图7所示。由于连接孔150是为了形成接触插塞，以便实现存储器件的第一表面和第二表面的电连接，因此连接孔150中的金属层160为导电材料，例如铜、钨等金属材料。在本实施例中，金属层160的材料为金属钨。
参考图8所示，为本申请实施例提供的一种3D NAND存储器件的俯视结构图，图7所示的3D NAND存储器件的结构示意图是从图8中的AA方向进行截取获得。
从图8中可以看出，栅线隔离缝隙120将伪存储区域1000和存储区域2000进行隔离，在伪存储区域内设置有多个伪沟道孔130，每个伪沟道孔130内形成有一个连接孔150，连接孔150内填充有金属，以形成接触插塞。沟道孔和连接孔的形状本申请实施例不作具体限定，可以根据实际情况自行设置。连接孔150的数量和连接孔150之间的距离可以根据实际情况自行设置。连接孔150可以构成阵列排布。由此可见，本申请实施例提供的方法，多个存储区域通过伪存储区域进行分隔，刻蚀堆叠层以在伪存储区域中形成多个栅线隔离缝隙和伪沟道孔，通过在伪沟道孔中形成第一绝缘层，并刻蚀第一绝缘层得到贯穿第一绝缘层至衬底的连接孔，在连接孔中填充金属，以在伪沟道孔中形成接触插塞，最终通过多个接触插塞形成从3D NAND存储器件的一侧表面至相对的另一侧表面的电连接。由此可见，本申请通过在伪沟道孔中形成接触插塞，能够在3D NAND存储器件中形成足够的接触插塞，并且能够避免降低存储区域占据存储器件的面积，提高存储器件的性能。
此外，在形成连接孔的过程中，只需要刻蚀伪沟道孔内填充的绝缘层，无需刻蚀堆叠层，降低工艺难度。
在本申请的实施例中，在堆叠层110的伪沟道孔130内形成连接孔150，并对连接孔150进行金属填充之后，可以在堆叠层110上形成键合层，键合层的材料可以是介质材料，在键合层中形成有金属键合层，金属键合层与连接孔150内的金属电连接，用于后续与其他晶圆或器件进行键合时的电连接。
在本申请的实施例中，在伪沟道孔130中形成连接孔150，并在连接孔150中填充金属，形成金属层160后，还可以对衬底100进行刻蚀，得到贯穿衬底100的接触孔170，并在接触孔170中填充金属，以形成接触孔170内的金属与连接孔150内的金属层160的电连接。
具体的，衬底100具有相对的第一表面和第二表面，在衬底100的第一表面上形成堆叠层110，后续形成连接孔150。从衬底100的第二表面进行刻蚀，以形成贯穿衬底100的接触孔170，接触孔170暴露伪沟道孔130的连接孔150内填充的金属层160，参考图9所示。
在形成接触孔170之后，还可以进行绝缘材料180的沉积，这样，可以在接触孔170的底部和侧壁覆盖绝缘材料180，参考图10所示。绝缘材料180可以形成单层结构，例如可以是氮化硅、氧化硅、氮氧化硅等，也可以形成多层结构，例如氮化硅、氧化硅、氮氧化硅等的叠层。在本实施例中，绝缘材料可以是氧化硅。绝缘材料的沉积方式可以是化学气相沉积(Chemical Vapor Deposition，CVD)。绝缘材料180用于后续在接触孔170形成的金属填充材料与衬底100之间的绝缘隔离，从而提高器件的可靠性和性能。
在本申请的实施例中，在沉积绝缘材料之后，可以利用刻蚀工艺去除接触孔170底部的绝缘材料，以便暴露伪沟道孔130的连接孔150内填充的金属层160，保留接触孔170侧壁的绝缘材料180，参考图11所示。具体的，可以利用干法刻蚀工艺去除接触孔170底部的绝缘材料。干法刻蚀工艺可以利用氯气或含氟气体，含氟气体可以是四氟化碳(CF4)。
在利用刻蚀工艺去除接触孔170底部的绝缘材料之后，还可以利用湿法清洗工艺对接触孔170进行清洗，以便清洗掉刻蚀后留下的残渣。在湿法清洗之后，在接触孔170内填充金属，以便形成接触190，用于后续的电引出，接触孔170侧壁的绝缘材料180包围接触190，接触孔170侧壁的绝缘材料180用于隔离接触190与衬底100，参考图12所示。在接触孔170内填充导电材料，例如铜、钨等金属材料。在本实施例中，填充的导电材料为金属钨。
在本申请的实施例中，栅线隔离缝隙120靠近存储区域2000，在栅线隔离缝隙中填充绝缘材料之后，该绝缘材料用于对后续在不同的存储区域形成的存储单元进行隔离。也就是说，栅线隔离缝隙120中不形成连接孔150。为了对不同的存储区域的衬底100进行隔离，可以从衬底100进行刻蚀以形成贯穿衬底100的隔离通孔200，隔离通孔200靠近存储区域2000并暴露位于栅线隔离缝隙120内的第二绝缘层141参考图9所示。
隔离通孔200可以是和接触孔170同时刻蚀得到的，也可以是不同时进行刻蚀得到的，本申请实施例不具体限定隔离通孔200和接触孔170进行刻蚀的顺序。
在本申请的实施例中，在经过刻蚀得到贯穿衬底100的隔离通孔200之后，可以在隔离通孔200中沉积和填充绝缘材料，以形成深沟槽隔离层210，深沟槽隔离层210用于对不同的存储区域的衬底100进行隔离，参考图10所示。
在实际应用中，隔离通孔200可以是和接触孔170同时刻蚀得到的，之后可以在隔离通孔200和接触孔170中同时沉积和填充绝缘材料，节约工艺流程，降低工艺成本。
参考图13所示，利用伪存储区域1000对多个存储区域2000进行隔离，多个存储区域2000的堆叠层110中形成有沟道孔220，沟道孔220贯穿110堆叠层至衬底100，沟道孔220内依次形成有存储功能层221和沟道层222。
具体的，在衬底100上形成堆叠层110之后，可以刻蚀堆叠层110形成沟道孔220，沟道孔220用于后续形成存储单元串。
形成沟道孔220的方法可以为：在堆叠层110表面形成硬掩膜层，硬掩膜层例如可以为氧化硅、氮化硅层；而后在硬掩模层表面旋涂光刻胶层，通过曝光、显影等步骤形成图案化的光刻胶层，光刻胶的图案可以由3D NAND存储器制造工艺中用于形成沟道孔的掩膜板确定；将图案转移至硬掩膜层上；而后以硬掩膜层为遮蔽对堆叠层110进行刻蚀，形成贯穿堆叠层110的沟道孔220，该沟道孔220可以贯穿至衬底100中。在形成沟道孔220之后，可以去除硬掩模层以及光刻胶层。具体实施时，沟道孔220可以贯穿堆叠层110至衬底100中。
而后，在沟道孔220中依次形成存储功能层221以及沟道层222，存储功能层221可以包括依次层叠的阻挡层、电荷存储层以及隧穿(Tunneling)层。在具体的实施例中，阻挡层、电荷存储层以及隧穿层可以为ONO叠层，ONO(Oxide-Nitride-Oxide)叠层即氧化物、氮化物和氧化物的叠层，沟道层222可以为多晶硅层。
在本申请的实施例中，可以在沟道孔220中依次层叠阻挡层、电荷存储层以及隧穿层形成存储功能层221，而后在存储功能层221的侧壁形成沟道层222，可以在沟道层222之间形成绝缘材料的填充层，填充层可以为氧化硅层。在具体的实施例中，可以在存储单元串上方形成导电层，导电层用于形成存储单元串的上选通管器件，导电层还将形成互连结构，以进一步形成位线。而后，可以在堆叠层110上方形成介质层，该介质层用于保护形成的存储功能层以及导电层，介质层例如可以为氧化硅、氮化硅等。在具体的实施例中，可以在堆叠层110上方沉积介质层材料，而后进行平坦化工艺，从而在堆叠层上方形成厚度均匀的介质层，例如可以采用化学机械研磨进行介质层的平坦化。
在本申请的实施例中，可以在形成栅线隔离缝隙120之前，形成沟道孔220，以及在沟道孔220内形成存储功能层以及沟道层。
在本申请的实施例中，在向栅线隔离缝隙120中填充绝缘材料，形成位于栅线隔离缝隙中的第二绝缘层141之前，可以利用栅线隔离缝隙120刻蚀去除堆叠层110中的牺牲层111，形成开口，以便后续在开口中形成栅极层，具体是通过栅线隔离缝隙120在开口中形成栅极层，栅极层的材料为金属材料。
以上对本申请实施例的制造方法进行了详细的描述，此外，本申请实施例还提供了上述方法形成的3D NAND存储器件，参考图13所示，该存储器件包括：
衬底，所述衬底上形成有牺牲层和介质层交替层叠的堆叠层；
所述堆叠层中形成有多个栅线隔离缝隙和多个伪沟道孔，所述栅线隔离缝隙和所述多个伪沟道孔贯穿所述堆叠层至所述衬底；所述多个栅线隔离缝隙和多个伪沟道孔形成在伪存储区域，所述伪存储区域将所述堆叠层分为多个存储区域；
所述伪沟道孔中形成有第一绝缘层和连接孔；所述连接孔贯穿所述第一绝缘层至所述衬底；
所述连接孔内有金属填充。
可选地，还包括：
贯穿所述衬底以暴露所述连接孔内金属的接触孔以及贯穿所述衬底的隔离通孔；
所述接触孔内有金属填充，所述隔离通孔内形成有深沟槽隔离层。
可选地，还包括：
所述堆叠层上形成有键合层，所述键合层包括金属键合层；
所述金属键合层与所述连接孔内的金属电连接。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (10)

1.一种3D NAND存储器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有牺牲层和介质层交替层叠的堆叠层；
刻蚀所述堆叠层，以在所述堆叠层中形成多个栅线隔离缝隙和多个伪沟道孔，所述栅线隔离缝隙和所述伪沟道孔贯穿所述堆叠层至所述衬底，所述多个栅线隔离缝隙和多个伪沟道孔形成在伪存储区域，所述伪存储区域将所述堆叠层分为多个存储区域；
向所述伪沟道孔填充绝缘材料，以在所述伪沟道孔中形成第一绝缘层；
刻蚀所述第一绝缘层，形成连接孔，所述连接孔贯穿所述第一绝缘层至所述衬底；
进行所述连接孔的金属填充。
2.根据权利要求1所述的制造方法，其特征在于，还包括：
从所述衬底进行刻蚀以形成贯穿所述衬底的接触孔；所述接触孔暴露所述连接孔内填充的金属；
进行所述接触孔的金属填充。
3.根据权利要求2所述的制造方法，其特征在于，在进行所述接触孔的金属填充之前，还包括：
沉积绝缘材料；
去除所述接触孔底部的绝缘材料，保留所述接触孔侧壁的绝缘材料；
对所述接触孔湿法清洗。
4.根据权利要求1所述的制造方法，其特征在于，还包括：
向所述栅线隔离缝隙中填充绝缘材料。
5.根据权利要求4所述的制造方法，其特征在于，所述栅线隔离缝隙靠近所述存储区域，还包括：
从所述衬底进行刻蚀以形成贯穿所述衬底的隔离通孔；所述隔离通孔靠近所述存储区域并暴露所述栅线隔离缝隙的绝缘材料；
进行所述隔离通孔的绝缘材料填充，以形成深沟槽隔离层。
6.根据权利要求1所述的制造方法，其特征在于，所述存储区域的堆叠层中形成有沟道孔，所述沟道孔贯穿所述堆叠层至所述衬底，所述沟道孔内依次形成有存储功能层和沟道层；
在向所述栅线隔离缝隙中填充绝缘材料之前，还包括：
利用所述栅线隔离缝隙去除所述牺牲层，形成开口；
在所述开口中形成栅极层。
7.根据权利要求1所述的方法，其特征在于，在进行所述连接孔的金属填充之后，还包括：
在所述堆叠层上形成键合层，所述键合层包括金属键合层；
所述金属键合层与所述连接孔内的金属电连接。
8.一种3D NAND存储器件，其特征在于，包括：
衬底，所述衬底上形成有牺牲层和介质层交替层叠的堆叠层；
所述堆叠层中形成有多个栅线隔离缝隙和多个伪沟道孔，所述栅线隔离缝隙和所述多个伪沟道孔贯穿所述堆叠层至所述衬底；所述多个栅线隔离缝隙和多个伪沟道孔形成在伪存储区域，所述伪存储区域将所述堆叠层分为多个存储区域；
所述伪沟道孔中形成有第一绝缘层和连接孔；所述连接孔贯穿所述第一绝缘层至所述衬底；
所述连接孔内有金属填充。
9.根据权利要求8所述的器件，其特征在于，还包括：
贯穿所述衬底以暴露所述连接孔内金属的接触孔以及贯穿所述衬底的隔离通孔；
所述接触孔内有金属填充，所述隔离通孔内形成有深沟槽隔离层。
10.根据权利要求8所述的器件，其特征在于，还包括：
所述堆叠层上形成有键合层，所述键合层包括金属键合层；
所述金属键合层与所述连接孔内的金属电连接。
CN202111371139.3A 2021-11-18 2021-11-18 一种3d nand存储器件及其制造方法 Pending CN114038861A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202111371139.3A CN114038861A (zh) 2021-11-18 2021-11-18 一种3d nand存储器件及其制造方法
KR1020227044746A KR20230074415A (ko) 2021-11-18 2022-06-01 3d 메모리 디바이스 및 그 형성 방법
EP22817512.1A EP4205175A4 (en) 2021-11-18 2022-06-01 THREE-DIMENSIONAL MEMORY DEVICE AND TRAINING METHOD THEREFOR
PCT/CN2022/096598 WO2023087666A1 (en) 2021-11-18 2022-06-01 Three-dimensional memory device and method for forming the same
CN202280002313.3A CN116508409A (zh) 2021-11-18 2022-06-01 三维存储器器件及其形成方法
US17/846,612 US20230157027A1 (en) 2021-11-18 2022-06-22 Three-dimensional memory device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111371139.3A CN114038861A (zh) 2021-11-18 2021-11-18 一种3d nand存储器件及其制造方法

Publications (1)

Publication Number Publication Date
CN114038861A true CN114038861A (zh) 2022-02-11

Family

ID=80138136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111371139.3A Pending CN114038861A (zh) 2021-11-18 2021-11-18 一种3d nand存储器件及其制造方法

Country Status (1)

Country Link
CN (1) CN114038861A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023087666A1 (en) * 2021-11-18 2023-05-25 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and method for forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023087666A1 (en) * 2021-11-18 2023-05-25 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and method for forming the same

Similar Documents

Publication Publication Date Title
CN108565266B (zh) 形成三维存储器的方法以及三维存储器
CN110176461B (zh) 3d nand存储器及其形成方法
CN106024794B (zh) 半导体器件及其制造方法
CN109920792B (zh) 一种3d nand存储器件的制造方法
KR20210033038A (ko) 3차원 메모리 장치 및 그 제조 방법
US9379126B2 (en) Damascene conductor for a 3D device
CN110289265B (zh) 3d nand存储器的形成方法
CN113394229B (zh) 3d nand存储器及其形成方法
CN111952319A (zh) 一种3d nand存储器件及其制造方法
CN112018129A (zh) 一种3d nand存储器件及其制造方法
CN111463219A (zh) 一种3d nand存储器件及其制造方法
CN111430361A (zh) 一种3d nand存储器件的制造方法
CN112909005B (zh) 一种三维存储器及其制备方法
CN114388519A (zh) 三维存储器及其制备方法
CN109273456B (zh) 三维存储器的制造方法
CN112002695B (zh) 一种3d nand存储器件的制造方法
CN111540749B (zh) 三维存储器及其形成方法
CN114038861A (zh) 一种3d nand存储器件及其制造方法
CN111527604B (zh) 三维存储器件以及其制作方法
CN114038860A (zh) 一种3d nand存储器件及其制造方法
CN114093811A (zh) 一种3d nand存储器件及其制造方法
CN113921533A (zh) 一种三维存储器件及其制造方法
CN113571523A (zh) 三维存储器及其制备方法
CN111916460A (zh) 一种3d nand存储器件及其制造方法
CN113539954A (zh) 半导体结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination