CN113571523A - 三维存储器及其制备方法 - Google Patents
三维存储器及其制备方法 Download PDFInfo
- Publication number
- CN113571523A CN113571523A CN202110822473.XA CN202110822473A CN113571523A CN 113571523 A CN113571523 A CN 113571523A CN 202110822473 A CN202110822473 A CN 202110822473A CN 113571523 A CN113571523 A CN 113571523A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- buffer layer
- buffer
- dimensional memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000010410 layer Substances 0.000 claims abstract description 300
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000011229 interlayer Substances 0.000 claims abstract description 29
- 230000000149 penetrating effect Effects 0.000 claims abstract description 11
- 239000011810 insulating material Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 49
- 239000000463 material Substances 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
Abstract
本申请公开了一种三维存储器及其制备方法。所述三维存储器的制备方法包括：在衬底上设置包括多个阶梯台阶的叠层结构，每个阶梯台阶包括层间绝缘层和栅极牺牲层，栅极牺牲层的上表面的至少一部分暴露；在栅极牺牲层所暴露的表面上依次形成覆盖每个阶梯台阶的至少两个缓冲层；在至少两个缓冲层上方填充绝缘材料以形成介质层；以及形成贯穿介质层并延伸至相应栅极牺牲层的接触孔。所述三维存储器，包括：衬底；设置于所述衬底上的叠层结构，所述叠层结构包括形成多个阶梯台阶的交替堆叠的栅极层和层间绝缘层；以及覆盖多个阶梯台阶的至少两个缓冲层。
Description
技术领域
本申请涉及半导体器件领域，更具体地，涉及三维存储器及其制备方法。
背景技术
一般来说，三维存储器包括由栅极层和层间绝缘层交替堆叠形成的叠层结构，其中，通过位于叠层结构的阶梯区域的字线接触部实现外部电路与栅极的电连接。在三维存储器的实际制备过程中，为了实现字线接触部与叠层结构中的栅极层之间的电连接，需要在覆盖叠层结构的介质层中蚀刻形成显露出阶梯区域的各栅极层顶面的接触孔，然后在接触孔中填充导电材料以形成字线接触部。
然而，随着三维存储器集成程度的提高以及堆叠层数的增加，接触孔的深度日益加深，因而在形成接触孔的过程中极易造成栅极层击穿。在这种情况下，在接触孔中填充用于形成字线接触部的导电材料之后，会导致不同栅极层之间的短接(即不同层之间的字线桥接)，从而引发存储器的失效。
因此，需要一种三维存储器及其制备方法，有效地改善字线桥接问题，从而提高三维存储器的电性能或良率。
应当理解，该背景技术部分旨在部分地为理解该技术提供有用的背景。然而，该背景技术部分也可以包括在本文中所公开的主题的相应有效申请日之前不属于相关领域的技术人员已知或理解的内容的一部分的观点、构思或认识。
发明内容
为了解决或部分解决相关技术中存在的上述问题中，本申请的一方面提供了一种三维存储器及其制备方法。
根据本申请的一个方面提供的三维存储器制备方法可包括：在衬底上设置包括多个阶梯台阶的叠层结构，每个阶梯台阶包括层间绝缘层和栅极牺牲层，栅极牺牲层的上表面的至少一部分暴露；在栅极牺牲层所暴露的表面上依次形成覆盖每个阶梯台阶的至少两个缓冲层；在至少两个缓冲层上方填充绝缘材料以形成介质层；以及形成贯穿介质层并延伸至相应栅极牺牲层的接触孔。
在本申请的一个实施方式中，在栅极牺牲层所暴露的表面上依次形成覆盖每个阶梯台阶的至少两个缓冲层的步骤还可进一步包括：通过在栅极牺牲层所暴露的表面上沉积氧化硅基材料，形成第一缓冲层；以及通过在第一缓冲层上沉积ST SIN材料，形成第二缓冲层。
在本申请的一个实施方式中，所形成的介质层为叠层结构提供基本上平整的表面。
在本申请的一个实施方式中，形成贯穿介质层并延伸至相应栅极牺牲层的接触孔的步骤还可包括：形成贯穿介质层并延伸至第二缓冲层的接触孔；以及继续处理延伸至第二缓冲层的接触孔，以使其延伸至相应栅极牺牲层。例如，可采用气体刻蚀工艺使延伸至第二缓冲层的接触孔进一步延伸至栅极牺牲层。可选地，还可采用稀氢氟酸对延伸至第二缓冲层的接触孔进行高温刻蚀，以使其继续延伸至栅极牺牲层。
在本申请的一个实施方式中，所述三维存储器制备方法还可包括：在接触孔内填充导电材料以形成字线接触部。
在本申请的一个实施方式中，所述三维存储器制备方法还可包括：去除叠层结构中的栅极牺牲层以形成栅极间隙；以及在栅极间隙中填充导电材料以形成栅极层，其中，栅极层与字线接触部之间形成电连接。
本申请的另一方面提供了一种三维存储器，所述三维存储器可包括：衬底；叠层结构，叠层结构设置于衬底上，并包括形成多个阶梯台阶的交替堆叠的栅极层和层间绝缘层；以及覆盖多个阶梯台阶的至少两个缓冲层。
在本申请的一个实施方式中，至少两个缓冲层可包括第一缓冲层和第二缓冲层，其中，第一缓冲层覆盖阶梯台阶的顶面和侧壁，第二缓冲层覆盖第一缓冲层的顶面和侧壁。第一缓冲层和第二缓冲层中的每一个彼此之间厚度可不完全相同。
在本申请的一个实施方式中，所述三维存储器还可包括：介质层，位于阶梯台阶的第二缓冲层上，为叠层结构提供相对平整的上表面。
在本申请的一个实施方式中，所述三维存储器还可包括：字线接触部，贯穿介质层并延伸至相应栅极层。
在本申请的一个实施方式中，所述三维存储器还可包括：虚拟沟道结构，贯穿介质层和叠层结构并延伸至衬底，并以预定间距排列在所述字线接触部周围。
本申请的方案通过在阶梯台阶顶面的层间绝缘层上形成至少两个缓冲层，以保证形成接触孔时先着陆在缓冲层上，然后继续刻蚀接触孔以使不同位置处的接触孔几乎同时着陆到其相应的栅极层，从而有效地避免在形成接触孔过程造成栅极层击穿的问题，并改善了所形成的接触孔的关键尺寸。相比于相关技术，本申请的方案改善了阶梯区域的工艺可控性，有效地避免了在接触孔形成过程中所导致的不同栅极层之间的字线桥接，并保证了后续工艺窗。
附图说明
通过参照以下附图对非限制性实施方式所作出的详细描述，本申请的其它特征、目的和优点将会变得更为显而易见。本申请的实施方式在附图的图示中以示例性的方式而非限制性的方式示出，在附图中，相同的附图标记指示类似的元件。其中：
图1是根据本申请的一个实施方式的三维存储器的制备方法的流程图；
图2是根据本申请的一个实施方式设置衬底和叠层结构之后局部截面示意图；
图3是根据本申请的一个实施方式在阶梯区域形成阶梯台阶之后存储器结构的局部截面示意图；
图4是根据本申请的一个实施方式形成覆盖每个阶梯台阶的第一缓冲层之后存储器结构的局部截面示意图；
图5是根据本申请的一个实施方式形成覆盖第一缓冲层的第二缓冲层之后存储器结构的局部截面示意图；
图6是根据本申请的一个实施方式在阶梯台阶上方形成介质层之后存储器结构的局部截面示意图；
图7是根据本申请的一个实施方式在栅极置换之后存储器结构的局部截面示意图；
图8是根据本申请的一个实施方式在形成贯穿介质层并延伸至第二缓冲层的接触孔之后存储器结构的局部截面示意图；
图9是根据本申请的一个实施方式在继续刻蚀接触孔以使其延伸至相应的栅极层之后存储器结构的局部截面示意图；以及
图10是根据本申请的一个实施方式在接触孔内填充导电材料之后存储器结构的局部截面示意图。
具体实施方式
为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
在附图中，为了便于说明，已稍微调整了元素的大小、尺寸和形状。附图仅为示例而并非严格按比例绘制。另外，在本申请中，各步骤处理描述的先后顺序并不必然表示这些处理在实际操作中出现的顺序，除非有明确其它限定或者能够从上下文推导出的除外。
还应理解的是，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。另外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独元件。另外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
另外，可在本文中使用相对术语，诸如“下”或“底”以及“上”或“顶”来描述如图中所示的一个元件与另一元件的关系。应当理解，除了图中描绘的定向之外，相对术语旨在包含设备的不同定向。在示例性实施方式中，当图之一中的设备被翻转时，被描述为在其它元件的“下”侧上的元件将随之被定向在其它元件的“上”侧上。因此，取决于图的特定定向，示例性术语“下”可以包含“下”和“上”两种定向。类似地，当图之一中的设备被翻转时，被描述为在其它元件“下方”或“下面”的元件将随之被定向在其它元件“上方”。因此，示例性术语“下方”或“下面”可以包含上方和下方两种定向。
除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
如本文所使用的，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底的顶面的材料可以被图案化或者可以保持未图案化。另外，衬底可以包括各种各样的半导体材料，诸如硅、锗、砷化镓、磷化铟等。可选地，衬底可以由诸如玻璃、塑料或蓝宝石晶圆的非导电材料来制成。
如本文所使用的，术语“层”指的是包括具有厚度的区域的材料部分。层可以在整个下层或上层结构之上延伸，或者可以具有比下层或上层结构的范围小的范围。进一步地，层可以是均匀的或不均匀的连续结构的区域，其中不均匀的连续结构具有比连续结构的厚度小的厚度。例如，层可以位于连续结构的顶表面与底表面之间或者顶表面和底表面处的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面进行延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、其之上和/或其之下具有一个或多个层。层可以包含多个层。
如本文所使用的，术语“三维存储器”是指在横向地定向的衬底上具有垂直地定向的存储单元晶体管串(在本文中称为“存储串”)的半导体器件，使得存储串在相对于衬底的垂直方向上延伸。如本文所使用的，术语“垂直的/垂直地”意指名义上垂直于衬底的横向表面。
在下文中描述了本申请的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本申请。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本申请。
需要说明的是，在不冲突的情况下，本申请中的实施方式及实施方式中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。
下面将参考附图并结合实施方式来详细说明本申请。
本申请提供了一种三维存储器的制备方法1000，图1示出了根据本申请的一个实施方式的制备方法1000的流程图。如图1所示，三维存储器的制备方法1000可包括以下步骤：
S1：在衬底100上设置包括多个阶梯台阶300的叠层结构200，每个阶梯台阶300包括层间绝缘层210和栅极牺牲层220，层间绝缘层210的上表面的至少一部分暴露(参见图2和图3)；
S2：依次形成覆盖每个阶梯台阶300至少两个缓冲层，例如第一缓冲层400和第二缓冲层410(参见图4和图5)；
S3：在阶梯台阶300上方形成介质层500，为叠层结构200的阶梯区域提供平坦的上表面(参见图6)；
S4：形成贯穿介质层500并延伸至相应栅极层230的接触孔600(参见图7至图9)；以及
S5：在接触孔600内填充导电材料形成字线接触部610(参见图10)。
在相关技术中，随着叠层数量的增加，接触孔的形成容易造成栅极牺牲层之下的层间绝缘层甚至下一层栅极牺牲层的损坏，从而导致不同栅极层之间的短接，引发存储器失效。
如上所述，本申请的方案是在形成阶梯台阶后，在阶梯台阶顶面的层间绝缘层上依次形成至少两个缓冲层，从而在形成接触孔时使其先着陆到缓冲层，然后继续刻蚀接触孔以保证不同区域的接触孔几乎同时着陆到栅极层，并且在继续刻蚀过程中还可改善接触孔的关键尺寸。相比于相关技术，本申请的方案改善了各个阶梯台阶结构上的工艺可控性，有效地避免了在接触孔形成过程中所导致的不同栅极层之间的字线桥接，并保证了后续工艺窗。
下面将结合图2至图10详细说明上述制备方法1000中的各步骤的具体工艺。
步骤S1
图2是根据本申请的一个实施方式设置的衬底100和叠层结构200的局部截面示意图。图3是根据本申请的一个实施方式在阶梯区域形成阶梯台阶300之后存储器结构的局部截面示意图。
如图2和图3所示，在该步骤中，在衬底100上设置包括多个阶梯台阶300的叠层结构200，进一步地，该步骤可包括以下子步骤：
S1-1：设置衬底100，并在衬底100上方交替堆叠层间绝缘层210和栅极牺牲层220以形成叠层结构200，叠层结构200包括阶梯区域(参见图2)；
S1-2：将阶梯区域中的层间绝缘层210和栅极牺牲层220形成为具有多个阶梯台阶300的阶梯形式，每个阶梯台阶300的顶面分别显露出相应的层间绝缘层210的至少一部分(参见图3)。
如图2所示，在步骤S1-1中，先设置衬底100，然后在衬底100上交替堆叠层间绝缘层210和栅极牺牲层220以形成叠层结构200，其中，叠层结构200可包括核心区域(布置有存储单元)和阶梯区域(布置有字线连接结构)。
在本申请的各种实施方式中，所设置的衬底100可以例如是，单晶硅(Si)衬底、单晶锗(Ge)衬底、硅锗(GeSi)衬底、碳化硅(SiC)衬底，或者绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底，或者包括其它元素半导体或化合物半导体的衬底，诸如GaAs、InP或SiC等。衬底100还可以是叠层结构，例如Si/SiGe等；或其它外延结构，例如绝缘体上锗硅(SGOI)等。
在本申请的各种实施方式中，在衬底100上形成叠层结构200可以通过一个或多个沉积工艺来实现。其中，沉积工艺包括但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其任何组合。应理解的是，层间绝缘层210和栅极牺牲层220的数量和厚度不限于图1中所示的数量和厚度，在不背离本申请的构思的情况下，本领域技术人员可以根据需要设置任意数量和厚度的层间绝缘层210和栅极牺牲层220。另外，层间绝缘层210和栅极牺牲层220的材料可选择本领域中已知的合适材料。例如，层间绝缘层210可以是氧化物层(诸如氧化硅)，栅极牺牲层220可以是氮化物层(诸如氮化硅)。
叠层结构200可具有核心区域(未示出)和阶梯区域(如图2所示)，其中，核心区域用于形成阵列存储单元串，这些存储单元串为垂直于衬底100方向上形成的多个互连的存储单元；阶梯区域用于形成栅极牺牲层220上的字线接触部以从中引出电流。
应注意的是，为了简明清晰地阐述本申请，本文仅以包括单个子叠层的叠层结构200为例对工艺过程进行说明，本领域技术人员应当理解的是，叠层结构200还可包括多个子叠层，即叠层结构200可由单个子叠层形成也可由多个子叠层依次堆叠形成。还应注意的是，为了清晰起见，在本申请的各附图中，仅示出叠层结构200处于阶梯区域的部分。
如图3所示，在步骤S1-2中，在阶梯区域形成多个阶梯台阶300。作为示例，首先可通过使用图案化掩膜(未示出)对叠层结构200进行重复的蚀刻-修剪工艺，从而在阶梯区域中形成多个阶梯台阶300。其中，图案化掩膜可包括光致抗蚀剂或者基于碳的聚合物材料，并可以在形成阶梯台阶300之后去除。参考图3，所形成的每个阶梯台阶300的顶面分别显露出位于相应层的层间绝缘层210的至少一部分。也就是说，每个阶梯台阶300至少包括一个层级，每个层级从上至下依次包括层间绝缘层210和栅极牺牲层220。
在本申请的各个实施方式中，阶梯台阶可以在叠层结构的中心位置处形成，还可以在叠层结构的一侧边缘或多侧边缘形成。作为示例，处于中心位置的阶梯区域还可包括依次设置的第一连接区、第二连接区以及第三连接区，仅第二连接区中形成有阶梯台阶，位于第二连接区两侧的第一连接区和第三连接区中不形成阶梯台阶。
在本申请的各个实施方式中，阶梯台阶的高度可以沿远离叠层结构的核心区域方向逐步递增，也可以沿远离叠层结构的核心区域方向逐步降低，还可以相对于中心对称地设置。在本申请的各个实施方式中，阶梯台阶的各个阶梯台阶可显露出相应的层间绝缘层的部分顶面，也可显露出相应的栅极牺牲层的部分顶面。在本申请的各个实施方式中，阶梯区域可以是单阶梯台阶结构，还可以是分区阶梯台阶，分区阶梯台阶可以具有不同的分区(例如，3分区、4分区或更多分区等)。
应注意的是，为了简明清晰地阐述本申请，在本文的各附图仅示出了每个阶梯台阶包括一个层级的情形。还应注意的是，阶梯台阶的个数可以根据需要来调整，这取决于叠层结构中栅极牺牲层的个数以及每个阶梯台阶包含的层级数量。
步骤S2
图4是根据本申请的一个实施方式形成覆盖每个阶梯台阶300的第一缓冲层400之后存储器结构的局部截面示意图。图5是根据本申请的一个实施方式形成覆盖第一缓冲层400的第二缓冲层410之后存储器结构的局部截面示意图。
如图4和图5所示，在该步骤中，依次形成覆盖每个阶梯台阶300的第一缓冲层400和第二缓冲层410，进一步地，该步骤可包括以下子步骤：
S2-1：形成覆盖每个阶梯台阶顶面和侧壁的第一缓冲层400(参见图4)；
S2-2：形成覆盖每个第一缓冲层顶面和侧壁的第二缓冲层410(参见图5)。
如图4所示，在步骤S2-1中，在每个阶梯台阶300的顶面和侧壁形成第一缓冲层400。第一缓冲层400覆盖了栅极牺牲层220在各个阶梯台阶300顶面上所暴露的部分；并且覆盖了各个阶梯台阶300的侧壁，即位于每层侧壁所暴露的栅极牺牲层220和层间绝缘层210的共同侧壁上。
作为示例，可通过一种或多种沉积工艺在每个阶梯台阶300的顶面和侧壁形成第一缓冲层400，该工艺包括但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其任何组合。例如，可以通过原子层沉积工艺形成第一缓冲层400。
作为示例，形成第一缓冲层400的材料可以为氧化硅基材料。例如，形成第一缓冲层400的材料可选用SiOx。
如图5所示，在步骤S2-2中，在第一缓冲层400的顶面和侧壁形成第二缓冲层410。第二缓冲层410覆盖了第一缓冲层400在各个阶梯台阶300顶面上所暴露的部分；并且覆盖了第一缓冲层400的侧壁，即位于每层侧壁所暴露的栅极牺牲层220、层间绝缘层210和第一缓冲层400的共同侧壁上。
作为示例，可通过一种或多种沉积工艺在每个阶梯台阶300的顶面和侧壁形成第二缓冲层410，该工艺包括但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其任何组合。例如，可以通过原子层沉积工艺形成第二缓冲层410。
作为示例，形成第二缓冲层410的材料可以是氮化硅基材料。例如，形成第二缓冲层410的材料可选用ST SIN。
应注意的是，为了简洁起见，本文仅示出两个缓冲层的示例。然而，本领域技术人员可以根据实际需要，以相同或相似的方式形成更多个缓冲层。因而，上述实施方式不应解释为对本申请进行限定。
步骤S3
图6是根据本申请的一个实施方式在阶梯台阶300上方形成介质层500之后存储器结构的局部截面示意图。
如图6所示，在步骤S3中，在阶梯台阶300上方形成介质层500。可以看出，介质层500填充阶梯台阶300上方直至叠层结构200顶部。
作为示例，介质层500可通过沉积氧化物形成，所述氧化物可选自例如氧化硅基材料。在本申请的一个实施方式中，介质层500可由基于TEOS的氧化硅填充形成。介质层500可为多层结构，先形成具有良好阶梯台阶覆盖性的第一子膜层，例如可以为高密度等离子体(HDP)沉积的氧化硅(SiO2)或原子层沉积(ALD)的氧化硅等；然后继续形成具有高填充效率的第二子膜层，第二子膜层例如可以为基于TEOS的氧化硅(TESO-based SiO2)等。其中，第一子膜层的密度高于第二子膜层的密度，由此第一子膜层具有良好阶梯台阶覆盖性，而第二子膜层具有高的填充效率。
作为示例，还可进一步采用化学机械研磨等工艺对介质层500进行平坦化处理，使得介质层500为叠层结构200的阶梯区域提供基本平坦的上表面。
步骤S4
图7是根据本申请的一个实施方式在栅极置换之后存储器结构的局部截面示意图。图8是根据本申请的一个实施方式形成贯穿介质层500并延伸至第二缓冲层410的接触孔600之后存储器结构的局部截面示意图。图9是根据本申请的一个实施方式继续刻蚀接触孔600以使其延伸至相应的栅极层230之后存储器结构的局部截面示意图。
如图7至图9所示，在步骤S4中，形成延伸至相应的栅极层230的接触孔600，进一步地，该步骤可包括以下子步骤：
S4-1：对栅极牺牲层220进行栅极置换以形成栅极层230在形成接触孔600之前可以进行栅极置换(参见图7)；
S4-2：形成贯穿介质层500并延伸至第二缓冲层410的接触孔600(参见图8)；以及
S4-3：继续处理接触孔600以使其延伸至相应的栅极层230(参见图9)。
如图7所示，在步骤S4-1中，可以在形成接触孔600之前对栅极牺牲层220进行栅极置换以形成栅极层230。应注意的是，此处仅为示例，栅极置换的步骤与形成接触孔的步骤不必限于本文所描述的顺序，而是可以任意顺序执行或并行地执行。
作为示例，在进行栅极置换时，例如可采用蚀刻工艺(例如湿法蚀刻)去除叠层结构200中的栅极牺牲层220；然后再填充诸如氮化钛、钨等导电材料，从而形成栅极层230。
作为示例，可以在叠层结构中形成贯穿叠层结构200的栅线隔离槽；基于栅线隔离槽去除叠层结构中的栅极牺牲层220以形成栅极间隙；并在栅极间隙中填充导电材料以形成栅极层，其中，栅极层与后续形成的字线接触部形成电连接。
如图8所示，在步骤S4-2中，在阶梯区域形成贯穿介质层500并延伸至第二缓冲层410的接触孔600。
作为示例，可通过光刻和蚀刻工艺在阶梯区域形成延伸至第二缓冲层410的多个接触孔600。其中，光刻掩膜定义出阶梯区域的接触孔位置，并且打开核心区域以及阶梯区域的栅线处。因而，核心区域以及阶梯区域上栅线处所覆盖的第二缓冲层410将被去除。
接着，在刻蚀接触孔600时着陆到缓冲层即停止。其中，接触孔600可仅延伸至第二缓冲层410的表面。或者，由于形成接触孔600过程中发生过蚀刻，接触孔600延伸至第一缓冲层400内、甚至贯穿第一缓冲层400延伸至下方的层间绝缘层210。
如图9所示，在步骤S4-3中，继续蚀刻接触孔600以使其延伸至相应的栅极层230。
作为示例，步骤S4-3可采用气体刻蚀工艺，各向同性地刻蚀接触孔600的侧壁及底部，从而有效地保证接触孔600的关键尺寸，进而保证后续工艺窗口。
作为另一示例，步骤S4-3还可采用高温稀氢氟酸(Dilute Hydrofluoric Acid，DHF)刻蚀工艺，进行各向同性的刻蚀以使接触孔600在有效保证其关键尺寸的同时继续延伸至相应的栅极层230。
常规的IMP方案使阶梯台阶中的SIN层发生变性，然后利用变性材料的刻蚀速率约为正常材料两倍的特性形成接触结构，但是这种工艺难以控制、一致性不易保证，容易造成栅极牺牲层之下的层间绝缘层甚至下一层栅极牺牲层的损坏，从而导致不同栅极层之间的短接。然而，从图9可看出，本申请的工艺过程基本上未对其下方的叠层结构造成损坏，并且有效地保证了接触孔的关键尺寸。
步骤S5
图10是根据本申请的一个实施方式在接触孔600内填充导电材料之后存储器结构的局部截面示意图。
如图10所示，在步骤S5中，在所形成的接触孔600内填充导电材料以形成字线接触部610。其中，字线接触部610与其相应的栅极层230形成电连接。
作为示例，在接触孔600中填充的导电材料可选用钨、铜、银、铂、铁和钴中的至少一种或其合金。作为示例，填充接触孔600可以通过原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其任何组合来实现。
在本申请的方案中，由于栅极层上覆盖有至少两个缓冲层，因而在后续形成用于将对应阶梯台阶的栅极层引出的接触孔时即使发生过蚀刻，字线接触部也不会与另一栅极层的栅线接触，从而可避免不同层的字线桥接。此外，通过继续刻蚀着陆在缓冲层上的接触孔，使得不同位置处的接触孔能够几乎同时着陆到栅极层，从而在保护下方叠层结构的同时还改善了所形成的接触孔的关键尺寸。
应当注意的是，上述各层材料的选择及其形成和去除的具体工艺仅是为了更为清楚简明地说明本申请，而不应解释为对本申请进行限定。
本申请另一方面提供了一种三维存储器。在本申请的一个实施方式中，如图10所示，一种三维存储器，可包括：衬底100；设置于衬底100上的叠层结构200，包括形成多个阶梯台阶300的交替堆叠的栅极层230和层间绝缘层210；至少两个缓冲层，覆盖多个阶梯台阶300，
在本申请的一个实施方式中，如图10所示，至少两个缓冲层可包括第一缓冲层400和第二缓冲层410，其中，第一缓冲层400覆盖阶梯台阶300的顶面和侧壁，第二缓冲层410覆盖第一缓冲层400的顶面和侧壁。
在本申请的一个实施方式中，如图10所示，第一缓冲层400和第二缓冲层410的厚度可以几乎相同。然而，可以根据需要将第一缓冲层400和第二缓冲层410的厚度设置为彼此不同。
在本申请的一个实施方式中，如图10所示，三维存储器还可包括介质层500，介质层500位于阶梯台阶300和第二缓冲层410上方，其中，位于相邻阶梯台阶300顶面上的第二缓冲层410由介质层500间隔开。作为示例，还可采用例如化学机械研磨等工艺对介质层500进行平坦化处理，使得介质层500可以为叠层结构200的阶梯区域提供平坦的上表面。
在本申请的一个实施方式中，如图10所示，三维存储器还可包括字线接触部610，字线接触部610贯穿介质层500并延伸至栅极层230，以与栅极层形成电连接。
在本申请的一个实施方式中，三维存储器还可包括：栅极层230，可通过去除叠层结构中的栅极牺牲层220，以形成暴露出缓冲层部分端部的栅极间隙，并在栅极间隙中填充导电材料而形成。
在本申请的一个实施方式中，三维存储器还可包括：虚拟沟道结构，贯穿介质层和叠层结构并延伸至衬底。虚拟沟道结构以预定间距排列在字线接触部610周围，以进一步地支撑保护字线接触部610。作为示例，虚拟沟道结构还可包括填充其内部的绝缘填充层。
由于在上文中描述制备方法1000时涉及的内容和结构可完全或部分地适用于在这里描述的三维存储器，因此与其相关或相似的内容在此不再赘述。
尽管在此描述了三维存储器的示例性制备方法和结构，但可以理解，一个或多个特征可以从该三维存储器的结构中被省略、替代或者增加。另外，所举例的各层及其材料仅仅是示例性的。
如上所述的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明。应理解的是，以上仅为本申请的具体实施方式，并不用于限制本申请。凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等均应包含在本申请的保护范围之内。
Claims (15)
1.一种三维存储器的制备方法，其特征在于，所述方法包括：
在衬底上形成包括多个阶梯台阶的叠层结构，每个所述阶梯台阶包括层间绝缘层和栅极牺牲层，所述栅极牺牲层的上表面的至少一部分暴露；
在所述栅极牺牲层所暴露的表面上依次形成覆盖每个所述阶梯台阶的至少两个缓冲层；
在所述至少两个缓冲层上方填充绝缘材料形成介质层；以及
形成贯穿所述介质层并延伸至相应栅极牺牲层的接触孔。
2.根据权利要求1所述的方法，其特征在于，在所述栅极牺牲层所暴露的表面上依次形成覆盖每个所述阶梯台阶的至少两个缓冲层包括：
通过在所述栅极牺牲层所暴露的表面上沉积氧化硅基材料，形成所述第一缓冲层；以及
通过在所述第一缓冲层上沉积ST SIN材料，形成所述第二缓冲层。
3.根据权利要求2所述的方法，其特征在于，所述介质层为所述叠层结构提供平整的表面。
4.根据权利要求3所述的方法，其特征在于，形成贯穿所述介质层并延伸至相应栅极牺牲层的接触孔包括：
形成贯穿所述介质层并延伸至所述第二缓冲层的接触孔；以及
继续处理延伸至所述第二缓冲层的所述接触孔，使其延伸至相应栅极牺牲层。
5.根据权利要求4所述的方法，其特征在于，继续处理延伸至所述第二缓冲层的所述接触孔使其延伸至所述栅极牺牲层包括：
采用气体刻蚀工艺使延伸至所述第二缓冲层的所述接触孔进一步延伸至所述栅极牺牲层。
6.根据权利要求4所述的方法，其特征在于，继续处理延伸至所述第二缓冲层的所述接触孔使其延伸至所述栅极牺牲层包括：
采用稀氢氟酸对延伸至所述第二缓冲层的所述接触孔进行高温刻蚀，以使其继续延伸至所述栅极牺牲层。
7.根据权利要求1-6中任一项所述的方法，其特征在于，还包括：
在所述接触孔内填充导电材料以形成字线接触部。
8.根据权利要求7所述的方法，其特征在于，还包括：
去除所述叠层结构中的所述栅极牺牲层以形成栅极间隙；以及
在所述栅极间隙中填充导电材料以形成栅极层，
其中，所述栅极层与所述字线接触部之间形成电连接。
9.一种三维存储器，其特征在于，包括：
衬底；
叠层结构，所述叠层结构设置于所述衬底上，并包括形成多个阶梯台阶的交替堆叠的栅极层和层间绝缘层；以及
至少两个缓冲层，所述至少两个缓冲层覆盖所述多个阶梯台阶。
10.根据权利要求9所述的三维存储器，其特征在于，所述至少两个缓冲层包括第一缓冲层和第二缓冲层，其中，所述第一缓冲层覆盖所述阶梯台阶的顶面和侧壁，所述第二缓冲层覆盖所述第一缓冲层的顶面和侧壁。
11.根据权利要求10所述的三维存储器，其特征在于，所述第一缓冲层选用的材料包括氧化硅基，以及所述第二缓冲层的材料包括ST SIN。
12.根据权利要求10所述的三维存储器，其特征在于，所述第一缓冲层和所述第二缓冲层中的每一个彼此之间厚度不完全相同。
13.根据权利要求9-12中任一项所述的三维存储器，其特征在于，所述三维存储器还包括：
介质层，位于所述阶梯台阶的所述第二缓冲层上，为所述叠层结构提供相对平整的上表面。
14.根据权利要求13所述的三维存储器，其特征在于，所述三维存储器还包括：
字线接触部，贯穿所述介质层并延伸至相应栅极层。
15.根据权利要求14所述的三维存储器，其特征在于，所述三维存储器还包括：
虚拟沟道结构，贯穿所述介质层和所述叠层结构并延伸至所述衬底，并以预定间距排列在所述字线接触部周围。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110822473.XA CN113571523A (zh) | 2021-07-21 | 2021-07-21 | 三维存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110822473.XA CN113571523A (zh) | 2021-07-21 | 2021-07-21 | 三维存储器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113571523A true CN113571523A (zh) | 2021-10-29 |
Family
ID=78165907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110822473.XA Pending CN113571523A (zh) | 2021-07-21 | 2021-07-21 | 三维存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113571523A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113838856A (zh) * | 2021-09-23 | 2021-12-24 | 长江存储科技有限责任公司 | 半导体器件的制备方法以及半导体器件 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170117222A1 (en) * | 2015-10-22 | 2017-04-27 | Hyuk Kim | Vertical memory devices and methods of manufacturing the same |
| CN108922891A (zh) * | 2018-07-23 | 2018-11-30 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| CN109427795A (zh) * | 2017-08-24 | 2019-03-05 | 美光科技公司 | 包括掺杂碳的氮化硅的半导体装置结构和相关方法 |
| US20190280001A1 (en) * | 2018-03-09 | 2019-09-12 | Sandisk Technologies Llc | Three-dimensional memory device containing replacement contact via structures and method of making the same |
| CN111564445A (zh) * | 2020-03-31 | 2020-08-21 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN112018129A (zh) * | 2020-09-04 | 2020-12-01 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| CN112164696A (zh) * | 2020-09-24 | 2021-01-01 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| US20210134830A1 (en) * | 2019-11-05 | 2021-05-06 | Yangtze Memory Technologies Co., Ltd. | Method and structure for forming stairs in three-dimensional memory devices |
| CN112909005A (zh) * | 2021-03-26 | 2021-06-04 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| CN113013174A (zh) * | 2021-03-26 | 2021-06-22 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
-
2021
- 2021-07-21 CN CN202110822473.XA patent/CN113571523A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170117222A1 (en) * | 2015-10-22 | 2017-04-27 | Hyuk Kim | Vertical memory devices and methods of manufacturing the same |
| CN109427795A (zh) * | 2017-08-24 | 2019-03-05 | 美光科技公司 | 包括掺杂碳的氮化硅的半导体装置结构和相关方法 |
| US20190280001A1 (en) * | 2018-03-09 | 2019-09-12 | Sandisk Technologies Llc | Three-dimensional memory device containing replacement contact via structures and method of making the same |
| CN108922891A (zh) * | 2018-07-23 | 2018-11-30 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| US20210134830A1 (en) * | 2019-11-05 | 2021-05-06 | Yangtze Memory Technologies Co., Ltd. | Method and structure for forming stairs in three-dimensional memory devices |
| CN111564445A (zh) * | 2020-03-31 | 2020-08-21 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN112018129A (zh) * | 2020-09-04 | 2020-12-01 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| CN112164696A (zh) * | 2020-09-24 | 2021-01-01 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| CN112909005A (zh) * | 2021-03-26 | 2021-06-04 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| CN113013174A (zh) * | 2021-03-26 | 2021-06-22 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113838856A (zh) * | 2021-09-23 | 2021-12-24 | 长江存储科技有限责任公司 | 半导体器件的制备方法以及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111223872B (zh) | 一种3d nand存储器及其制造方法 | |
| TWI699877B (zh) | 形成三維記憶體元件的閘極結構的方法 | |
| CN109920792B (zh) | 一种3d nand存储器件的制造方法 | |
| CN110062958A (zh) | 用于形成三维存储器件的方法 | |
| TW201814921A (zh) | 半導體裝置及其製造方法 | |
| US11456236B2 (en) | Vertical semiconductor devices including vertical memory cells and peripheral circuits under the vertical memory cells | |
| KR20170134928A (ko) | 반도체 장치의 제조 방법 | |
| JP7330301B2 (ja) | 接着層によって連結されるソースコンタクトを伴う三次元メモリデバイス、およびそれを形成するための方法 | |
| KR20100054461A (ko) | 반도체 소자 및 그의 제조방법 | |
| CN112909005B (zh) | 一种三维存储器及其制备方法 | |
| CN111799273A (zh) | 一种半导体器件及其制造方法 | |
| CN111668228B (zh) | 3d nand存储器及其形成方法 | |
| WO2022116785A1 (zh) | 三维存储器及其制造方法 | |
| CN113013174A (zh) | 一种三维存储器及其制备方法 | |
| CN113571523A (zh) | 三维存储器及其制备方法 | |
| CN112951840B (zh) | 一种三维存储器及其制备方法 | |
| KR20200141207A (ko) | 본딩 층 상의 활성 패턴들을 갖는 반도체 소자 형성 방법 및 관련된 반도체 소자들 | |
| CN114038861A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN112670294B (zh) | 半导体器件及其制作方法 | |
| CN114038860A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN114093811A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN111162079B (zh) | 选择性外延结构的形成方法及3d存储器件制造方法 | |
| WO2023082037A1 (zh) | 三维存储器及其制备方法 | |
| CN112993016B (zh) | 三维存储器结构及其制作方法 | |
| CN113035880B (zh) | 存储器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |