CN112993016B - 三维存储器结构及其制作方法 - Google Patents

三维存储器结构及其制作方法 Download PDF

Info

Publication number
CN112993016B
CN112993016B CN202110216450.4A CN202110216450A CN112993016B CN 112993016 B CN112993016 B CN 112993016B CN 202110216450 A CN202110216450 A CN 202110216450A CN 112993016 B CN112993016 B CN 112993016B
Authority
CN
China
Prior art keywords
channel hole
pseudo channel
gate line
line gap
stacked structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110216450.4A
Other languages
English (en)
Other versions
CN112993016A (zh
Inventor
刘力恒
长江
徐伟
许波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110216450.4A priority Critical patent/CN112993016B/zh
Publication of CN112993016A publication Critical patent/CN112993016A/zh
Application granted granted Critical
Publication of CN112993016B publication Critical patent/CN112993016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种三维存储器结构及其制作方法，制作方法包括：提供衬底及位于衬底上的堆叠结构；于堆叠结构形成贯穿堆叠结构的伪沟道孔，并在伪沟道孔中填充绝缘物；于堆叠结构形成贯穿堆叠结构的栅线缝隙，伪沟道孔与栅线间隙邻近排布，伪沟道孔的设置为：伪沟道孔与栅线缝隙之间的堆叠结构自沟道孔的中部边缘或/及两侧边缘凸入至伪沟道孔内，从而设置伪沟道孔的形状以增加伪沟道孔与栅线缝隙间的实际间距。本发明可以避免由于栅线缝隙底部尺寸收缩严重而影响后续工艺及造成存储器电性能异常的问题，同时，本发明不需要额外占用存储器的面积，在提升存储器性能的同时，保证存储器的集成度。

Description

三维存储器结构及其制作方法
技术领域
本发明属于半导体存储器设计及制造领域，特别是涉及一种三维存储器结构及其制作方法。
背景技术
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件。三维存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。
在NAND结构的三维存储器件中，阵列结构包括栅叠层结构、贯穿栅叠层结构的沟道柱以及位于栅极隔离槽中的导电通道，采用栅叠层结构提供选择晶体管和存储晶体管的栅极导体，采用沟道柱提供选择晶体管和存储晶体管的沟道层与栅介质叠层，以及采用通电沟道实现存储单元串的互连。NAND结构的三维存储器件写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的三维存储器件获得了广泛的应用。
在3D NAND存储器件的制造过程中，堆叠结构初始采用介质层与牺牲层交替层叠的方式形成，后续会利用贯通堆叠结构的栅线缝隙，将堆叠结构中的牺牲层的替换为栅极材料层，在这个过程中，为了避免堆叠结构的坍塌，尤其是在台阶区域，需要采用伪沟道孔对介质层进行支撑。伪沟道孔内填充通常为二氧化硅，而堆叠结构为二氧化硅与氮化硅交替而成，在刻蚀栅线缝隙的过程中，由于伪沟道孔与堆叠结构对等离子刻蚀的作用差异或者伪沟道孔与堆叠结构的应力差异，常常会导致邻近伪沟道孔的栅线缝隙的底部尺寸收缩，影响后续工艺的进行及造成存储器电性的异常。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维存储器结构及其制作方法，用于解决现有技术中栅线缝隙刻蚀过程底部尺寸收缩的问题。
为实现上述目的及其他相关目的，本发明提供一种三维存储器结构的制作方法，所述制作方法包括：提供衬底及位于衬底上的堆叠结构；于所述堆叠结构形成贯穿所述堆叠结构的伪沟道孔，并在所述伪沟道孔中填充绝缘物；于所述堆叠结构形成贯穿所述堆叠结构的栅线缝隙，所述伪沟道孔与所述栅线间隙邻近排布，所述伪沟道孔的设置为：所述伪沟道孔与所述栅线缝隙之间的所述堆叠结构自所述伪沟道孔的中部边缘或/及两侧边缘凸入至所述伪沟道孔内，从而设置所述伪沟道孔的形状以增加所述伪沟道孔与所述栅线缝隙间的实际间距。
可选地，所述制作方法还包括步骤：所述堆叠结构包括交替层叠的介质层及牺牲层，基于所述栅线缝隙腐蚀去除堆叠结构中的所述牺牲层，以形成栅极腔；于所述栅极腔及所述栅线缝隙中填充栅极材料层；去除所述栅线缝隙中的栅极材料层。
可选地，所述介质层包括二氧化硅层，所述牺牲层包括氮化硅层，所述栅极材料层包括金属钨层，所述绝缘物包括二氧化硅。
可选地，于所述堆叠结构形成贯穿所述堆叠结构的栅线缝隙的方法包括等离子体刻蚀。
可选地，所述伪沟道孔与所述栅线缝隙之间的所述堆叠结构自所述伪沟道孔的中部边缘凸入至所述伪沟道孔内，以使所述伪沟道孔垂直于所述堆叠结构层叠方向的截面的形状呈弧形。
可选地，所述伪沟道孔与所述栅线缝隙之间的所述堆叠结构自所述伪沟道孔的两侧边缘凸入至所述伪沟道孔内，以使所述伪沟道孔垂直于所述堆叠结构层叠方向的截面的形状呈三角形、四边形及六边形中的一种。
可选地，所述栅线缝隙包括主隔槽以及与所述主隔槽连通的拓展槽，所述拓展槽自所述主隔槽朝与所述栅线缝隙距离最近的所述伪沟道孔凸出。
本发明还提供一种三维存储器结构，所述三维存储器结构包括：衬底；堆叠结构，位于衬底上；伪沟道孔，贯穿所述堆叠结构，所述伪沟道孔中填充有绝缘物；栅线缝隙，贯穿所述堆叠结构，所述伪沟道孔与所述栅线间隙邻近排布，所述伪沟道孔的设置为：所述伪沟道孔与所述栅线缝隙之间的所述堆叠结构自所述伪沟道孔的中部边缘或/及两侧边缘凸入至所述伪沟道孔内，从而设置所述伪沟道孔的形状以增加所述伪沟道孔与所述栅线缝隙间的实际间距。
可选地，所述伪沟道孔与所述栅线缝隙之间的所述堆叠结构自所述伪沟道孔的中部边缘凸入至所述伪沟道孔内，以使所述伪沟道孔垂直于所述堆叠结构层叠方向的截面的形状呈弧形。
可选地，所述伪沟道孔与所述栅线缝隙之间的所述堆叠结构自所述伪沟道孔的两侧边缘凸入至所述伪沟道孔内，以使所述伪沟道孔垂直于所述堆叠结构层叠方向的截面的形状呈三角形、四边形及六边形中的一种。
可选地，所述栅线缝隙包括主隔槽以及与所述主隔槽连通的拓展槽，所述拓展槽自所述主隔槽朝与所述栅线缝隙距离最近的所述伪沟道孔凸出。
本发明还提供一种三维存储器结构的制作方法，所述制作方法包括：提供衬底及位于衬底上的堆叠结构；于所述堆叠结构形成贯穿所述堆叠结构的伪沟道孔，并在所述伪沟道孔中填充绝缘物；于所述堆叠结构形成贯穿所述堆叠结构的栅线缝隙，所述伪沟道孔所述栅线缝隙邻近排布，所述栅线缝隙包括主隔槽以及与所述主隔槽连通的拓展槽，所述拓展槽自所述主隔槽朝与所述栅线缝隙距离最近的所述伪沟道孔凸出。
可选地，还包括步骤：通过所述栅线缝隙腐蚀去除堆叠结构中的牺牲层，以形成栅极腔；于所述栅极腔及所述栅线缝隙中填充栅极材料层；去除所述栅线缝隙中的栅极材料层。
本发明还提供一种三维存储器结构，所述三维存储器结构包括：衬底；堆叠结构，位于所述衬底上；伪沟道孔，贯穿所述堆叠结构，所述伪沟道孔中填充有绝缘物；栅线缝隙，贯穿所述堆叠结构，所述伪沟道孔与所述栅线间隙邻近排布，所述栅线缝隙包括主隔槽以及与所述主隔槽连通的拓展槽，所述拓展槽自所述主隔槽朝与所述栅线缝隙距离最近的所述伪沟道孔凸出。
如上所述，本发明的三维存储器结构及其制作方法，具有以下有益效果：
本发明一方面将伪沟道孔与所述栅线缝隙之间的所述堆叠结构自所述伪沟道孔的中部边缘或/及两侧边缘凸入至所述伪沟道孔内，从而设置所述伪沟道孔的形状以增加所述伪沟道孔与所述栅线缝隙间的实际间距，另一方面，可以将栅线缝隙设置为主隔槽以及与所述主隔槽连通的拓展槽，所述拓展槽自所述主隔槽朝与所述栅线缝隙距离最近的所述伪沟道孔凸出，使得邻近伪沟道孔的栅线缝隙的宽度扩大，从而大大降低伪沟道孔对栅线缝隙的影响，避免由于栅线缝隙底部尺寸收缩严重而影响后续工艺及造成存储器电性能异常的问题，同时，上述设置不需要额外占用存储器的面积，在提升存储器性能的同时，保证存储器的集成度。
附图说明
图1～图3显示为一种3D NAND存储器件的制造流程所呈现的结构示意图。
图4显示为本发明实施例的三维存储器结构额制作方法步骤流程示意图。
图5～图15显示为本发明实施例的三维存储器结构的制作方法所呈现的结构示意图。
元件标号说明
101 栅线缝隙
102 伪沟道孔
103 栅极材料
104 栅极材料残留
201 栅线缝隙
2011 主隔槽
2012 拓展槽
202 伪沟道孔
203 中部凸入部
204 边缘凸入部
301 衬底
302 栅极材料层
303 介质层
S11～S16 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图3所示，其中，图2～图3显示为图1中A-A’处的截面结构示意图，在3DNAND存储器件的制造过程中，堆叠结构初始采用介质层与牺牲层交替层叠的方式形成，后续会利用贯通堆叠结构的栅线缝隙，将堆叠结构中的牺牲层的替换为栅极材料层，在制造三维存储器刻蚀栅线缝隙101的过程中，伪沟道孔102与栅线缝隙101邻近排布，如图1所示，由于伪沟道孔102与堆叠结构对等离子刻蚀的作用差异或者伪沟道孔102与堆叠结构的应力差异，常常会导致邻近伪沟道孔102的栅线缝隙101的底部尺寸收缩，如图2所示。之后，在栅极材料103沉积时，会使栅线缝隙封口而使底部栅极材料103的实际厚度大大增加，这会使得在栅线缝隙101内栅极材料103去除的过程中，难以将栅线缝隙101底部的栅极材料103完全去除而导致残留104，如图3所示，影响后续工艺的进行以及造成存储器电性的异常。
如图4～图15所示，其中图14～图15为图4中A-A’处的截面结构示意图，本实施例提供一种三维存储器结构的制作方法，所述制作方法包括以下步骤：
如图4所示，首先进行步骤1)S11，提供衬底301及位于衬底301上的堆叠结构。
作为示例，所述衬底301可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅)或GOI(绝缘体上锗)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底301为Si衬底。
堆叠结构可以形成在阱区(图未示出)上，阱区形成于衬底301中，阱区为核心存储区中存储器件的阵列共源区(Array Common Source)，可以通过P型或N型重掺杂来形成，在本实施例中，该阱区为P型重掺杂阱区，该阵列共源区后续可以通过栅线缝隙201引出。
堆叠结构可以由交替层叠的介质层303和牺牲层形成。具体的，在垂直于衬底301方向的沟道孔的通孔刻蚀时，所述牺牲层和介质层303具有接近1:1的干法刻蚀选择比；而在将平行于衬底301方向的牺牲层替代为栅极材料层302时，牺牲层和介质层303具有很高的湿法刻蚀选择比，例如可以为30:1甚至更高，堆叠结构的层数可以根据具体的需要来确定。在本实施例中，牺牲层例如可以为氮化硅(Si3N4)，介质层303例如可以为二氧化硅(SiO2)。
如图4及图5所示，然后进行步骤2)S12，于所述堆叠结构形成贯穿所述堆叠结构的伪沟道孔202，并在所述伪沟道孔202中填充绝缘物。
例如，通过对所述堆叠结构进行光刻及干法刻蚀，同时在所述堆叠结构形成沟道孔及伪沟道孔202，沟道孔用于最终形成存储串，伪沟道孔202用于在湿法腐蚀去除所述牺牲层时，对所述堆叠结构进行支撑。
接着，在所述伪沟道孔202中填充绝缘物，所述绝缘物例如为二氧化硅等，例如，可以采用如等离子体增强化学气相沉积工艺(PECVD)、高密度等离子体化学气相淀积(HDP)等在所述伪沟道孔202中填充二氧化硅，所述二氧化硅在后续湿法去除所述堆叠结构的牺牲层时，由于与氮化硅牺牲层具有较高的腐蚀选择比，会完整保留而起支撑作用。
如图4～图13所示，接着进行步骤3)，于所述堆叠结构形成贯穿所述堆叠结构的栅线缝隙201，所述伪沟道孔202与所述栅线间隙201邻近排布，所述伪沟道孔202的设置为：所述伪沟道孔202与所述栅线缝隙201之间的所述堆叠结构自所述伪沟道孔202的中部边缘或/及两侧边缘凸入至所述伪沟道孔202内，从而设置所述伪沟道孔202的形状以增加所述伪沟道孔202与所述栅线缝隙201间的实际间距。
栅线缝隙201成贯穿所述堆叠结构，沿字线(Word Line)将堆叠结构分割为多个存储区，该栅线缝隙201用于将堆叠结构中的牺牲层去除并替换为栅极材料层302，同时，该栅线缝隙201中还将用于形成衬底301中的阱区(阵列共源区)的接触，作为共源接触。具体的，可以通过刻蚀技术，例如可以为等离子体刻蚀工艺对所述堆叠结构进行刻蚀，直至贯通至衬底301，从而形成所述栅线缝隙201。
所述伪沟道孔202与所述栅线间隙201邻近排布，所述伪沟道孔202的设置为：所述伪沟道孔202与所述栅线缝隙201之间的所述堆叠结构自所述伪沟道孔202的中部边缘或/及两侧边缘凸入至所述伪沟道孔202内，从而设置所述伪沟道孔202的形状以增加所述伪沟道孔202与所述栅线缝隙201间的实际间距。本发明可以将所述伪沟道孔202保持在原有的位置，不需要额外增加伪沟道孔202与栅线缝隙201的初始间距，而通过堆叠结构自所述伪沟道孔202的中部边缘或/及两侧边缘凸入至所述伪沟道孔202内，从而设置所述伪沟道孔202的形状以增加所述伪沟道孔202与所述栅线缝隙201间的实际间距，从而避免由于伪沟道孔202中填充的绝缘物与堆叠结构的材料不一致而导致栅线缝隙201底部收缩的问题。
如图5所示，在一个具体的实施过程中，所述伪沟道孔202与所述栅线缝隙201之间的所述堆叠结构自所述伪沟道孔202的中部边缘凸入至所述伪沟道孔202内，所述堆叠结构包括自所述伪沟道孔202的中部边缘凸入至所述伪沟道孔202内的中部凸入部203，并以使得所述伪沟道孔202垂直于所述堆叠结构层叠方向的截面的形状呈弧形。
如图6所示，在又一具体实施过程中，所述伪沟道孔202与所述栅线缝隙201之间的所述堆叠结构自所述伪沟道孔202的两侧边缘凸入至所述伪沟道孔202内，所述堆叠结构包括自所述伪沟道孔202的两侧边缘凸入至所述伪沟道孔202内的边缘凸入部204，以使所述伪沟道孔垂直于所述堆叠结构层叠方向的截面的形状呈四边形，例如，所述四边形可以为菱形、矩形、正方形等。
如图7所示，在又一具体实施过程中，所述伪沟道孔202与所述栅线缝隙201之间的所述堆叠结构自所述伪沟道孔202的两侧边缘凸入至所述伪沟道孔202内，所述堆叠结构包括自所述伪沟道孔202的两侧边缘凸入至所述伪沟道孔202内的边缘凸入部204，以使所述伪沟道孔垂直于所述堆叠结构层叠方向的截面的形状呈三角形，所述三角形例如可以为等腰三角形、等边三角形等。
如图8所示，在又一具体实施过程中，所述伪沟道孔202与所述栅线缝隙201之间的所述堆叠结构自所述伪沟道孔202的两侧边缘凸入至所述伪沟道孔202内，所述堆叠结构包括自所述伪沟道孔202的两侧边缘凸入至所述伪沟道孔202内的边缘凸入部204，以使所述伪沟道孔垂直于所述堆叠结构层叠方向的截面的形状呈六边形，所述六边形例如为等边六边形等。
如图10～图13所示，为了进一步解决栅线缝隙201底部收缩的问题，在本实施例中，所述栅线缝隙201包括主隔槽2011以及与所述主隔槽2011连通的拓展槽2012，所述拓展槽2012自所述主隔槽2011朝与所述栅线缝隙距离最近的所述伪沟道孔202方向凸出，例如，所述拓展槽2012的凸出宽度可以为所述主隔槽2011宽度的十分之一至四分之一之间，所述拓展槽2012的长度可以与所述伪沟道孔的孔径相等或略大于所述伪沟道孔的孔径，同时，可以将所述伪沟道孔202垂直于所述堆叠结构层叠方向的截面的形状设置为上述的弧形、三角形、四边形、六边形等，如图10～13所示，从而更大限度的保证所述栅线缝隙201底部尺寸。
如图4所示，然后进行步骤4)S14，所述堆叠结构包括交替层叠的介质层303及牺牲层，基于所述栅线缝隙201腐蚀去除堆叠结构中的所述牺牲层，以形成栅极腔。
例如，可以采用酸法腐蚀去除所述堆叠结构中的牺牲层，在本实施例中，选择对氮化硅和氧化硅的高选择比的酸液，实现去除氮化硅的同时，避免氧化硅的去除，例如可以采用磷酸(H3PO4)进行氮化硅层的去除。
如图4及图14所示，接着进行步骤5)S15，于所述栅极腔及所述栅线缝隙201中填充栅极材料层302。
例如，可以利用栅线缝隙201，向栅极腔中填充栅极材料以形成栅极材料层302，该栅极材料层302为存储单元的控制栅。在本实施例中，栅极材料可以为金属材料层，例如金属钨层，金属钨层可以采用物理气相沉积(PVD)形成。由于栅极材料层302是自栅线缝隙201填充的，因此，栅极材料层302必然同时填充于所述栅线缝隙201中。通过上述步骤3)，保证了所述栅线缝隙201的底部具有较大的尺寸，因此，填充在所述栅极缝隙内的栅极材料层302不会提前封口，位于栅线缝隙201侧壁的栅极材料层302与位于栅线缝隙201底部的栅极材料层302的厚度基本相等。
如图4及图15所示，最后进行步骤6)S16，去除所述栅线缝隙201中的栅极材料层302。
例如，可以通过湿法腐蚀工艺去除所述栅线缝隙201中的栅极材料层302，由于栅线缝隙201侧壁的栅极材料层302与位于栅线缝隙201底部的栅极材料层302的厚度基本相等，因此，可以保证栅线缝隙201底部的栅极材料层302可以被完全去除。
本发明一方面将伪沟道孔202与所述栅线缝隙201之间的所述堆叠结构自所述伪沟道孔202的中部边缘或/及两侧边缘凸入至所述伪沟道孔202内，从而设置所述伪沟道孔202的形状以增加所述伪沟道孔202与所述栅线缝隙201间的实际间距，另一方面，可以将栅线缝隙201设置为主隔槽2011以及与所述主隔槽2011连通的拓展槽2012，所述拓展槽2012自所述主隔槽2011朝与所述栅线缝隙距离最近的所述伪沟道孔202方向凸出，使得邻近伪沟道孔202的栅线缝隙201的宽度扩大，从而大大降低伪沟道孔202对栅线缝隙201的影响，避免由于栅线缝隙201底部尺寸收缩严重而影响后续工艺及造成存储器电性能异常的问题，同时，上述设置不需要额外占用存储器的面积，在提升存储器性能的同时，保证存储器的集成度。
如图4本发明还提供一种三维存储器结构，所述三维存储器结构包括：衬底301；堆叠结构，位于衬底301上；伪沟道孔202，贯穿所述堆叠结构，所述伪沟道孔202中填充有绝缘物；栅线缝隙201，贯穿所述堆叠结构，所述伪沟道孔202与所述栅线间隙201邻近排布，所述伪沟道孔202的设置为：所述伪沟道孔202与所述栅线缝隙201之间的所述堆叠结构自所述伪沟道孔202的中部边缘或/及两侧边缘凸入至所述伪沟道孔202内，从而设置所述伪沟道孔202的形状以增加所述伪沟道孔202与所述栅线缝隙201间的实际间距。本发明可以将所述伪沟道孔202保持在原有的位置，不需要额外增加伪沟道孔202与栅线缝隙201的初始间距，而通过堆叠结构自所述伪沟道孔202的中部边缘或/及两侧边缘凸入至所述伪沟道孔202内，从而设置所述伪沟道孔202的形状以增加所述伪沟道孔202与所述栅线缝隙201间的实际间距，从而避免由于伪沟道孔202中填充的绝缘物与堆叠结构的材料不一致而导致栅线缝隙201底部收缩的问题。
如图5所示，在一个具体的实施过程中，所述伪沟道孔202与所述栅线缝隙201之间的所述堆叠结构自所述伪沟道孔202的中部边缘凸入至所述伪沟道孔202内，所述堆叠结构包括自所述伪沟道孔202的中部边缘凸入至所述伪沟道孔202内的中部凸入部203，并以使得所述伪沟道孔202垂直于所述堆叠结构层叠方向的截面的形状呈弧形。
如图6所示，在又一具体实施过程中，所述伪沟道孔202与所述栅线缝隙201之间的所述堆叠结构自所述伪沟道孔202的两侧边缘凸入至所述伪沟道孔202内，所述堆叠结构包括自所述伪沟道孔202的两侧边缘凸入至所述伪沟道孔202内的边缘凸入部204，以使所述伪沟道孔垂直于所述堆叠结构层叠方向的截面的形状呈四边形，例如，所述四边形可以为菱形、矩形、正方形等。
如图7所示，在又一具体实施过程中，所述伪沟道孔202与所述栅线缝隙201之间的所述堆叠结构自所述伪沟道孔202的两侧边缘凸入至所述伪沟道孔202内，所述堆叠结构包括自所述伪沟道孔202的两侧边缘凸入至所述伪沟道孔202内的边缘凸入部204，以使所述伪沟道孔垂直于所述堆叠结构层叠方向的截面的形状呈三角形，所述三角形例如可以为等腰三角形、等边三角形等。
如图8所示，在又一具体实施过程中，所述伪沟道孔202与所述栅线缝隙201之间的所述堆叠结构自所述伪沟道孔202的两侧边缘凸入至所述伪沟道孔202内，所述堆叠结构包括自所述伪沟道孔202的两侧边缘凸入至所述伪沟道孔202内的边缘凸入部204，以使所述伪沟道孔垂直于所述堆叠结构层叠方向的截面的形状呈六边形，所述六边形例如为等边六边形等。
如图10～图13所示，为了进一步解决栅线缝隙201底部收缩的问题，在本实施例中，所述栅线缝隙201包括主隔槽2011以及与所述主隔槽2011连通的拓展槽2012，所述拓展槽2012自所述主隔槽2011朝与所述栅线缝隙距离最近的所述伪沟道孔202方向凸出，同时，可以将所述伪沟道孔202垂直于所述堆叠结构层叠方向的截面的形状设置为上述的弧形、三角形、四边形、六边形等，如图10～13所示，从而更大限度的保证所述栅线缝隙201底部尺寸。
如图9所示，本发明在另一实施例中，还提供一种三维存储器结构的制作方法，其基本步骤可参考上述实施例，所述制作方法包括：1)提供衬底301及位于衬底301上的堆叠结构；2)于所述堆叠结构形成贯穿所述堆叠结构的伪沟道孔202，并在所述伪沟道孔202中填充绝缘物；3)于所述堆叠结构形成贯穿所述堆叠结构的栅线缝隙201，所述伪沟道孔202所述栅线缝隙201邻近排布，所述栅线缝隙201包括主隔槽2011以及与所述主隔槽2011连通的拓展槽2012，所述拓展槽2012自所述主隔槽2011朝与所述栅线缝隙距离最近的所述伪沟道孔202方向凸出；4)通过所述栅线缝隙201腐蚀去除堆叠结构中的牺牲层，以形成栅极腔；5)于所述栅极腔及所述栅线缝隙201中填充栅极材料层302；6)去除所述栅线缝隙201中的栅极材料层302。
如图9所示，本实施例还提供一种三维存储器结构，所述三维存储器结构包括：衬底301；堆叠结构，位于所述衬底301上；伪沟道孔202，贯穿所述堆叠结构，所述伪沟道孔202中填充有绝缘物；栅线缝隙201，贯穿所述堆叠结构，所述伪沟道孔202与所述栅线间隙邻近排布，所述栅线缝隙201包括主隔槽2011以及与所述主隔槽2011连通的拓展槽2012，所述拓展槽2012自所述主隔槽2011朝与所述栅线缝隙距离最近的所述伪沟道孔202方向凸出。
本实施例不需要改变伪沟道孔202的形状，仅需在栅线缝隙201的主隔槽2011基础上增加与所述主隔槽2011连通的拓展槽2012，以拓宽在伪沟道孔202邻近处的栅线缝隙201的宽度，从而大大降低伪沟道孔202对栅线缝隙201的影响，避免由于栅线缝隙201底部尺寸收缩严重而影响后续工艺及造成存储器电性能异常的问题。
如上所述，本发明的三维存储器结构及其制作方法，具有以下有益效果：
本发明一方面将伪沟道孔202与所述栅线缝隙201之间的所述堆叠结构自所述伪沟道孔202的中部边缘或/及两侧边缘凸入至所述伪沟道孔202内，从而设置所述伪沟道孔202的形状以增加所述伪沟道孔202与所述栅线缝隙201间的实际间距，另一方面，可以将栅线缝隙201设置为主隔槽2011以及与所述主隔槽2011连通的拓展槽2012，所述拓展槽2012自所述主隔槽2011朝与所述栅线缝隙距离最近的所述伪沟道孔202方向凸出，使得邻近伪沟道孔202的栅线缝隙201的宽度扩大，从而大大降低伪沟道孔202对栅线缝隙201的影响，避免由于栅线缝隙201底部尺寸收缩严重而影响后续工艺及造成存储器电性能异常的问题，同时，上述设置不需要额外占用存储器的面积，在提升存储器性能的同时，保证存储器的集成度。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种三维存储器结构，其特征在于，所述三维存储器结构包括：
衬底；
堆叠结构，位于所述衬底上；
伪沟道孔，贯穿所述堆叠结构，所述伪沟道孔中填充有绝缘物；
栅线缝隙，贯穿所述堆叠结构，所述伪沟道孔与所述栅线缝隙邻近排布，所述伪沟道孔与所述栅线缝隙之间的所述堆叠结构自所述伪沟道孔的中部边缘或/及两侧边缘凸入至所述伪沟道孔内，以增加所述伪沟道孔与所述栅线缝隙之间的间距。
2.根据权利要求1所述的三维存储器结构，其特征在于：所述伪沟道孔与所述栅线缝隙之间的所述堆叠结构自所述伪沟道孔的中部边缘凸入至所述伪沟道孔内，以使所述伪沟道孔垂直于所述堆叠结构层叠方向的截面的形状呈弧形。
3.根据权利要求1所述的三维存储器结构，其特征在于：所述伪沟道孔与所述栅线缝隙之间的所述堆叠结构自所述伪沟道孔的两侧边缘凸入至所述伪沟道孔内，以使所述伪沟道孔垂直于所述堆叠结构层叠方向的截面的形状呈三角形、四边形及六边形中的一种。
4.根据权利要求1所述的三维存储器结构，其特征在于：所述栅线缝隙包括主隔槽以及与所述主隔槽连通的拓展槽，所述拓展槽自所述主隔槽朝与所述栅线缝隙距离最近的所述伪沟道孔凸出。
5.一种三维存储器结构的制作方法，其特征在于，所述制作方法包括：
提供衬底及位于衬底上的堆叠结构；
于所述堆叠结构形成贯穿所述堆叠结构的伪沟道孔，并在所述伪沟道孔中填充绝缘物；
于所述堆叠结构形成贯穿所述堆叠结构的栅线缝隙，所述伪沟道孔与所述栅线缝隙邻近排布，所述伪沟道孔的设置为：所述伪沟道孔与所述栅线缝隙之间的所述堆叠结构自所述伪沟道孔的中部边缘或/及两侧边缘凸入至所述伪沟道孔内，以增加所述伪沟道孔与所述栅线缝隙之间的间距。
6.根据权利要求5所述的三维存储器结构的制作方法，其特征在于：还包括步骤：
所述堆叠结构包括交替层叠的介质层及牺牲层，基于所述栅线缝隙腐蚀去除堆叠结构中的所述牺牲层，以形成栅极腔；
于所述栅极腔及所述栅线缝隙中填充栅极材料层；
去除所述栅线缝隙中的栅极材料层。
7.根据权利要求6所述的三维存储器结构的制作方法，其特征在于：所述介质层包括二氧化硅层，所述牺牲层包括氮化硅层，所述栅极材料层包括金属钨层，所述绝缘物包括二氧化硅。
8.根据权利要求5所述的三维存储器结构的制作方法，其特征在于：于所述堆叠结构形成贯穿所述堆叠结构的栅线缝隙的方法包括等离子体刻蚀。
9.根据权利要求5所述的三维存储器结构的制作方法，其特征在于：所述伪沟道孔与所述栅线缝隙之间的所述堆叠结构的中部边缘凸入至所述伪沟道孔内，以使所述伪沟道孔垂直于所述堆叠结构层叠方向的截面的形状呈弧形。
10.根据权利要求5所述的三维存储器结构的制作方法，其特征在于：所述伪沟道孔与所述栅线缝隙之间的所述堆叠结构自所述伪沟道孔的两侧边缘凸入至所述伪沟道孔内，以使所述伪沟道孔垂直于所述堆叠结构层叠方向的截面的形状呈三角形、四边形及六边形中的一种。
11.根据权利要求5～10任意一项所述的三维存储器结构的制作方法，其特征在于：所述栅线缝隙包括主隔槽以及与所述主隔槽连通的拓展槽，所述拓展槽自所述主隔槽朝与所述栅线缝隙距离最近的所述伪沟道孔凸出。
12.一种三维存储器结构，其特征在于，所述三维存储器结构包括：
衬底；
堆叠结构，位于所述衬底上；
伪沟道孔，贯穿所述堆叠结构，所述伪沟道孔中填充有绝缘物；
栅线缝隙，贯穿所述堆叠结构，所述伪沟道孔与所述栅线缝隙邻近排布，所述栅线缝隙包括主隔槽以及与所述主隔槽连通的多个拓展槽，每个所述拓展槽自所述主隔槽朝与所述栅线缝隙距离最近的所述伪沟道孔凸出，每个所述拓展槽与其所朝向凸出的所述伪沟道孔一一对应。
13.一种三维存储器结构的制作方法，其特征在于，所述制作方法包括：
提供衬底及位于衬底上的堆叠结构；
于所述堆叠结构形成贯穿所述堆叠结构的伪沟道孔，并在所述伪沟道孔中填充绝缘物；
于所述堆叠结构形成贯穿所述堆叠结构的栅线缝隙，所述伪沟道孔所述栅线缝隙邻近排布，所述栅线缝隙包括主隔槽以及与所述主隔槽连通的多个拓展槽，每个所述拓展槽自所述主隔槽朝所述伪沟道孔凸出，每个所述拓展槽与其所朝向凸出的所述伪沟道孔一一对应。
14.根据权利要求13所述的三维存储器结构的制作方法，其特征在于：还包括步骤：
通过所述栅线缝隙腐蚀去除堆叠结构中的牺牲层，以形成栅极腔；
于所述栅极腔及所述栅线缝隙中填充栅极材料层；
去除所述栅线缝隙中的栅极材料层。
CN202110216450.4A 2021-02-26 2021-02-26 三维存储器结构及其制作方法 Active CN112993016B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110216450.4A CN112993016B (zh) 2021-02-26 2021-02-26 三维存储器结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110216450.4A CN112993016B (zh) 2021-02-26 2021-02-26 三维存储器结构及其制作方法

Publications (2)

Publication Number Publication Date
CN112993016A CN112993016A (zh) 2021-06-18
CN112993016B true CN112993016B (zh) 2023-05-30

Family

ID=76351010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110216450.4A Active CN112993016B (zh) 2021-02-26 2021-02-26 三维存储器结构及其制作方法

Country Status (1)

Country Link
CN (1) CN112993016B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102485088B1 (ko) * 2015-11-10 2023-01-05 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102649162B1 (ko) * 2017-02-27 2024-03-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102385565B1 (ko) * 2017-07-21 2022-04-12 삼성전자주식회사 수직형 메모리 장치
KR20210041078A (ko) * 2018-10-11 2021-04-14 양쯔 메모리 테크놀로지스 씨오., 엘티디. 수직 메모리 장치

Also Published As

Publication number Publication date
CN112993016A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
CN110176461B (zh) 3d nand存储器及其形成方法
CN110211966B (zh) 一种3d nand存储器件及其制造方法
CN109920792B (zh) 一种3d nand存储器件的制造方法
TW201842654A (zh) 三維記憶體的開口布局
CN111403390B (zh) 一种半导体结构及其制作方法和三维存储器件
US11348938B2 (en) Methods of manufacturing a vertical memory device
US11063060B2 (en) Methods of manufacturing a vertical memory device
TWI772958B (zh) 立體記憶體元件及其製作方法
JP2022534200A (ja) 半導体デバイス
US10177005B2 (en) Critical dimension control for double patterning process
CN109768049B (zh) 一种3d nand存储器件及其制造方法
CN109935547B (zh) 一种3d nand存储器件及其制造方法
CN112909005B (zh) 一种三维存储器及其制备方法
CN112002695B (zh) 一种3d nand存储器件的制造方法
CN112530966B (zh) 三维存储器及其制造方法
CN111463211B (zh) 三维存储器及其制备方法
CN113013174A (zh) 一种三维存储器及其制备方法
CN112838094A (zh) 三维存储器件
CN112993016B (zh) 三维存储器结构及其制作方法
CN113540040B (zh) 一种半导体结构的制造方法及其测试方法
CN112687694B (zh) 一种三维存储器及其制作方法
CN112331672B (zh) 三维存储器及其制造方法
CN113571523A (zh) 三维存储器及其制备方法
KR20220140003A (ko) 반도체 소자 및 그 제조 방법
CN112614845B (zh) 存储器的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant