CN113540040B - 一种半导体结构的制造方法及其测试方法 - Google Patents

一种半导体结构的制造方法及其测试方法 Download PDF

Info

Publication number
CN113540040B
CN113540040B CN202110800490.3A CN202110800490A CN113540040B CN 113540040 B CN113540040 B CN 113540040B CN 202110800490 A CN202110800490 A CN 202110800490A CN 113540040 B CN113540040 B CN 113540040B
Authority
CN
China
Prior art keywords
step structure
hard mask
layer
photoresist
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110800490.3A
Other languages
English (en)
Other versions
CN113540040A (zh
Inventor
刘云飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110800490.3A priority Critical patent/CN113540040B/zh
Publication of CN113540040A publication Critical patent/CN113540040A/zh
Application granted granted Critical
Publication of CN113540040B publication Critical patent/CN113540040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请提供一种半导体结构的制造方法及其测试方法，包括：提供衬底，衬底包括待形成台阶结构的第一区；在衬底上形成堆叠层，堆叠层包括依次层叠的第一介质层和第二介质层；在堆叠层上形成硬掩模墙；硬掩模墙位于第一区内，且硬掩模墙将第一区划分为多个第二区；硬掩模墙中形成有台阶结构标记；形成光刻胶层，所述光刻胶层暴露出所述第二区内待刻蚀的所述堆叠层；对待刻蚀的堆叠层进行刻蚀，得到台阶结构。由此可见，台阶结构标记形成在硬掩模墙之中，在进行台阶结构的刻蚀时，有硬掩模墙的保护，不会刻蚀台阶结构标记，此外还有光刻胶层覆盖台阶结构标记，进一步的保护台阶结构标记在形成台阶结构时不会受到损伤和位置移动。

Description

一种半导体结构的制造方法及其测试方法
技术领域
本发明涉及半导体领域，特别涉及一种半导体结构的制造方法及其测试方法。
背景技术
当前进行3D NAND存储单元的制造时，在形成台阶结构时，需要一个台阶结构标记，标记台阶结构的位置，以便根据台阶结构标记的位置进行台阶工艺，之后也能继续利用台阶结构标记的位置监测制造形成的台阶结构的偏移量，因此台阶结构标记的位置对于制造台阶结构和对台阶结构的偏移量的监测至关重要。
但是在实际制造过程中，由于进行刻蚀工艺以形成台阶结构时，会损伤台阶结构标记，导致台阶结构标记的位置发生变化，不利于台阶结构的形成以及后续对台阶结构的偏移量进行监测。
因此，当前的半导体的制造方法，不能保证台阶结构标记的位置不受变化，不利于台阶结构的形成以及后续对台阶结构的偏移量进行监测。
发明内容
有鉴于此，本申请的目的在于提供一种半导体结构的制造方法、测试方法，保证台阶结构标记的位置不受变化，以便利于台阶结构的形成以及后续对台阶结构的偏移量进行监测。
本申请实施例提供了一种半导体结构的制造方法，包括：
提供衬底，所述衬底包括待形成台阶结构的第一区；
在衬底上形成堆叠层，所述堆叠层包括依次层叠的第一介质层和第二介质层；
在所述堆叠层上形成硬掩模墙；所述硬掩模墙位于所述第一区内，且所述硬掩模墙将所述第一区划分为多个第二区；所述硬掩模墙中形成有台阶结构标记；
形成光刻胶层，所述光刻胶层暴露出所述第二区内待刻蚀的所述堆叠层；
对待刻蚀的堆叠层进行刻蚀，得到台阶结构。
可选的，所述光刻胶层覆盖所述台阶结构标记。
可选的，所述台阶结构标记沿垂直于所述衬底的方向纵向贯穿所述硬掩模墙。
可选的，所述硬掩模墙中形成有多个所述台阶结构标记，多个所述台阶结构标记沿所述硬掩模墙的延伸方向间隔排布。
可选的，所述硬掩模墙的数量为多个，多个所述硬掩模墙互相平行，且每个所述硬掩模墙中形成有所述台阶结构标记。
可选的，每个所述硬掩模墙中形成一个所述台阶结构标记，且多个所述硬掩模墙中的各所述台阶结构标记，在多个所述硬掩模墙的排列方向上相互对齐，或者在多个所述硬掩模墙的排列方向上相互错开。
可选的，每个所述硬掩模墙中形成多个所述台阶结构标记，且多个所述硬掩模墙中的各所述台阶结构标记构成阵列排布；或者，所述硬掩模墙中多个所述台阶结构标记，与相邻于该硬掩模墙的所述硬掩模墙中多个所述台阶结构标记错位排布。可选的，所述在所述堆叠层上形成硬掩模墙包括：
在所述堆叠层上形成硬掩模层；
在所述硬掩模层上形成光刻胶，以所述光刻胶为掩蔽，对所述硬掩模层进行刻蚀，得到所述硬掩模墙。
可选的，对待刻蚀的所述堆叠层进行刻蚀，得到台阶结构包括：
对所述光刻胶层进行修剪，以修剪后的光刻胶层为掩蔽，对待刻蚀的所述堆叠层进行刻蚀，以形成台阶结构。
可选的，所述第一介质层和所述第二介质层的材料分别为氧化硅和氮化硅。
本申请实施例提供了一种半导体结构的测试方法，其特征在于，所述测试方法应用的半导体结构是利用上述实施例所述的制造方法形成，利用所述台阶结构标记与所述台阶结构的位置的差值得到所述台阶结构的偏移量。
本申请实施例提供的半导体结构的制造方法，包括：提供衬底，所述衬底包括待形成台阶结构的第一区；在衬底上形成堆叠层，所述堆叠层包括依次层叠的第一介质层和第二介质层；在所述堆叠层上形成硬掩模墙；所述硬掩模墙位于所述第一区内，且所述硬掩模墙将所述第一区划分为多个第二区；所述硬掩模墙中形成有台阶结构标记；形成光刻胶层，所述光刻胶层暴露出所述第二区内待刻蚀的所述堆叠层；对待刻蚀的堆叠层进行刻蚀，得到台阶结构。
由此可见，台阶结构标记形成在硬掩模墙之中，在进行台阶结构的刻蚀时，有硬掩模墙的保护，不会刻蚀台阶结构标记，此外还有光刻胶层覆盖台阶结构标记，进一步的保护台阶结构标记在形成台阶结构时不会受到损伤，同时防止台阶结构标记发生位置移动，从而保证台阶结构标记的位置不受变化，以便利用台阶结构标记位置制造台阶结构和后续对台阶结构的偏移量进行监测。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了现有技术中一种半导体结构的示意图；
图2示出了本申请实施例一种半导体结构的制造方法的流程图；
图3-图10示出了本申请实施例一种半导体结构的示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术所述，当前进行3D NAND存储单元的制造时，在形成台阶结构时，需要一个台阶结构标记，标记台阶结构的位置，以便根据台阶结构标记的位置进行台阶工艺，之后也能继续利用台阶结构标记的位置监测制造形成的台阶结构的偏移量，因此台阶结构标记的位置对于制造台阶结构和对台阶结构的偏移量的监测至关重要。
但是在实际制造过程中，参考图1所示，执行刻蚀工艺以形成台阶结构时，由于在进行刻蚀时存在左右位置差异性和各个台阶区域的排列方向上的刻蚀差异性，进行刻蚀时通常会损伤台阶结构标记，导致台阶结构标记的轮廓变形，台阶结构标记的中心位置发生变化，不利于台阶结构的形成以及后续对台阶结构的偏移量进行监测。
因此，当前的半导体的制造方法，不能保证台阶结构标记的位置不受变化，不利于制造台阶结构和后续对台阶结构的偏移量进行监测。
基于此，本申请实施例提供了一种半导体结构的制造方法，包括：提供衬底，所述衬底包括待形成台阶结构的第一区；在衬底上形成堆叠层，所述堆叠层包括依次层叠的第一介质层和第二介质层；在所述堆叠层上形成硬掩模墙；所述硬掩模墙位于所述第一区内，且所述硬掩模墙将所述第一区划分为多个第二区；所述硬掩模墙中形成有台阶结构标记；形成暴露所述第二区内待刻蚀区域的光刻胶层；对所述待刻蚀区域内的堆叠层进行刻蚀，得到台阶结构。
由此可见，台阶结构标记形成在硬掩模墙之中，在进行台阶结构的刻蚀时，有硬掩模墙的保护，不会刻蚀台阶结构标记，此外还有光刻胶层覆盖台阶结构标记，进一步的保护台阶结构标记在形成台阶结构时不会受到损伤，同时防止台阶结构标记发生位置移动。也就是本申请实施例通过硬掩模墙保证了台阶结构标记的位置的绝对性，不受后续工艺的影响，也有利于利用位置没有移动的台阶结构标记监测制造形成的台阶结构的偏移量，利用偏移量进行台阶结构的校正，提高工艺窗口和半导体结构的良率。
为了更好地理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
参考图2-10所示，本申请实施例提供一种半导体结构的制造方法，该方法可以包括：
S201，提供衬底210，所述衬底210包括待形成台阶结构的第一区2202。
衬底在半导体领域，可以理解为一种用于在其上形成晶体管或其他半导体器件的基底。在本申请的实施例中，衬底210为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，衬底210还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，该衬底210可以为硅衬底。
在本申请的实施例中，衬底210可以包括待形成存储单元的核心存储区和待形成台阶结构的区域，其中待形成台阶结构的区域可以定义为第一区2202。
S202，在衬底210上形成堆叠层220，所述堆叠层220包括依次层叠的第一介质层221和第二介质层222。
参考图3所示，在本申请的实施例中，在衬底210上形成有堆叠层220，堆叠层220可以形成在阱区(图未示出)上，阱区形成于衬底200中，阱区形成在衬底210上核心存储区2201和第一区2202，阱区对应于核心存储区2201的部分为存储单元的阵列共源区(ArrayCommon Source)，可以通过P型或N型重掺杂来形成，在本实施例中，该阱区为P型重掺杂阱区(HVPW)，在P型重掺杂阱区外围还形成有相反掺杂的外围阱区，即外围阱区为N型重掺杂阱区(HVNW)，该外围阱区形成在核心存储区2201及第一区2202之外的区域。
堆叠层220可以由交替层叠的第一介质层221和第二介质层222形成。在衬底上形成第一介质层221和第二介质层222交替叠层的堆叠层220，堆叠层220用于形成存储单元，堆叠层220的层数可以根据实际情况而定，堆叠层220的层数越多，可以形成的存储单元的数量也越多，即根据垂直方向所需形成的存储单元的个数来确定堆叠层220的层数，堆叠层220的层数例如可以为8层、32层、64层等，堆叠层220的层数越多，越能提高集成度。本申请实施例中，可以依次交替沉积第一介质层221和第二介质层222，形成位于衬底210上的堆叠层220。具体的，第一介质层221的材料可以是氧化硅(SiO2)材料，第二介质层222的材料可以为氮化硅(Si3N4)材料。可以采用化学气相沉积、原子层沉积或其他合适的沉积方法，依次交替沉积氮化硅和氧化硅，形成该堆叠层220。
参考图4-图9所示，堆叠层220包括位于核心存储区2201的部分和位于第一区2202的部分。堆叠层220位于核心存储区2201的部分将用于形成存储单元串，堆叠层220位于第一区2202的部分可以用于栅极层的接触(Contact)。
S203，在所述堆叠层220上形成硬掩模墙231；所述硬掩模墙231位于所述第一区2202内，且所述硬掩模墙231将所述第一区2202划分为多个第二区；所述硬掩模墙231中形成有台阶结构标记251。
在本申请的实施例中，可以在堆叠层220上形成硬掩模墙231，该硬掩模墙231中形成有台阶结构标记251，台阶结构标记251用于标记台阶结构的位置。
在形成硬掩模墙231之后，硬掩模墙231位于待形成台阶结构的第一区2201，该硬掩模墙231可以将待形成台阶结构的第一区2201分隔为多个区域，该多个区域可以为第二区，也就是硬掩模墙231将第一区2201划分为多个第二区。
在实际应用中，具体在堆叠层220上形成硬掩模墙231的过程可以为：在堆叠层220上形成硬掩模层230，在硬掩模层230上形成光刻胶，以光刻胶为掩蔽，对硬掩模层230进行刻蚀，得到硬掩模墙231。参考图4和图5所示，图5为图4所示的半导体结构的俯视图。需要说明的是，在本申请实施例的附图中，对硬掩模层230进行刻蚀时，不对位于核心存储区2201内的硬掩模层230进行刻蚀，也就是说，核心存储区2201内的硬掩模层230在形成台阶结构的过程中始终覆盖在位于核心存储区2201内的堆叠层220上，具体的，图4和图5中两侧一直被硬掩模层230覆盖的部分可以为核心存储区2201，利用硬掩模层230覆盖核心存储区2201以免在刻蚀第一区2202内的堆叠层220形成台阶结构250时，损伤核心存储区2201内的堆叠层220。
在本申请的实施例中，堆叠层220上形成有硬掩模层230。本申请实施例不限定硬掩模层230的材料，硬掩模层230例如可以是多晶硅层。
在本申请的实施例中，可以对硬掩模层230进行刻蚀，得到硬掩模墙231。具体的，可以在硬掩模层230上形成光刻胶，以光刻胶为掩蔽，对硬掩模层230进行刻蚀，得到硬掩模墙231，之后去除所述光刻胶。
所述在硬掩模层230上形成光刻胶可具体为：在堆叠层220上旋涂光刻胶，以具有与需要对硬掩模层230进行刻蚀的区域对应的图案的掩膜板作为掩蔽，对光刻胶进行曝光，然后利用显影液对光刻胶进行显影，去除位于需要对硬掩模层230进行刻蚀的区域内的光刻胶，因此通过光刻胶显影液的处理，形成和掩膜板一样的图案。其中，光刻胶可以是正向光刻胶材料，也可以是反向光刻胶材料，光刻胶的选取不影响本申请的实现。
所述旋涂光刻胶可具体为：将光刻胶滴到衬底上方的中心，然后使衬底旋转，利用离心力把多余的光刻胶甩出去，只剩下需要厚度的光刻胶。不同的光刻胶对应不同的黏度，光刻胶的厚度由其黏度和转速决定。
所述对硬掩模层230进行刻蚀可以是干法刻蚀，例如RIE(反应离子刻蚀)的方法，也可以是湿法刻蚀。对硬掩模层230进行刻蚀的刻蚀厚度为硬掩模层230的厚度，可以根据刻蚀厚度得到刻蚀速率，刻蚀的位置及宽度可以根据硬掩模墙231的预设值和台阶结构标记251而定。
光刻胶的去除方法可以是再次曝光，使其溶于显影液，也可以是其他去除方法，不影响本申请实施例的实现。
在本申请的实施例中，对硬掩模层230进行刻蚀，得到硬掩模墙231的同时，也在硬掩模墙231中形成有台阶结构标记251。台阶结构标记251可以是孔洞或缝隙，是在以光刻胶为掩蔽对硬掩模层230进行刻蚀的同时得到的。在实际应用中，台阶结构标记251可以是嵌在硬掩模墙231的盲孔，盲孔的底部未暴露出位于硬掩模墙231下的堆叠层220，参考图4(a)所示；或者，台阶结构标记251可以是纵向贯穿硬掩模墙231的通孔或缝隙，此时，通孔或缝隙的底部暴露出位于硬掩模墙231下的堆叠层220，参考图4(b)所示，具体的，台阶结构标记251纵向贯穿硬掩模墙231，可以理解为台阶结构标记251在垂直于衬底210的方向上延伸，且台阶结构标记251在垂直于衬底210方向上的长度可以至少等于硬掩模层230的厚度。台阶结构标记251也可以横向贯穿硬掩模墙231，台阶结构标记251横向贯穿硬掩模墙231，可以理解为台阶结构标记251在平行于衬底210的方向上延伸；台阶结构标记251也可以横向不贯穿硬掩模墙231，被硬掩模墙231围绕包裹，也就是说，本申请实施例不限定台阶结构标记251的宽度，台阶结构标记251的宽度可以等于硬掩模墙231的宽度，也可以小于硬掩模墙231的宽度。
在本申请的实施例中，可以在每个硬掩模墙231中形成台阶结构标记251，每个硬掩模墙231中，台阶结构标记251的数量可以根据实际需要进行设定。
举例来说，可以在每个硬掩模墙231中形成1个台阶结构标记251，该台阶结构标记251在对应的硬掩模墙231中的位置可以根据实际需要进行设定，例如，在平行的多个硬掩模墙231中，各台阶结构标记251可以在垂直于硬掩模墙231墙面的方向上位于同一延长线上，或，各台阶结构标记251可以在垂直于硬掩模墙231墙面的方向上错位设置，此时，后续对台阶结构的偏移量进行监测时，则可以以该台阶结构标记251作为基准进行监测。
或者，可以在每个硬掩模墙231中形成多个台阶结构标记251，即台阶结构标记251将硬掩模墙231分为多个部分，多个台阶结构标记251可以沿着硬掩模墙231的延伸方向间隔排布，硬掩模墙231的延伸方向平行于衬底210的方向，此时，后续对台阶结构的偏移量进行监测时，则可以以不同的台阶结构标记251作为基准对同一台阶结构的偏移量进行监测，以改善对台阶结构的偏移量进行监测的精确性。
在本申请的实施例中，当在每个硬掩模墙231中设置多个台阶结构标记251时，各硬掩模墙231中台阶结构标记251的数量可以相同，此时，对于互相平行的多个硬掩模墙231，多个台阶结构标记251可以构成阵列排布，参考图5(a)所示，或者，相邻的两个硬掩模墙231，台阶结构标记251可以错位排布，参考图5(b)所示。
S204，形成光刻胶层240，所述光刻胶层240暴露出所述第二区内待刻蚀的所述堆叠层220。
参考图6和图7所示，图7为图6所示半导体结构的俯视图。在本申请的实施例中，在硬掩模墙231上形成光刻胶层240，光刻胶层240暴露第二区内待刻蚀的堆叠层220，以便后续利用光刻胶层240作为掩蔽刻蚀堆叠层220，形成台阶结构250。
在实际应用中，在硬掩模墙231上形成光刻胶层240的同时，在被硬掩模层230覆盖的核心存储区2201上也形成了光刻胶层240。
所述在硬掩模墙231上形成光刻胶层240可具体为：在衬底210上方旋涂光刻胶，其中，光刻胶可以是正向光刻胶材料，也可以是反向光刻胶材料，光刻胶的选取不影响本申请的实现。
所述旋涂光刻胶可具体为：将光刻胶滴到衬底上方对应于衬底的中心部位，然后使衬底旋转，利用离心力把多余的光刻胶甩出去，只剩下需要厚度的光刻胶。不同的光刻胶对应不同的黏度，光刻胶的厚度由其黏度和转速决定。
在本申请的实施例中，在硬掩模墙231上形成光刻胶层240时，光刻胶层240也覆盖了硬掩模墙231中的台阶结构标记251，以便保护台阶结构标记251在后续形成台阶结构250时不会受到损伤，并可以防止台阶结构标记251发生位置移动，保证台阶结构标记251的结构完整性以及位置绝对性。
S205，对所述待刻蚀区域内的堆叠层220进行刻蚀，得到台阶结构250。参考图8和图9所示，图9为图8所示半导体结构的俯视图。
在本申请的实施例中，对待刻蚀区域内的堆叠层220进行刻蚀，得到台阶结构250，之后去除光刻胶层240。
台阶结构250可以为沿衬底210所在平面内一个方向依次递增的单台阶结构，单台阶结构可以通过交替的光刻胶的修剪(Trim)及堆叠层220刻蚀工艺来形成。具体的，若为两层台阶结构250，则形成台阶结构250的刻蚀方法可以为：修剪光刻胶层240，以修剪后的光刻胶层240为掩蔽，刻蚀堆叠层220形成第一层台阶，刻蚀厚度为1层堆叠层220；再次修剪光刻胶层240，以修剪后的光刻胶层240为掩蔽刻蚀堆叠层220形成第二层台阶，最后去除光刻胶层240。
所述对堆叠层220进行刻蚀可以是干法刻蚀，例如RIE(反应离子刻蚀)的方法，也可以是湿法刻蚀。刻蚀厚度为一层堆叠层220的厚度，可以根据刻蚀厚度得到刻蚀速率，刻蚀的位置及宽度根据台阶结构250的预设值和台阶结构标记251而定。
光刻胶的去除方法可以是再次曝光，使其溶于显影液，也可以是其他去除方法，不影响本申请实施例的实现。
在本申请的实施例中，参考图10所示，在形成台阶结构250之后，可以利用台阶结构标记251与台阶结构250的位置的差值，即台阶结构标记251与台阶结构250在硬掩模墙231的延伸方向上的距离，得到制造台阶结构250的偏移量。
本申请实施例提供了一种半导体结构的制造方法，包括：提供衬底，所述衬底包括待形成台阶结构的第一区；在衬底上形成堆叠层，所述堆叠层包括依次层叠的第一介质层和第二介质层；在所述堆叠层上形成硬掩模墙；所述硬掩模墙位于所述第一区内，且所述硬掩模墙将所述第一区划分为多个第二区；所述硬掩模墙中形成有台阶结构标记；形成光刻胶层，所述光刻胶层暴露出所述第二区内待刻蚀的所述堆叠层。
由此可见，台阶结构标记形成在硬掩模墙之中，在进行台阶结构的刻蚀时，有硬掩模墙的保护，不会刻蚀台阶结构标记，此外还有光刻胶层覆盖台阶结构标记，进一步的保护台阶结构标记在形成台阶结构时不会受到损伤，同时防止台阶结构标记发生位置移动。也就是本申请实施例通过硬掩模墙保证了台阶结构标记的位置的绝对性，不受后续工艺的影响，也有利于利用位置没有移动的台阶结构标记监测制造形成的台阶结构的偏移量，利用偏移量进行台阶结构的校正，提高工艺窗口和半导体结构的良率。
本申请实施例还提供了一种半导体结构的测试方法，所述测试方法应用的半导体结构是利用上述实施例所述的制造方法形成，利用所述台阶结构标记与所述台阶结构的位置的差值得到所述台阶结构的偏移量。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于结构实施例而言，由于其基本相似于制造方法实施例，所以描述得比较简单，相关之处参见制造方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (10)

1.一种半导体结构的制造方法，其特征在于，包括：
提供衬底，所述衬底包括待形成台阶结构的第一区；
在衬底上形成堆叠层，所述堆叠层包括依次层叠的第一介质层和第二介质层；
在所述堆叠层上形成硬掩模墙；所述硬掩模墙位于所述第一区内，且所述硬掩模墙将所述第一区划分为多个第二区；所述硬掩模墙中形成有台阶结构标记；
形成光刻胶层，所述光刻胶层暴露出所述第二区内待刻蚀的所述堆叠层；
对待刻蚀的堆叠层进行刻蚀，得到台阶结构。
2.根据权利要求1所述的制造方法，其特征在于，所述光刻胶层覆盖所述台阶结构标记。
3.根据权利要求1所述的制造方法，其特征在于，所述台阶结构标记沿垂直于所述衬底的方向纵向贯穿所述硬掩模墙。
4.根据权利要求1所述的制造方法，其特征在于，所述硬掩模墙中形成有多个所述台阶结构标记，多个所述台阶结构标记沿所述硬掩模墙的延伸方向间隔排布。
5.根据权利要求1所述的制造方法，其特征在于，所述硬掩模墙的数量为多个，多个所述硬掩模墙互相平行，且每个所述硬掩模墙中形成有所述台阶结构标记。
6.根据权利要求5所述的制造方法，其特征在于，每个所述硬掩模墙中形成一个所述台阶结构标记，且多个所述硬掩模墙中的各所述台阶结构标记，在多个所述硬掩模墙的排列方向上相互对齐，或者在多个所述硬掩模墙的排列方向上相互错开。
7.根据权利要求5所述的制造方法，其特征在于，每个所述硬掩模墙中形成多个所述台阶结构标记，且多个所述硬掩模墙中的各所述台阶结构标记构成阵列排布；或者，所述硬掩模墙中多个所述台阶结构标记，与相邻于该硬掩模墙的所述硬掩模墙中多个所述台阶结构标记错位排布。
8.根据权利要求1-7任意一项所述的制造方法，其特征在于，所述在所述堆叠层上形成硬掩模墙，包括：
在所述堆叠层上形成硬掩模层；
在所述硬掩模层上形成光刻胶，以所述光刻胶为掩蔽，对所述硬掩模层进行刻蚀，得到所述硬掩模墙。
9.根据权利要求1-7任意一项所述的制造方法，其特征在于，对待刻蚀的所述堆叠层进行刻蚀，得到台阶结构，包括：
对所述光刻胶层进行修剪，以修剪后的光刻胶层为掩蔽，对待刻蚀的所述堆叠层进行刻蚀，以形成台阶结构。
10.一种半导体结构的测试方法，其特征在于，所述测试方法应用的半导体结构是利用权利要求1-9任意一项所述的制造方法形成，利用所述台阶结构标记与所述台阶结构的位置的差值得到所述台阶结构的偏移量。
CN202110800490.3A 2021-07-15 2021-07-15 一种半导体结构的制造方法及其测试方法 Active CN113540040B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110800490.3A CN113540040B (zh) 2021-07-15 2021-07-15 一种半导体结构的制造方法及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110800490.3A CN113540040B (zh) 2021-07-15 2021-07-15 一种半导体结构的制造方法及其测试方法

Publications (2)

Publication Number Publication Date
CN113540040A CN113540040A (zh) 2021-10-22
CN113540040B true CN113540040B (zh) 2023-04-11

Family

ID=78128100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110800490.3A Active CN113540040B (zh) 2021-07-15 2021-07-15 一种半导体结构的制造方法及其测试方法

Country Status (1)

Country Link
CN (1) CN113540040B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117690861A (zh) * 2022-08-29 2024-03-12 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4487653A (en) * 1984-03-19 1984-12-11 Advanced Micro Devices, Inc. Process for forming and locating buried layers
CN103426810B (zh) * 2012-05-15 2015-09-30 中芯国际集成电路制造(上海)有限公司 后段制程中双重图形化方法
CN109196644B (zh) * 2018-04-18 2019-09-10 长江存储科技有限责任公司 用于形成三维存储器设备的阶梯结构的方法
CN108831891A (zh) * 2018-06-22 2018-11-16 长江存储科技有限责任公司 制作三维存储器的字线连接区的方法及三维存储器
CN109524417B (zh) * 2018-11-27 2021-03-30 长江存储科技有限责任公司 3d nand存储器及其形成方法

Also Published As

Publication number Publication date
CN113540040A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
CN110112134B (zh) 3d nand存储器及其形成方法
CN111211134B (zh) 一种3d存储器及其制造方法
KR100831474B1 (ko) 반도체 소자 제조 방법
WO2019237248A1 (en) Memory device and forming method thereof
CN111430361B (zh) 一种3d nand存储器件的制造方法
CN111370421B (zh) 三维存储器及其制备方法
CN113540040B (zh) 一种半导体结构的制造方法及其测试方法
US20210217767A1 (en) Memory device
CN109935547B (zh) 一种3d nand存储器件及其制造方法
CN109768049B (zh) 一种3d nand存储器件及其制造方法
CN112002695B (zh) 一种3d nand存储器件的制造方法
CN112530966B (zh) 三维存储器及其制造方法
TWI728815B (zh) 三維記憶體元件以及其製作方法
CN112289801B (zh) 用于三维存储器的叠层结构、三维存储器及其制备方法
CN116600564A (zh) 半导体结构的制造方法和半导体结构
US10115680B2 (en) Semiconductor memory device and method for manufacturing the same
CN112466890B (zh) 一种3d nand存储器件及其制造方法
CN112670294B (zh) 半导体器件及其制作方法
CN114597214A (zh) 三维闪存器件及其制备方法
CN111048516B (zh) 3d nand存储器件及其制造方法
CN112909008A (zh) 三维存储器及其制备方法
CN112289799A (zh) 三维存储器及其制造方法
US20140036565A1 (en) Memory device and method of manufacturing memory structure
CN112993016B (zh) 三维存储器结构及其制作方法
CN117529098B (zh) 半导体结构的制作方法及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant