CN112530966B - 三维存储器及其制造方法 - Google Patents

Abstract

本发明涉及一种三维存储器及其制造方法，该三维存储器包括：衬底，所述衬底上形成有栅极层和介电层交替堆叠的堆叠结构，其中，位于所述堆叠结构底部的栅极层提供底部选择栅极；多个沟道结构，垂直穿过所述堆叠结构并到达所述衬底内；第一栅线隔槽，沿第一方向延伸并将所述多个沟道结构划分成至少两个存储块，所述第一栅线隔槽包括第一隔离区，所述第一隔离区将所述第一栅线隔槽隔断形成多个第一子栅线隔槽；第一连接结构，沿所述第一方向连接被所述第一隔离区隔断的相邻的所述第一子栅线隔槽；以及底部选择栅极切线，沿第一方向延伸并穿过所述第一隔离区中的底部选择栅极，所述底部选择栅极切线将相邻的存储块的底部选择栅极隔开。

Description

三维存储器及其制造方法

技术领域

本发明涉及集成电路的制造领域，尤其涉及一种具有加宽加固结构的三维存储器及其制造方法。

背景技术

为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储期间，通过将存储器单元三维地布置在衬底之上来提高集成度。现有的三维存储器的层数从32层到128层乃至200层以上逐渐增加，层数越高，三维存储器发生倒塌的风险就越大。当三维存储器中的堆叠结构发生倒塌会导致膜层之间对不准、导电接触部不能准确连接到相应功能层等问题，造成器件性能的下降，严重地会造成三维存储器的损坏。

发明内容

本发明所要解决的技术问题是提供一种具有加宽加固结构的三维存储器及其制造方法。

本发明为解决上述技术问题而采用的技术方案是一种三维存储器，其特征在于，包括：衬底，所述衬底上形成有栅极层和介电层交替堆叠的堆叠结构，其中，位于所述堆叠结构底部的栅极层提供底部选择栅极；多个沟道结构，垂直穿过所述堆叠结构并到达所述衬底内；第一栅线隔槽，沿第一方向延伸并将所述多个沟道结构划分成至少两个存储块，所述第一栅线隔槽包括第一隔离区，所述第一隔离区将所述第一栅线隔槽隔断形成多个第一子栅线隔槽；第一连接结构，沿所述第一方向连接被所述第一隔离区隔断的相邻的所述第一子栅线隔槽；以及底部选择栅极切线，沿第一方向延伸并穿过所述第一隔离区中的底部选择栅极，所述底部选择栅极切线将相邻的存储块的底部选择栅极隔开。

在本发明的一实施例中，还包括：第二栅线隔槽，位于所述存储块中，所述第二栅线隔槽沿所述第一方向延伸并将所述存储块中的所述多个沟道结构划分成至少两个指存储区，所述第二栅线隔槽包括第二隔离区，所述第二隔离区将所述第二栅线隔槽隔断形成多个第二子栅线隔槽；以及第二连接结构，沿所述第一方向连接被所述第二隔离区隔断的相邻的所述第二子栅线隔槽。

在本发明的一实施例中，所述存储块的底部选择栅极与块选择端连接，用于选择所述存储块。

在本发明的一实施例中，所述堆叠结构的顶部包括顶部选择栅极和沿第一方向延伸的顶部选择栅极切线，所述顶部选择栅极切线将所述顶部选择栅极隔开。

在本发明的一实施例中，所述第一隔离区包括形成在所述堆叠结构的顶部选择栅极层中的第一切口，所述第一切口的深度与所述顶部选择栅极切线的深度相同。

在本发明的一实施例中，所述第二隔离区包括形成在所述堆叠结构的顶部选择栅极层中的第二切口，所述第二切口的深度与所述顶部选择栅极切线的深度相同。

在本发明的一实施例中，每个所述存储块中包括2个所述第二栅线隔槽和3个所述指存储区，每个所述指存储区的面积相等。

在本发明的一实施例中，所述顶部选择栅极切线与相邻的所述第二栅线隔槽之间的沟道结构的行数相同。

本发明为解决上述技术问题还提出一种三维存储器的制造方法，其特征在于，包括：提供衬底、由栅极层和介电层交替堆叠的堆叠结构，其中，位于所述堆叠结构底部的栅极层提供底部选择栅极；所述堆叠结构中包含多个沟道结构，所述沟道结构垂直穿过所述堆叠结构并到达所述衬底内；在所述堆叠结构中形成第一栅线隔槽，所述第一栅线隔槽沿第一方向延伸并将所述多个沟道结构划分成至少两个存储块，所述第一栅线隔槽包括第一隔离区，所述第一隔离区将所述第一栅线隔槽隔断形成多个第一子栅线隔槽；形成第一连接结构，所述第一连接结构沿所述第一方向连接被所述第一隔离区隔断的相邻地所述第一子栅线隔槽；以及形成穿过所述第一隔离区中的底部选择栅极的底部选择栅极切线，所述底部选择栅极切线将相邻的存储块的底部选择栅极隔开。

在本发明的一实施例中，还包括：在所述堆叠结构中形成第二栅线隔槽，所述第二栅线隔槽沿所述第一方向延伸并将所述存储块中的所述多个沟道结构划分成至少两个指存储区，所述第二栅线隔槽包括多个第二隔离区，所述第二隔离区将所述第二栅线隔槽隔断形成多个第二子栅线隔槽；以及形成第二连接结构，所述第二连接结构沿所述第一方向连接被所述第二隔离区隔断的相邻地所述第二子栅线隔槽。

在本发明的一实施例中，还包括：将所述存储块的底部选择栅极与块选择端连接，用于选择所述存储块。

在本发明的一实施例中，还包括：位于所述堆叠结构的顶部的栅极层提供顶部选择栅极，形成沿所述第一方向延伸的顶部选择栅极切线，所述顶部选择栅极切线将所述顶部选择栅极隔开；以及在所述第一隔离区的所述堆叠结构顶部的顶部选择栅极中形成第一切口，所述第一切口的深度与所述顶部选择栅极切线的深度相同。

在本发明的一实施例中，还包括：位于所述堆叠结构的顶部的栅极层提供顶部选择栅极，形成沿所述第一方向延伸的顶部选择栅极切线，所述顶部选择栅极切线将所述顶部选择栅极隔开；以及在所述第二隔离区的所述堆叠结构顶部的顶部选择栅极中形成第二切口，所述第二切口的深度与所述顶部选择栅极切线的深度相同。

在本发明的一实施例中，在同一工艺步骤中形成所述顶部选择栅极切线和所述第一切口。

在本发明的一实施例中，在同一工艺步骤中形成所述顶部选择栅极切线和所述第二切口。

本发明通过在两个存储块交界处用第一栅线隔槽中的第一隔离区和第一连接结构对该交界处进行加固，与仅在一个存储块内部进行加固相比增加了加固宽度，可以有效地防止更多层的三维存储器结构的倒塌或倾斜。同时，本发明的三维存储器在第一栅线隔槽的第一隔离区下方，采用底部选择栅极切线将相邻的存储块的底部选择栅极隔开，从而可以分别控制不同的存储块。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1是一种三维存储器的结构示意图；

图2是本发明一实施例的三维存储器的制造方法的示例性流程图；

图3是本发明一实施例的三维存储器的截面示意图；

图4是本发明一实施例的三维存储器的俯视结构示意图；

图5A是图4中的方框部分的俯视示意图；

图5B是图4中的方框部分的立体结构示意图；

图6A-6H是本发明一实施例的三维存储器的制造方法中形成底部选择栅极切线的过程示意图。

具体实施方式

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。

在本文中所使用的术语“三维(3D)存储器件”是指在横向取向的衬底上具有竖直取向的存储单元晶体管串(在文中被称为“存储器串”，例如NAND串)从而存储器串相对于衬底在竖直方向上延伸的半导体器件。如在本文中所使用的，术语“竖直/竖直地”表示标称垂直于衬底的横向表面。

在本文中所使用的属于“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底的顶部上的材料可以被图案化或可以保持未被图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。或者，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。

在本申请中所使用的术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶表面和底表面之间或其处的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、其上方和/或其下方具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导体和触点层(其中形成有触点、互连线和/或通孔)以及一个或多个电介质层。

本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是，前面或下面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。

图1是一种三维存储器的结构示意图。该三维存储器包括衬底110和形成在衬底110上的堆叠结构120。该堆叠结构120本来由伪栅极层和介电层交替堆叠而成。在该堆叠结构120中包括多个垂直沟道结构130以及沿平行于字线方向贯穿该堆叠结构120的栅线隔槽141、142，这些垂直沟道结构130贯穿堆叠结构120并到达衬底110中。在形成三维存储器的过程中，通过栅线隔槽141、142去掉堆叠结构120中的伪栅极层，再在伪栅极层所在的位置形成栅极层。图1所示为伪栅极层被去掉之后的状态，在堆叠结构120中与介电层121相邻的伪栅极层已经被去除。随着堆叠结构120中层数的增多，失去伪栅极层的支撑之后，该堆叠结构120发生了倾斜。垂直沟道结构130本来垂直于衬底110的表面，然而在图1中，垂直沟道结构130都向右倾斜。相互平行的栅线隔槽141和142的宽度本来是相等的，由于堆叠结构120的倾斜和变形，导致栅线隔槽141的宽度W1明显大于栅线隔槽142的宽度W2。在后续的工艺中，在栅线隔槽中形成阵列共源极，在形成与阵列共源极相连接的导电接触部时，由于栅线隔槽宽度和位置的改变会导致导电接触部不能有效地接触阵列共源极，从而导致器件发生缺陷甚至失效。

图2是本发明一实施例的三维存储器的制造方法的示例性流程图。图3是本发明一实施例的三维存储器的截面示意图。图4是本发明一实施例的三维存储器的俯视结构示意图。以下结合图2、图3和图4对本发明的三维存储器及其制造方法进行说明。参考图2所示，该实施例的三维存储器的制造方法包括以下步骤：

步骤S210：提供衬底、由栅极层和介电层交替堆叠的堆叠结构，其中，位于堆叠结构底部的栅极层提供底部选择栅极；堆叠结构中包含多个沟道结构，沟道结构垂直穿过堆叠结构并到达衬底内。

图3示出了该实施例的三维存储器的剖视图，结合图4，图3是沿图4中垂直于字线的AA'切线的剖视图。参考图3所示，该三维存储器包括衬底310。该衬底310可以是硅衬底(Si)、锗衬底(Ge)、锗化硅衬底(SiGe)、绝缘体上硅(SOI，Silicon on Insulator)或绝缘体上锗(GOI，Germanium on Insulator)等。在一些实施例中，该衬底310还可以为包括其他元素半导体或化合物半导体的衬底，如GaAs、InP或SiC等。还可以是叠层结构，例如Si/SiGe等。还可以包括其他外延结构，例如绝缘体上锗硅(SGOI)等。在一些实施例中，衬底310可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆等。图3中所示的衬底310可以已经经过了一些必要的处理，例如已形成公共有源区以及已经经过了必要的清洗等。

参考图3所示，在衬底310上方形成有堆叠结构320。堆叠结构320可为第一材料层和第二材料层交替层叠的叠层。第一材料层和第二材料层可以是选自以下材料并且至少包括一种绝缘介质，例如氮化硅、氧化硅、非晶碳、类金刚石无定形碳、氧化锗、氧化铝等及其组合。第一材料层和第二材料层具有不同的刻蚀选择性。例如可以是氮化硅和氧化硅的组合、氧化硅与未掺杂的多晶硅或非晶硅的组合、氧化硅或氮化硅与非晶碳的组合等。堆栈结构的第一材料层和第二材料层的沉积方法可以包括化学气相沉积(CVD、PECVD、LPCVD、HDPCVD)、原子层沉积(ALD)，或物理气相沉积方法如分子束外延(MBE)、热氧化、蒸发、溅射等其各种方法。在本发明的实施例中，第一材料层可为栅极层，第二材料层为介电层。栅极层可以在去除伪栅极层之后形成。作为栅极牺牲层的材料可以是例如氮化硅层。作为栅极层的材料可以是导电材料例如金属钨、钴、铜、镍等，也可以是多晶硅、掺杂硅或其任何组合。作为介电层的材料可以是例如氧化硅、氧化铝、氧化铪、氧化钽等。

在本发明的实施例中，衬底310的材料例如是硅。第一材料层和第二材料层例如是氮化硅和氧化硅的组合。以氮化硅和氧化硅的组合为例，可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法，依次在衬底310上交替沉积氮化硅和氧化硅形成堆叠结构320。

尽管在此描述了初始的半导体结构的示例性构成，但可以理解，一个或多个特征可以从这一半导体结构中被省略、替代或者增加到这一半导体结构中。例如，衬底中可根据需要形成各种阱区。此外，所举例的各层的材料仅仅是示例性的，例如衬底310还可以是其他含硅的衬底，例如SOI(绝缘体上硅)、SiGe、Si:C等。栅极层还可以是其它导电层，例如金属钨，钴，镍等。第二材料层还可以是其它介电材料，例如氧化铝，氧化铪，氧化钽等。

本发明对堆叠结构320的层数不做限制。如图3所示，该堆叠结构320是由两个子堆叠结构321、322叠加构成的。在其他的实施例中，堆叠结构320可以是由多个子堆叠结构叠加构成。

参考图3所示，在堆叠结构320中，位于底部的栅极层为本发明的三维存储器提供底部选择栅极311。与底部选择栅极311相邻的上下两层均为介电层。

参考图3所示，在该三维存储器的堆叠结构320中形成了多个沟道结构330。多个沟道结构330按照一定的规律排列在三维存储器中。多个沟道结构320垂直穿过堆叠结构320并到达衬底310内。

沟道结构330可以形成在垂直穿过堆叠结构320的沟道孔中，因此沟道结构330可以是圆柱状。沟道结构330可以包括沟道层和存储器层。整体来看，沿沟道结构330的径向从外向内依次设置的是存储器层和沟道层。存储器层可以包括沿沟道结构330的径向从外向内依次设置的阻挡层、电荷捕获层和隧穿层。沟道层内还可设有填充层。填充层可以起到支撑物的作用。填充层的材料可以是氧化硅。填充层可以是实心的，在不影响器件可靠性的前提下也可以是中空的。沟道结构330的形成可以采用一个或多个薄膜沉积工艺来实现，例如ALD、CVD、PVD等或其任意组合。

如图3所示，由于堆叠结构320是由两个子堆叠结构321、322叠加构成的，沟道结构330也是由堆叠结构321中的子沟道结构331和堆叠结构322中的子沟道结构332连通构成，在子沟道结构331和子沟道结构332相连接的位置具有明显的交界区。

步骤S220：在堆叠结构中形成第一栅线隔槽，第一栅线隔槽沿第一方向延伸并将多个沟道结构划分成至少两个存储块，第一栅线隔槽包括第一隔离区，第一隔离区将第一栅线隔槽隔断形成多个第一子栅线隔槽。

三维存储器一般包括若干存储块(Block)以及位于存储块(Block)中的若干指存储区(Finger)，存储块与存储块之间以及指存储区与指存储区之间一般通过沿垂直方向贯穿堆叠结构的栅极隔槽隔开。

在图3所示的堆叠结构320中，第一栅线隔槽340位于该三维存储器顶层的中间部位。该第一栅线隔槽340是一种从三维存储器的顶部向下延伸的切口。第一栅线隔槽340向下切一层表示该第一栅线隔槽340将一层栅极层切断。该第一栅线隔槽340将多个沟道结构330划分成两个存储块，如图3中的虚直线所示，分别是位于第一栅线隔槽340左边的第一存储块350和右边的第二存储块360。

图4所示为图3中所示的三维存储器的顶部，也就是堆叠结构320的顶层的结构。参考图4所示，第一栅线隔槽410可以对应于图3中所示的第一栅线隔槽340。第一栅线隔槽410沿第一方向D1延伸，并将多个沟道结构划分成至少两个存储块。图4中示出了由一个第一栅线隔槽410所划分出的两个存储块，分别是第一存储块420和第二存储块430。

以第一存储块420为例，参考图4所示，其中包括多个沟道结构450，在图4所示的角度，用圆形截面表示柱状的沟道结构450。

图4不用于限制存储块中所包括的沟道结构的数量和分布情况。第一栅线隔槽410位于相邻的两个存储块之间，处于第一存储块420和第二存储块430的交界处。

参考图4所示，该第一栅线隔槽410上包括多个第一隔离区，将第一栅线隔槽410隔断形成了多个第一子栅线隔槽。图4中示出了3个第一隔离区441、442、443，将第一栅线隔槽410隔断形成了4个第一子栅线隔槽411、412、413、414。图3中示出的第一隔离区342对应于图4中的第一隔离区442。

需要说明，第一栅线隔槽410在第一隔离区被隔断，在其他的部分，第一栅线隔槽410是贯穿堆叠结构并到达衬底的沟槽。

图4所示仅为示例，不用于限制第一隔离区的具体数量、相邻的第一隔离区之间的间距、第一子栅线隔槽沿第一方向D1的长度等。

在图4所示的实施例中，第一隔离区为沿第一方向D1延伸的长方形区域。在其他的实施例中，第一隔离区也可以是其他的形状，例如正方形、圆形等。

参考图4所示，该三维存储器还可以沿第一方向D1被划分为核心阵列区401和连接区402。其中，核心阵列区401中可以包括多个作为存储单元的沟道结构，连接区402中可以是具有台阶结构的台阶区。第一栅线隔槽410沿第一方向D1贯穿核心阵列区401和连接区402。如图4所示，核心阵列区401和连接区402中的沟道结构的分布及数量都不同。

步骤S230：形成第一连接结构，该第一连接结构沿第一方向连接被第一隔离区隔断的相邻地第一子栅线隔槽。

图5A是图4中的方框部分的俯视示意图，其中示出了图4中第一栅线隔槽410上的第一隔离区442及其附近的结构。参考图5A所示，第一隔离区442将第一栅线隔槽410隔断，形成了第一子栅线隔槽412、413。在步骤S230，在该第一隔离区442的上方形成第一连接结构510，该第一连接结构510沿第一方向D1将相邻的第一子栅线隔槽412、413连接起来。通过在相邻的存储块之间设置第一栅线隔槽，并在该第一栅线隔槽中设置第一隔离区和第一连接结构可以起到对三维堆叠结构加固的作用，减少堆叠结构因应力变形的情况。

图5B是图4中的方框部分的立体结构示意图。参考图5B所示，第一方向D1与第一栅线隔槽410的延伸方向相同，第一子栅线隔槽412和第一子栅线隔槽413之间是第一隔离区442。该第一隔离区442包括堆叠结构522和位于该堆叠结构522上方的第一切口521，在第一切口521中具有填充材料。该堆叠结构522是图3中的堆叠结构320的一部分，堆叠结构522和图3中的堆叠结构320中处于同一层的栅极层相互连通。第一隔离区442将第一栅线隔槽410隔断，分为第一子栅线隔槽412和第一子栅线隔槽413。在第一子栅线隔槽412、413中具有填充材料。第一连接结构510形成在第一隔离区442上方，将第一子栅线隔槽412和第一子栅线隔槽413连接起来。

在一些实施例中，第一栅线隔槽410中填充多晶硅，可以作为三维存储器的源极结构。第一切口521中包括氧化硅、氮化硅和/或氮氧化硅中的一种或多种。第一连接结构510包括导电材料，例如钨。

经过填充的第一切口521和堆叠结构320一起在第一栅线隔槽410中起到支撑作用。填充有多晶硅的第一栅线隔槽410作为三维存储器的源极结构，填充有多晶硅的第一子栅线隔槽412、413可以分别作为三维存储器的源极接触部。相邻的第一子栅线隔槽412、413通过第一连接结构510相接触并且导电地连接在一起。根据这样的结构，可以使源极电压通过第一连接结构510被施加在源极接触部上，减少或消除对接触插塞的使用。

在一些实施例中，第一隔离区442与被其隔断的第一子栅线隔槽412、413都绝缘。参考图5B所示，堆叠结构522与第一子栅线隔槽412、413接触的部分还包括间隔体层523。间隔体层523可以提供在堆叠结构522与邻近的作为源极接触部的第一子栅线隔槽412、413之间的进一步的绝缘。

步骤S240：形成穿过在第一隔离区中的底部选择栅极的底部选择栅极切线，该底部选择栅极切线将相邻的存储块的底部选择栅极隔开。

参考图3所示，底部选择栅极切线341位于第一存储块350和第二存储块360之间，从衬底上方向上延伸，穿过底部选择栅极311，从而使不同存储块350、360的底部选择栅极311隔开。结合图4所示，尽管图4中未示出底部选择栅极切线341，可以理解，该底部选择栅极切线341位于第一栅线隔槽410的底部，与该第一栅线隔槽410平行。再结合图5B所示，位于堆叠结构522底部的栅极层是底部选择栅极531，底部选择栅极切线530穿过该底部选择栅极531将其切断。

在图3所示的实施例中，衬底310上方的第一个栅极层作为底部选择栅极311。在其他的实施例中，可以将衬底310上方的若干栅极层作为底部选择栅极311，则底部选择栅极切线341穿过该若干层底部选择栅极311。

在一些实施例中，将每个存储块底部的底部选择栅极与块选择端连接，可用于选择该存储块。电压可以施加块选择端上，以通过与之相连的底部选择栅极来选择相应的存储块。

经过步骤S210-S240所形成的三维存储器中至少包括两个存储块，在两个存储块交界处用第一栅线隔槽、第一隔离区和第一连接结构对该交界处进行加固，与仅在一个存储块内部进行加固相比增加了加固宽度，可以有效地防止更多层的三维存储器结构的倒塌或倾斜。根据上述方法形成的三维存储器中包括多个存储块，通过底部选择栅极切线将相邻的存储块的底部选择栅极隔开，从而可以分别控制不同的存储块。

在一些实施例中，本发明的制造方法还包括：

步骤S250：在堆叠结构的中形成第二栅线隔槽，第二栅线隔槽沿第一方向延伸并将存储块中的多个沟道结构划分成至少两个指存储区，第二栅线隔槽包括多个第二隔离区，第二隔离区将第二栅线隔槽隔断形成多个第二子栅线隔槽。

步骤S260：形成第二连接结构，第二连接结构沿第一方向连接被第二隔离区隔断的相邻第二子栅线隔槽。

参考图4所示，以第一存储块420为例，在该第一存储块420中形成有2个第二栅线隔槽462、463，该2个第二栅线隔槽462、463将第一存储块420中的多个沟道结构划分成3个指存储区，图4中标示出了一个指存储区421。在第一存储块420的边界处还包括一个栅线隔槽461。

参考图4所示，第二栅线隔槽462、463上都包括3个第二隔离区，其中标示出了第二栅线隔槽462上的第二隔离区444、445、446和第二栅线隔槽463上的第二隔离区447。图3中标示出了AA'线所切开的第二栅线隔槽462上的第二隔离区445和第二栅线隔槽463上的第二隔离区447。

第二隔离区与第一隔离区的结构相同，前文关于第一隔离区的说明可以用于说明第二隔离区。

图4中所标示的指存储区421对应于图3中所标示的指存储区371。结合图3和图4，每个指存储区中所包括的沟道结构数量可以是相同的。

参考图4所示，在第二栅线隔槽462、463上形成第二隔离区和第二连接结构可以起到在存储块内部加固三维存储器结构的效果。在栅线隔槽461上没有形成第二连接结构。

第二连接结构与第一连接结构类似，所不同的是第二连接结构位于第二栅线隔槽中的第二隔离区中。

根据上述的步骤，在每个存储块中的第二栅线隔槽中形成了第二隔离区和第二连接结构，可以在存储块内部进行结构的加固。结合第一连接结构，可以同时在每个存储块内部和多个存储块之间都形成加固结构，可以满足更多层的三维存储器的结构稳定性要求。

在一些实施例中，本发明的三维存储器的制造方法在形成了第一栅线隔槽和第一隔离区之后，还包括：

步骤S262：位于堆叠结构的顶部的栅极层提供顶部选择栅极，形成沿第一方向延伸的顶部选择栅极切线，该顶部选择栅极切线将所述顶部选择栅极隔开；

步骤S264：在第一隔离区的堆叠结构顶部的顶部选择栅极中形成第一切口，第一切口的深度与顶部选择栅极切线的深度相同。

参考图3所示，位于堆叠结构320顶部的栅极层作为该三维存储器的顶部选择栅极312，在步骤S262形成了3个顶部选择栅极切线351、352、353，对应于图4中所示的顶部选择栅极切线451、452、453。结合图3和图4所示，顶部选择栅极切线位于由第二栅线隔槽隔开的指存储区中。

本发明对堆叠结构中作为顶部选择栅极的栅极层的层数不做限制。如图3所示，其中以一层栅极层作为顶部选择栅极312。在其他的实施例中，可以采用堆叠结构顶部的2-6层栅极层作为顶部选择栅极，则顶部选择栅极切线切断该2-6层栅极层。

参考图5B所示，第一切口521形成在第一隔离区442的堆叠结构的顶部选择栅极中。

在一些实施例中，在同一工艺步骤中形成顶部选择栅极切线和第一切口，二者的深度相同。

在一些实施例中，本发明的三维存储器的制造方法在形成了第二栅线隔槽和第二隔离区之后，还包括：

步骤S266：位于堆叠结构的顶部的栅极层提供顶部选择栅极，形成沿第一方向延伸的顶部选择栅极切线，顶部选择栅极切线将顶部选择栅极隔开；以及

步骤S268：在第二隔离区的堆叠结构顶部的顶部选择栅极中形成第二切口，第二切口的深度与顶部选择栅极切线的深度相同。

这些实施例包括在存储块内部的第二栅线隔槽，在第二隔离区中形成第二切口的方法与在第一隔离区中形成第一切口的方法相同。因此，关于第一切口的说明内容可以用于说明第二切口。第二切口的结构与第一切口521类似，可以填充相同的材料。图5B可以用于同时表示第二切口。

在一些实施例中，在同一工艺步骤中形成顶部选择栅极切线和第二切口，二者的深度相同。

在一些实施例中，在同一工艺步骤中形成顶部选择栅极切线、第一切口和第二切口，三者的深度相同。

图6A-6H是本发明一实施例的三维存储器的制造方法中形成底部选择栅极切线的过程示意图。

参考图6A所示，提供衬底610，并在衬底610上形成一层高温氧化物(HTO，HighTemperature Oxide)层621。

参考图6B所示，在该高温氧化物层621上方沉积作为底部选择栅极的栅极层631。在栅极层631的上方还形成了介电层622，以及栅极层632、介电层623。高温氧化物层621、栅极层631、介电层622、栅极层632、介电层623依次在衬底610上方形成了堆叠结构。可以理解，栅极层632可以作为刻蚀阻挡层，起到保护栅极层631的作用。

参考图6C所示，在位于顶部的介电层623的上方形成具有图案641的光刻胶层640。该图案641的位置对应于需要形成顶部选择栅极切线的位置。

参考图6D所示，根据光刻胶层640对衬底上方的堆叠结构进行刻蚀，形成图6D中所示的切口642。经过图6D所示的步骤，栅极层631被切断。

参考图6E所示，在图6D所示的结构上沉积介电材料624，使切口642被填满。本步骤可以采用原子层沉积法来执行。

参考图6F所示，将图6E所示的半导体结构的顶部磨平，使栅极层632的上表面暴露。本步骤可以采用化学机械磨平方法。

参考图6G所示，采用湿法刻蚀在栅极层632中形成切口643，该切口643的深度与该栅极层632的厚度相同，使位于栅极层632下方的介电层622在该切口643处暴露出来。

参考图6H所示，去除栅极层632。

经过图6A-6H之后，在底部选择栅极631形成了底部选择栅极切口643。可以继续在图6H所示的半导体结构上方形成三维存储器的堆叠结构。

根据本发明的三维存储器的制造方法，可以同时对两个及以上的存储块进行加固，增加了加固的宽度；在底部选择栅极中形成底部选择栅极切口，可以对不同的存储块进行选择。

本发明的三维存储器的结构可以参考图3和图4。本发明的三维存储器可以由前文所述的制造方法制造而成，因此图2以及相关的说明内容都可以用于说明本发明实施例的三维存储器。

参考图3所示，该实施例的三维存储器包括衬底310、多个沟道结构330、第一栅线隔槽340、第一连接结构和底部选择栅极切线341。其中，衬底310上形成有栅极层和介电层交替堆叠的堆叠结构320，其中，位于堆叠结构320底部的栅极层提供底部选择栅极311。多个沟道结构330垂直穿过堆叠结构320并到达衬底310内。底部选择栅极切线341将相邻的存储块的底部选择栅极311隔开。

参考图4所示，第一栅线隔槽410沿第一方向D1延伸并将多个沟道结构划分成至少两个存储块420、430，第一栅线隔槽410包括第一隔离区441、442、443，第一隔离区441、442、443将第一栅线隔槽410隔断形成多个第一子栅线隔槽411、412、413、414。

参考图4、5A和5B所示，第一连接结构510位于第一隔离区442上方，沿第一方向D1连接被第一隔离区442隔断的相邻地第一子栅线隔槽412和413。

在一些实施例中，本发明的三维存储器还包括第二栅线隔槽和第二连接结构。参考图4所示，第二栅线隔槽461、462、463位于存储块420中，第二栅线隔槽461、462、463沿第一方向D1延伸并将存储块420中的多个沟道结构划分成至少两个指存储区。在图4所示的实施例中，存储块420中包括3个指存储区。与第一栅线隔槽类似地，第二栅线隔槽中包括多个第二隔离区，第二隔离区将第二栅线隔槽隔断形成多个第二子栅线隔槽。第二连接结构位于第二隔离区上方，沿第一方向D1连接被第二隔离区隔断的相邻第二子栅线隔槽。

在一些实施例中，本发明的三维存储器的堆叠结构的顶部还包括顶部选择栅极切线和沿第一方向延伸的顶部选择栅极切线，该顶部选择栅极切线将顶部选择栅极隔开。

参考图4所示，顶部选择栅极切线451、452、453分别位于存储块420的三个指存储区中，对应于图3中所示的顶部选择栅极切线351、352、353。

在一些实施例中，第一隔离区包括形成在堆叠结构的顶部选择栅极层中的第一切口，第一切口的深度与顶部选择栅极切线的深度相同。

在一些实施例中，第二隔离区包括形成在堆叠结构的顶部选择栅极层中的第二切口，第二切口的深度与顶部选择栅极切线的深度相同。

在一些实施例中，存储块的底部选择栅极与块选择端连接，用于选择存储块。

优选地，本发明的三维存储器中包括2个存储块，每个存储块中包括2个第二栅线隔槽和3个指存储区，并且每一个指存储区的面积相等。参考图4所示，指存储区的面积指在俯视图中所示的该指存储区的顶面的面积。参考图4所示，存储块420中包括2个第二栅线隔槽462、463，该2个第二栅线隔槽462、463和作为存储块420边界的栅线隔槽461一起将存储块420分为了3个指存储区，并且每个指存储区的面积都相等。

在其他的实施例中，当该三维存储器包括大于2个存储块时，例如在图4中所示的存储块420上方再增加一个存储块，则栅线隔槽461作为两个存储块之间的栅线隔槽，也可以在其上形成第二隔离区。

在一些实施例中，本发明的三维存储器的顶部选择栅极切线与相邻的第二栅线隔槽之间的沟道结构的行数相同。这里的行沿第一方向D1延伸。参考图3所示，该实施例的三维存储器的顶部选择栅极切线352、353与相邻的第二栅线隔槽363之间都包括2行沟道结构，顶部选择栅极切线位于其所在的指存储区的中间位置，使该指存储区中的沟道结构以该顶部选择栅极切线为对称分布。如图3所示，第一栅线隔槽340、第二栅线隔槽以及栅线隔槽361一起在每个存储块中将沟道结构分成了三部分，每部分包括4行沟道结构。顶部选择栅极切线351、352、353再将每部分分成对称的两部分，每部分包括2行沟道结构。

图3和图4并不用于限制沟道结构的具体数量。参考图4所示，由3个指存储区构成一个存储块，一个存储块沿垂直于第一方向D1的第二方向D2的宽度是4.5微米，则由2个存储块形成的三维存储器的宽度是9微米。这样经过加固的三维存储器的宽度变宽，用于大于200层的三维存储器结构，可以防止结构的倾斜或倒塌。

虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (15)

1.一种三维存储器，其特征在于，包括：

衬底，所述衬底上形成有栅极层和介电层交替堆叠的堆叠结构，其中，位于所述堆叠结构底部的栅极层提供底部选择栅极；

多个沟道结构，垂直穿过所述堆叠结构并到达所述衬底内；

第一栅线隔槽，沿第一方向延伸并将所述多个沟道结构划分成至少两个存储块，所述第一栅线隔槽包括第一隔离区，所述第一隔离区将所述第一栅线隔槽隔断形成多个第一子栅线隔槽；

第一连接结构，沿所述第一方向连接被所述第一隔离区隔断的相邻的所述第一子栅线隔槽；以及

底部选择栅极切线，沿第一方向延伸并穿过所述第一隔离区中的底部选择栅极，所述底部选择栅极切线将相邻的存储块的底部选择栅极隔开。

2.如权利要求1所述的三维存储器，其特征在于，还包括：

第二栅线隔槽，位于所述存储块中，所述第二栅线隔槽沿所述第一方向延伸并将所述存储块中的所述多个沟道结构划分成至少两个指存储区，所述第二栅线隔槽包括第二隔离区，所述第二隔离区将所述第二栅线隔槽隔断形成多个第二子栅线隔槽；以及

第二连接结构，沿所述第一方向连接被所述第二隔离区隔断的相邻的所述第二子栅线隔槽。

3.如权利要求1所述的三维存储器，其特征在于，所述存储块的底部选择栅极与块选择端连接，用于选择所述存储块。

4.如权利要求2所述的三维存储器，其特征在于，所述堆叠结构的顶部包括顶部选择栅极和沿第一方向延伸的顶部选择栅极切线，所述顶部选择栅极切线将所述顶部选择栅极隔开。

5.如权利要求4所述的三维存储器，其特征在于，所述第一隔离区包括形成在所述堆叠结构的顶部选择栅极层中的第一切口，所述第一切口的深度与所述顶部选择栅极切线的深度相同。

6.如权利要求4所述的三维存储器，其特征在于，所述第二隔离区包括形成在所述堆叠结构的顶部选择栅极层中的第二切口，所述第二切口的深度与所述顶部选择栅极切线的深度相同。

7.如权利要求2、4、5和6中的任一项所述的三维存储器，其特征在于，每个所述存储块中包括2个所述第二栅线隔槽和3个所述指存储区，每个所述指存储区的面积相等。

8.如权利要求4所述的三维存储器，其特征在于，所述顶部选择栅极切线与相邻的所述第二栅线隔槽之间的沟道结构的行数相同。

9.一种三维存储器的制造方法，其特征在于，包括：

提供衬底、由栅极层和介电层交替堆叠的堆叠结构，其中，位于所述堆叠结构底部的栅极层提供底部选择栅极；所述堆叠结构中包含多个沟道结构，所述沟道结构垂直穿过所述堆叠结构并到达所述衬底内；

在所述堆叠结构中形成第一栅线隔槽，所述第一栅线隔槽沿第一方向延伸并将所述多个沟道结构划分成至少两个存储块，所述第一栅线隔槽包括第一隔离区，所述第一隔离区将所述第一栅线隔槽隔断形成多个第一子栅线隔槽；

形成第一连接结构，所述第一连接结构沿所述第一方向连接被所述第一隔离区隔断的相邻地所述第一子栅线隔槽；以及

形成穿过所述第一隔离区中的底部选择栅极的底部选择栅极切线，所述底部选择栅极切线将相邻的存储块的底部选择栅极隔开。

10.如权利要求9所述的制造方法，其特征在于，还包括：

在所述堆叠结构中形成第二栅线隔槽，所述第二栅线隔槽沿所述第一方向延伸并将所述存储块中的所述多个沟道结构划分成至少两个指存储区，所述第二栅线隔槽包括多个第二隔离区，所述第二隔离区将所述第二栅线隔槽隔断形成多个第二子栅线隔槽；以及

形成第二连接结构，所述第二连接结构沿所述第一方向连接被所述第二隔离区隔断的相邻地所述第二子栅线隔槽。

11.如权利要求9所述的制造方法，其特征在于，还包括：将所述存储块的底部选择栅极与块选择端连接，用于选择所述存储块。

12.如权利要求9所述的制造方法，其特征在于，还包括：

位于所述堆叠结构的顶部的栅极层提供顶部选择栅极，形成沿所述第一方向延伸的顶部选择栅极切线，所述顶部选择栅极切线将所述顶部选择栅极隔开；以及

在所述第一隔离区的所述堆叠结构顶部的顶部选择栅极中形成第一切口，所述第一切口的深度与所述顶部选择栅极切线的深度相同。

13.如权利要求10所述的制造方法，其特征在于，还包括：

位于所述堆叠结构的顶部的栅极层提供顶部选择栅极，形成沿所述第一方向延伸的顶部选择栅极切线，所述顶部选择栅极切线将所述顶部选择栅极隔开；以及

在所述第二隔离区的所述堆叠结构顶部的顶部选择栅极中形成第二切口，所述第二切口的深度与所述顶部选择栅极切线的深度相同。

14.如权利要求12所述的制造方法，其特征在于，在同一工艺步骤中形成所述顶部选择栅极切线和所述第一切口。

15.如权利要求13所述的制造方法，其特征在于，在同一工艺步骤中形成所述顶部选择栅极切线和所述第二切口。

Images