CN114597214A - 三维闪存器件及其制备方法 - Google Patents

三维闪存器件及其制备方法 Download PDF

Info

Publication number
CN114597214A
CN114597214A CN202210316811.7A CN202210316811A CN114597214A CN 114597214 A CN114597214 A CN 114597214A CN 202210316811 A CN202210316811 A CN 202210316811A CN 114597214 A CN114597214 A CN 114597214A
Authority
CN
China
Prior art keywords
gate
strip
substrate
flash memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210316811.7A
Other languages
English (en)
Inventor
于涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202210316811.7A priority Critical patent/CN114597214A/zh
Publication of CN114597214A publication Critical patent/CN114597214A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种三维闪存器件及其制备方法，包括衬底、有源结构层、栅极结构及电极线结构，所述有源结构层包括交错设置的多个第一条状结构和至少两个第二条状结构，第一条状结构和第二条状结构均包括垂直于衬底表面间隔堆叠的多个有源层，且第二条状结构一侧的阶梯结构中的多个所述有源层的长度由下至上逐渐减小，栅极结构横跨所述第一条状结构，填充所述有源层之间的间隔空隙并环绕所述有源层，电极线结构包括平行于所述衬底的表面设置的多条字线、多条选择线、多条位线及多条公共源极线。本发明提供的三维闪存器件中有源结构层垂直于衬底的表面堆叠设置，且位线、选择栅、控制栅及公共源极线均平行于衬底的表面设置，降低了闪存器件集成的难度。

Description

三维闪存器件及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维闪存器件及其制备方法。
背景技术
闪存作为电可擦除且可编程的只读存储器的一种特殊结构，如今已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。NANDFlash闪存和NOR Flash闪存是市场上两种主要的非易失闪存技术，由于NAND Flash闪存的结构与NOR Flash闪存的结构不同，NAND Flash闪存常采用三维堆叠方式制造，闪存中沟道方向垂直于衬底的表面，使得NAND Flash闪存的集成度较高；而NOR Flash闪存的结构一般为平面型，而平面型的结构会受到工艺节点的限制导致闪存器件中闪存单元的密度受限，从而使闪存器件的集成度较低，体积较大；若采用三维堆叠方式制造NOR Flash闪存，NORFlash闪存中的源区、漏区、控制栅及选择栅将会垂直堆叠，使得工艺集成困难。
发明内容
本发明的目的在于提供一种三维闪存器件及其制备方法，便于提高闪存器件的集成度。
为了达到上述目的，本发明提供了一种三维闪存器件，包括：
衬底，
有源结构层，位于所述衬底上，包括多个第一条状结构和至少两个第二条状结构，所述第一条状结构向Y方向延伸且沿X方向间隔排列，所述第二条状结构向X方向延伸且沿Y方向间隔排列，所述第二条状结构与所述第一条状结构交错且位于所述第一条状结构的外侧，所述第一条状结构和所述第二条状结构均包括垂直于所述衬底表面间隔堆叠的多个有源层，且所述第二条状结构的一端设置有阶梯结构，所述阶梯结构中的多个所述有源层的长度由下至上逐渐减小呈阶梯状；
栅极结构，位于所述衬底上，包括间隔且平行排列的多个控制栅和多个选择栅，所述控制栅和和所述选择栅均横跨所述第一条状结构，填充所述有源层之间的间隔空隙并环绕所述有源层；
电极线结构，平行于所述衬底的表面设置，包括多条字线、多条选择线、多条位线及多条公共源极线，
多条所述字线对应连接多个所述控制栅；
多条所述选择线对应连接多个所述选择栅；
多条所述位线对应连接相邻所述选择栅之间所述有源层；
多条公共源极线对应连接所述阶梯结构上的多个所述有源层。
可选的，所述控制栅和所述有源层之间还形成有第一栅氧层，所述第一栅氧层包括ONO叠层结构。
可选的，所述选择栅和所述有源层之间还形成有第二栅氧层，所述第二栅氧层包括氧化硅。
可选的，所述控制栅和所述选择栅的侧壁均形成有第一侧墙。
可选的，所述第二条状结构和未被所述栅极结构覆盖的第一条状结构的侧壁均形成有第二侧墙，所述第二侧墙填充除所述栅极结构之外的所述有源层之间的间隔空隙。
可选的，所述栅极结构和所述衬底之间还形成有衬垫氧化层。
可选的，多条所述字线、多条所述选择线、多条所述位线及多条所述公共源极线通过多个接触插塞分别对应连接多个所述控制栅、多个所述选择栅、相邻所述选择栅之间的多个所述有源层及所述阶梯结构上的多个所述有源层；其中，
多条所述字线平行于所述衬底表面并沿Y方向排列；
多条所述选择线平行于所述衬底表面并沿Y方向排列；
多条所述位线平行于所述衬底表面并沿X方向排列；
多条所述公共源极线平行于所述衬底表面并沿X方向排列。
相应的，本发明还提供一种三维闪存器件的制备方法，包括：
提供衬底，所述衬底上形成有垂直于所述衬底表面交替堆叠的多个牺牲层和多个有源层；
刻蚀所述有源层和牺牲层，形成多个向Y方向延伸且沿X方向间隔排列的第一条状结构和至少两个向X方向延伸且沿Y方向间隔排列的第二条状结构，所述第二条状结构与所述第一条状结构交错且位于所述第一条状结构的外侧；
形成多个伪栅，多个所述伪栅沿X方向横跨在所述第一条状结构上且沿Y方向间隔排列；
去除多个所述伪栅覆盖之外的牺牲层；
在所述第二条状结构的一端形成阶梯结构，使所述第二条状结构中多个有源层的长度由下至上逐渐减小呈阶梯状；以及，
去除所述伪栅及所述伪栅覆盖下的牺牲层后填充栅极材料形成栅极结构。
可选的，所述牺牲层的材料包括硅锗，所述有源层的材料包括硅，所述牺牲层和所述有源层采用选择性外延生长工艺或相变外延工艺形成。
可选的，形成所述第一条状结构和所述第二条状结构之后，形成多个所述伪栅之前，还包括：在所述衬底上形成衬垫氧化层，所述衬垫氧化层覆盖部分厚度的所述第一条状结构和所述第二条状结构。
可选的，形成多个伪栅之后，去除多个所述伪栅覆盖之外的牺牲层之前，还包括：在多个所述伪栅的侧壁形成第一侧墙。
可选的，去除多个所述伪栅覆盖之外的牺牲层之后，在所述第二条状结构的一端形成阶梯结构之前，还包括：在所述第一条状结构和所述第二条状结构的侧壁形成第二侧墙，其中，所述第二侧墙填充去除所述牺牲层留下的间隔空隙。
可选的，在所述第二条状结构的一端形成阶梯结构之后，去除所述伪栅及所述伪栅覆盖下的牺牲层之前，还包括：
在所述衬底上形成层间介质层，平坦化所述层间介质层以暴露出所述伪栅。
可选的，所述栅极包括控制栅和选择栅，去除所述伪栅及所述伪栅覆盖下的牺牲层后填充栅极材料形成栅极的过程包括：
去除部分所述伪栅及所述伪栅覆盖下的牺牲层后填充控制栅材料形成控制栅；
去除剩余部分所述伪栅及所述伪栅覆盖下的牺牲层后填充选择栅材料形成选择栅。
可选的，去除部分所述伪栅及所述伪栅覆盖下的牺牲层之后，填充控制栅材料形成所述控制栅之前，还包括：形成第一栅氧层，所述控制栅通过所述第一栅氧层环绕所述有源层。
可选的，去除剩余部分所述伪栅及所述伪栅覆盖下的牺牲层之后，填充选择栅材料形成所述选择栅之前，还包括：形成第二栅氧层，所述选择栅通过所述第二栅氧层环绕所述有源层。
可选的，成栅极之后还包括形成电极线结构，所述电极线结构平行于所述衬底的表面，包括：多条字线、多条选择线、多条位线及多条公共源极线，
其中，
多条所述字线对应连接多个所述控制栅；
多条所述选择线对应连接多个所述选择栅；
多条所述位线对应连接相邻所述控制栅之间所述有源层；
多条公共源极线对应连接所述阶梯结构上的多个所述有源层。
可选的，形成栅极结构之后，形成电极线结构之前，还包括：形成多个接触插塞，多条所述字线、多条所述选择线、多条所述位线及多条所述公共源极线通过多个所述插塞分别对应连接多个所述控制栅、多个所述选择栅、相邻所述选择栅之间的多个所述有源层及所述阶梯结构上的多个所述有源层；
综上，本发明提供的三维闪存器件及其制备方法中，包括衬底、有源结构层、栅极结构及电极线结构，所述有源结构层包括多个第一条状结构和至少两个第二条状结构，所述第二条状结构与所述第一条状结构交错且位于所述第一条状结构的外侧，所述第一条状结构和所述第二条状结构均包括垂直于所述衬底表面间隔堆叠的多个有源层，且所述第二条状结构的一端设置有阶梯结构，所述阶梯结构中的多个所述有源层的长度由下至上逐渐减小呈阶梯状，栅极结构，包括间隔且平行排列的多个控制栅和多个选择栅，所述控制栅和和所述选择栅均横跨所述第一条状结构，填充所述有源层之间的间隔空隙并环绕所述有源层，电极线结构包括平行于所述衬底的表面设置的多条字线、多条选择线、多条位线及多条公共源极线。本发明提供的三维闪存器件中有源层垂直于衬底的表面堆叠设置，位线、选择栅、控制栅及公共源极线均平行于衬底的表面设置，降低了闪存器件集成的难度。
附图说明
图1为本发明一实施例提供的三维闪存器件的制备方法的流程图；
图2A～图2M为本发明一实施例提供的三维闪存器件的制备方法中相应步骤的三维结构示意图；
图3A为本发明一实施例提供的三维闪存器件中控制栅沿X方向的部分剖面示意图；
图3B为本发明一实施例提供的三维闪存器件中选择栅沿X方向的部分剖面示意图。
其中，附图标记为：
100-衬底；101-牺牲层；102-有源层；103-硬掩膜层；104-隔离沟槽；105-衬垫氧化层；110-有源结构层；110a-第一条状结构；110b-第二条状结构；111-阶梯结构；120-位栅；120a-第一侧墙；120b-第二侧墙；130-层间介质层；200-栅极结构；210-控制栅；220-选择栅；211-第一栅氧层；220-第二栅氧层；300-电极线结构；300-电极线结构；301-字线；302-选择线；303-位线；304-公共源极线；310-接触插塞。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。另外，术语“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确描述的附加因素，这同样至少部分地取决于上下文。
应当容易理解，在本公开中的“在…上”、“在…上方”和“在…之上”的含义应该以最广泛的方式来解释，使得“在…上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“在…上方”或“在…之上”不仅意味着“在某物上方”或“在某物之上”的含义，而且还可以包括“在某物上方”或“在某物之上”并且其间不具中间特征或层(即，直接在某物上)的含义。
此外，诸如“在…下面”、“在…下方”、“下部”、“在…上方”、“上部”等的空间相对术语在本文中为了便于描述可以用于描述一个元件或特征与(一个或多个)另一元件或特征的如图中所示的关系。空间相对术语旨在涵盖除了图中描绘的取向之外的在器件使用或操作中的不同取向。装置可以以其他方式定向(旋转90度或在其他取向下)，并且本文所用的空间相对描述词也可以被相应地解释。
如本文所用，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层结构或上层结构之上延伸，或者可以具有小于下层结构或上层结构的范围。此外，层可以是均匀或不均匀的连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于处于连续结构的顶表面与底表面之间的或处于连续结构的顶表面和底表面处的任何一对水平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成互连线、和/或过孔触点)以及一个或多个电介质层。
如本文所用，术语“衬底”是指一种在其上添加后续材料层的材料。这种衬底本身可以被图案化。添加在衬底的顶部上的材料可以被图案化，或者可以保持不被图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。替代地，衬底可以由诸如玻璃、塑料、或蓝宝石晶片的非导电材料制成。
如本文所用，术语“三维闪存器件”是指具有在横向定向的衬底上的垂直定向的存储器单元晶体管串(本文中又被称为“存储器串”)以使得存储器串在相对于衬底的垂直方向上延伸的半导体器件。如本文所用，术语“垂直/垂直地”标称地意味着垂直于衬底的横向表面。
图2M为本实施例提供的三维闪存器件的三维结构示意图，图3A为本实施例提供的三维闪存器件中控制栅沿X方向的部分剖面示意图，图3B为本实施例提供的三维闪存器件中选择栅沿X方向的部分剖面示意图。请参考图2M、图3A及图3B，本实施例提供了一种三维闪存器件，包括衬底100、有源结构层110、栅极结构200、电极线结构300。
其中，所述有源结构层110位于所述衬底100上，包括多个第一条状结构110a和至少两个第二条状结构110b，所述第一条状结构110a向Y方向延伸且沿X方向间隔排列，所述第二条状结构110b向X方向延伸且沿Y方向间隔排列，所述第二条状结构110b与所述第一条状结构110a交错且位于所述第一条状结构110a的外侧，所述第一条状结构110a和所述第二条状结构110b均包括垂直于所述衬底100的表面间隔堆叠的多个有源层102，且所述第二条状结构110b的一端设置有阶梯结构111，所述阶梯结构111中的多个所述有源层102的长度由下至上逐渐减小呈阶梯状；
所述栅极结构200位于所述衬底100上，包括间隔且平行排列的多个控制栅(CG)210和多个选择栅(SG)220，多个所述控制栅210和多个所述选择栅220均横跨所述第一条状结构110a，填充部分所述有源层102之间的间隔空隙并环绕所述有源层102；
所述电极线结构300，平行于所述衬底100的表面设置，包括多条字线(WL)301、多条选择线(SSL)302、多条位线(BL)303及多条公共源极线(CSL)304，多条所述字线301对应连接多个所述控制栅210，多条所述选择线302对应连接多个所述选择栅220；多条所述位线303对应连接相邻所述选择栅220之间所述有源层102；多条公共源极线304对应连接所述阶梯结构111上的多个所述有源层102。
具体的，如图2A所示，所述衬底100可用于支撑其上的器件结构。所述衬底100可为单晶硅(Si)衬底、单晶锗(Ge)衬底、绝缘体上硅(SOI)衬底或者绝缘体上锗(GOI)衬底等。所述衬底100的材料还可为化合物半导体。举例而言，所述衬底100可为砷化镓(GaAs)衬底、磷化铟(InP)衬底或碳化硅(SiC)衬底等。值得注意的是，本实施例中所述的衬底100还可采用本领域中已知的其它半导体材料中的至少一种制备。
所述有源结构层110中多个第一条状结构110a和至少两个第二条状结构110b交错设置。如图2M所示，两个第二条状结构110b位于多个第一条状结构110a的外侧，所述第一条状结构110a和所述第二条状结构110a中多个有源层102垂直于所述衬底100的表面间隔堆叠。如图3A所示，多个所述控制栅210横跨所述第一条状结构110a，填充部分所述有源层102之间的间隔空隙并环绕所述有源层102，所述控制栅210和所述有源层102之间还形成有第一栅氧层211，所述第一栅氧层211可以包括氧化硅/氮氧化硅(或氮化硅)/氧化硅(ONO)的叠层结构。如图3A所示，多个所述选择栅220横跨所述第一条状结构110a，填充部分所述有源层102之间的间隔空隙并环绕所述有源层102，所述选择栅210和所述有源层102之间还形成有第二栅氧层221，所述第二栅氧层221例如为氧化硅(SiO2)。所述控制栅210环绕所述有源层102垂直堆叠在所述衬底100的表面，形成存储器堆叠层(存储器串)。
在本发明的一些实施例中，如图2M所示，所述控制栅210和所述选择栅220的侧壁均形成有第一侧墙(Spacer)120a，所述第二条状结构110b和未被所述栅极结构200覆盖的第一条状结构110a的侧壁均形成有第二侧墙(Inner Spacer)120b，其中，所述第二侧墙120b填充除所述栅极结构200之外的所述有源层102之间的间隔空隙。另外，所述栅极结构200与所述衬底100之间还形成有衬垫氧化层105，所述第一侧墙120a和所述第二侧墙120b均位于所述衬垫氧化层105之上。所述控制栅210和所述选择栅220的材料均为多晶硅(Ploy)，所述导电层102的材料例如为硅(Si)，所述衬垫氧化层105的材料例如为氧化硅(SiO2)，所述第一侧墙120a和所述第二侧墙120b的材料可以相同也可以不同，例如所述第一侧墙120a和所述第二侧墙120b的材料包括氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)或其任何组合。
进一步的，电极线结构300中多条字线(WL)301、多条选择线(CSL)302、多条位线(BL)303及多条公共源极线(SSL)304通过多个接触插塞310分别对应连接多个所述控制栅210、多个所述选择栅220、相邻所述选择栅220之间的多个所述有源层102及所述阶梯结构111上的多个所述有源层102。具体的，多条所述字线(WL)301平行于所述衬底的表面并沿Y方向排列；多条所述选择线(CSL)302平行于所述衬底的表面并沿Y方向排列；多条所述位线(BL)303平行于所述衬底的表面并沿X方向排列；多条所述公共源极线(SSL)304平行于所述衬底的表面并沿X方向排列。
继续参考如图2M所示，多个所述控制栅210和多个所述选择栅220间隔横跨在第一条状结构110a，并在X方向平行于所述第二条状结构110b，控制栅210、选择栅220及位于第二条状结构110b上的阶梯结构依次间隔设置，即在三维方向上形成阵列布置的存储单元Cell(存储器串)，存储单元位于公共源极线(CSL)304和位线(BL)303之间，在有源结构层产生电路回路。本实施例中，有源结构层垂直于衬底的表面堆叠设置，位线(BL)、选择栅(SG)、控制栅(CG)及公共源极线(CSL)均平行于衬底的表面设置，降低了闪存器件集成的难度。
需要说明的是，上述三维闪存器件的结构设置可用于3D NOR flash，也可应用在其他存储器中例如3D NAND flash，本发明对此不作限定。另外，本实施例中位线连接相邻选择栅之间的有源层，控制栅位于选择栅与第二条状结构之间，在本发明其他实施例中，也可以根据实际需求相应调整栅极结构的设计。
图1为本实施例提供的三维闪存器件的制备方法的流程图。请参考图1，本实施例提供的三维闪存器件的制备方法，包括：
步骤S01：提供衬底，所述衬底上形成有垂直于所述衬底表面交替堆叠的多个牺牲层和多个有源层；
步骤S02：刻蚀所述有源层和牺牲层，形成多个向Y方向延伸且沿X方向间隔排列的第一条状结构和至少两个向X方向延伸且沿Y方向间隔排列的第二条状结构，所述第二条状结构与所述第一条状结构交错且位于所述第一条状结构的外侧；
步骤S03：形成多个伪栅，多个所述伪栅沿X方向延伸横跨所述第一条状结构且沿Y方向间隔排列；
步骤S04：去除多个所述伪栅覆盖之外的牺牲层；
步骤S05：在所述第二条状结构的一端形成阶梯结构，使所述第二条状结构中多个有源层的长度由下至上逐渐减小呈阶梯状；以及，
步骤S06：去除所述伪栅及所述伪栅覆盖下的牺牲层后填充栅极材料形成栅极结构。
图2A～图2M为本实施例提供的三维闪存器件的制备方法的流程图，下面结合图2A～图2M对本实施例提供的三维闪存器件的制备方法进行详细说明。
首先，请参考图2A所示，执行步骤S01：提供衬底100，所述衬底100上形成有垂直于所述衬底表面交替堆叠的多个牺牲层101和多个有源层102。
所述衬底100可用于支撑其上的器件结构。所述衬底100可为单晶硅(Si)衬底、单晶锗(Ge)衬底、绝缘体上硅(SOI)衬底或者绝缘体上锗(GOI)衬底等。所述衬底100的材料还可为化合物半导体。举例而言，所述衬底100可为砷化镓(GaAs)衬底、磷化铟(InP)衬底或碳化硅(SiC)衬底等。值得注意的是，本实施例中所述的衬底100还可采用本领域中已知的其它半导体材料中的至少一种制备。
本实施例中，所述衬底100上形成有多个牺牲层101和多个有源层102交替堆叠的堆叠结构。所述牺牲层101为硅锗(SiGe)，所述有源层102为硅(Si)，所述牺牲层101和所述有源层102可以通过使用衬底100作为籽晶的选择性外延生长工艺或相变外延工艺形成。所述牺牲层101在后续工艺中会被去除替代，在本发明其他实施例中，所述牺牲层101可以选择容易被刻蚀去除的材料，例如氮化硅，所述有源层102也可以选择其他导电材料，另外，多个牺牲层101和多个有源层102形成方法可包括诸如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合的薄膜沉积工艺。
在堆叠结构中，多个牺牲层101的厚度可相同也可不相同，多个有源层102的厚度可相同也可不相同，并且可根据具体工艺需求进行设置。此外，在有源层102的生产工艺中，不同的堆叠层数会对应不同的堆叠高度，举例而言，有源层102堆叠的层数可为8层、32层、64层、128层等，有源层102的层数越多，集成度越高，由其形成的存储单元的个数越多，可根据实际存储需求来设计有源层102的堆叠层数及堆叠高度，本申请对此不做具体的限定。
接着，参考图2B所示，执行步骤S02，刻蚀所述有源层102和牺牲层101，形成多个向Y方向延伸且沿X方向间隔排列的第一条状结构110a和至少两个向X方向延伸且沿Y方向间隔排列的第二条状结构110b，所述第二条状结构110b与所述第一条状结构110a交错且位于所述第一条状结构110a的外侧。
具体的，在多个牺牲层101和多个有源层102交替堆叠的堆叠结构上形成硬掩膜层103，采用沟槽刻蚀工艺依次刻蚀所硬掩膜层103、有源层102及牺牲层101，形成隔离沟槽104。所述隔离沟槽104将所述堆叠结构划分为纵横交错的第一条状结构110a和第二条状结构110b，所述第一条状结构110a多个向Y方向延伸且沿X方向间隔排列，所述第二条状结构110b向X方向延伸且沿Y方向间隔排列的第二条状结构110b，且所述第二条状结构110b位于所述第一条状结构110a的外侧，所述第一条状结构110a和所述第二条状结构110b构成有源结构层110。
在本发明的一些实施例中，刻蚀第一条状结构110a和所述第二条状结构110b后，还包括在所述衬底100上形成衬垫氧化层105，所述衬垫氧化层105覆盖部分厚度的叠层结构，作为后续形成的栅极结构与衬底100之间的衬垫氧化层。进一步的，也可以依次刻蚀所硬掩膜层103、有源层102、牺牲层101及部分厚度的衬底100，使所述隔离沟槽104深入衬底100，然后在所述衬底100上形成所述衬垫氧化层105，具体工艺选择可以依据实际需求设置，在此不作具体限定。
接着，参考图2C所示，执行步骤S03，形成多个伪栅120，多个所述伪栅120沿X方向横跨所述第一条状结构且沿Y方向间隔排列。具体的，所述伪栅120的材料为多晶硅，多个所述伪栅120横跨在两个第二条状结构110b之间的所述第一条状结构110a。
接着，参考图2D～图2F所示，执行步骤S04，去除多个所述伪栅120覆盖之外的牺牲层101。
在去除多个所述伪栅120覆盖之外的牺牲层101之前还包括，在多个所述伪栅120的侧壁形成第一侧墙(Spacer)120a，如图2D所示。接着，去除多个所述伪栅120覆盖之外的牺牲层101，在所述第一侧墙(Spacer)120a和伪栅120的覆盖下，位于伪栅120下第一条状结构110a中的牺牲层101保留，如图2E所示。另外，在去除多个所述伪栅120覆盖之外的牺牲层101之后还包括，在所述第一条状结构110a和所述第二条状结构110b的侧壁形成第二侧墙(Inner Spacer)120b，其中，所述第二侧墙120填充去除所述牺牲层101留下的间隔空隙，如图2F所示。所述第一侧墙120a和所述第二侧墙120b的材料可以相同也可以不同，例如所述第一侧墙120a和所述第二侧墙120b的材料包括氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、高介电常数(高k)电介质或其任何组合，可以采用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其组合的薄膜沉积工艺形成。
接着，参考图2G所示，执行步骤S05，在所述第二条状结构110b的一端形成阶梯结构111，使所述第二条状结构110b中多个有源层102的长度由下至上逐渐减小呈阶梯状。例如可以通过刻蚀工艺刻蚀第二条状结构110b中和有源层102之间填充的第二侧墙120b，使多个有源层102在第二条装结构110b的一端由下至上呈阶梯状暴露展现。可选的，多个有源层102由下至上呈阶梯状暴露展现，对包括所述阶梯结构111在内的第二条状结构110b以及第一条状结构110a上多个所述有源层102进行离子注入，以形成源漏区。
在本发明的一些实施例中，在形成阶梯结构111的同时，也可以选定相邻伪栅之间的部分硬掩膜层103进行刻蚀，以暴露出部分顶层的有源层102，作为后续位线的引出接口。
接着，参考图2H～图2K所示，执行步骤S06，去除所述伪栅120及所述伪栅120覆盖下的牺牲层101后填充栅极材料形成栅极结构200。所述栅极结构200包括控制栅210和选择栅220，具体形成构成如下：
在所述衬底100上形成层间介质层130，平坦化所述层间介质层130以暴露出所述伪栅120，如图2H所示；
去除部分所述伪栅120及所述伪栅120覆盖下的牺牲层101后填充控制栅材料形成控制栅210，如图2I～图2J所示；
去除剩余部分所述伪栅120及所述伪栅120覆盖下的牺牲层101后填充选择栅材料形成选择栅220，如图2K～图2L所示。
进一步的，去除部分所述伪栅120及所述伪栅120覆盖下的牺牲层之后，填充控制栅材料形成所述控制栅210之前，还包括：形成第一栅氧层211，所述控制栅210通过所述第一栅氧层211环绕所述有源层102，如图3A所示。去除剩余部分所述伪栅120及所述伪栅120覆盖下的牺牲层102之后，填充选择栅材料形成所述选择栅220之前，还包括：形成第二栅氧层221，所述选择栅220通过所述第二栅氧层221环绕所述有源层102，如图3B所示。
本实施例提供的三维闪存器件的制备方法中，在形成栅极结构200之后还包括形成电极线结构300。如图2M所示，图2M中省略层间介质层130以便展示三维存储器件内部的结构，所述电极线结构300平行于所述衬底100的表面，包括：多条字线(WL)301、多条选择线(CSL)302、多条位线(BL)303及多条公共源极线(SSL)304，其中，多条所述字线301对应连接多个所述控制栅210，多条所述选择线302对应连接多个所述选择栅220，多条所述位线303对应连接相邻所述选择栅220之间所述有源层102，多条公共源极线304对应连接所述阶梯结构111上的多个所述有源层102。多条字线(WL)301、多条选择线(CSL)302、多条位线(BL)303及多条公共源极线(SSL)304通过多个接触插塞310分别对应连接多个所述控制栅210、多个所述选择栅220、相邻所述选择栅220之间的多个所述有源层102及所述阶梯结构111上的多个所述有源层102。具体的，多条所述字线(WL)301平行于所述衬底的表面并沿Y方向排列；多条所述选择线(CSL)302平行于所述衬底的表面并沿Y方向排列；多条所述位线(BL)303平行于所述衬底的表面并沿X方向排列；多条所述公共源极线(SSL)304平行于所述衬底的表面并沿X方向排列。
综上所述，本发明提供的三维闪存器件及其制备方法中，包括衬底、有源结构层、栅极结构及电极线结构，所述有源结构层包括多个第一条状结构和至少两个第二条状结构，所述第二条状结构与所述第一条状结构交错且位于所述第一条状结构的外侧，所述第一条状结构和所述第二条状结构均包括垂直于所述衬底表面间隔堆叠的多个有源层，且所述第二条状结构的一端设置有阶梯结构，所述阶梯结构中的多个所述有源层的长度由下至上逐渐减小呈阶梯状，栅极结构，包括间隔且平行排列的多个控制栅和多个选择栅，所述控制栅和和所述选择栅均横跨所述第一条状结构，填充所述有源层之间的间隔空隙并环绕所述有源层，电极线结构包括平行于所述衬底的表面设置的多条字线、多条选择线、多条位线及多条公共源极线。本发明提供的三维闪存器件中有源结构层垂直于衬底的表面堆叠设置，位线(BL)、选择栅(SG)、控制栅(CG)及公共源极线(CSL)均平行于衬底的表面设置，降低了闪存器件集成的难度。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (18)

1.一种三维闪存器件，其特征在于，包括：
衬底，
有源结构层，位于所述衬底上，包括多个第一条状结构和至少两个第二条状结构，所述第一条状结构向Y方向延伸且沿X方向间隔排列，所述第二条状结构向X方向延伸且沿Y方向间隔排列，所述第二条状结构与所述第一条状结构交错且位于所述第一条状结构的外侧，所述第一条状结构和所述第二条状结构均包括垂直于所述衬底表面间隔堆叠的多个有源层，且所述第二条状结构的一端设置有阶梯结构，所述阶梯结构中的多个所述有源层的长度由下至上逐渐减小呈阶梯状；
栅极结构，位于所述衬底上，包括间隔且平行排列的多个控制栅和多个选择栅，所述控制栅和和所述选择栅均横跨所述第一条状结构，填充所述有源层之间的间隔空隙并环绕所述有源层；
电极线结构，平行于所述衬底的表面设置，包括多条字线、多条选择线、多条位线及多条公共源极线，
多条所述字线对应连接多个所述控制栅；
多条所述选择线对应连接多个所述选择栅；
多条所述位线对应连接相邻所述选择栅之间所述有源层；
多条公共源极线对应连接所述阶梯结构上的多个所述有源层。
2.如权利要求1所述的三维闪存器件，其特征在于，所述控制栅和所述有源层之间还形成有第一栅氧层，所述第一栅氧层包括ONO叠层结构。
3.如权利要求1所述的三维闪存器件，其特征在于，所述选择栅和所述有源层之间还形成有第二栅氧层，所述第二栅氧层包括氧化硅。
4.如权利要求1所述的三维闪存器件，其特征在于，所述控制栅和所述选择栅的侧壁均形成有第一侧墙。
5.如权利要求1所述的三维闪存器件，其特征在于，所述第二条状结构和未被所述栅极结构覆盖的第一条状结构的侧壁均形成有第二侧墙，所述第二侧墙填充除所述栅极结构之外的所述有源层之间的间隔空隙。
6.如权利要求1所述的三维闪存器件，其特征在于，所述栅极结构和所述衬底之间还形成有衬垫氧化层。
7.如权利要求1所述的三维闪存器件，其特征在于，多条所述字线、多条所述选择线、多条所述位线及多条所述公共源极线通过多个接触插塞分别对应连接多个所述控制栅、多个所述选择栅、相邻所述选择栅之间的多个所述有源层及所述阶梯结构上的多个所述有源层；其中，
多条所述字线平行于所述衬底表面并沿Y方向排列；
多条所述选择线平行于所述衬底表面并沿Y方向排列；
多条所述位线平行于所述衬底表面并沿X方向排列；
多条所述公共源极线平行于所述衬底表面并沿X方向排列。
8.一种三维闪存器件的制备方法，其特征在于，包括：
提供衬底，所述衬底上形成有垂直于所述衬底表面交替堆叠的多个牺牲层和多个有源层；
刻蚀所述牺牲层和有源层，形成多个向Y方向延伸且沿X方向间隔排列的第一条状结构和至少两个向X方向延伸且沿Y方向间隔排列的第二条状结构，所述第二条状结构与所述第一条状结构交错且位于所述第一条状结构的外侧；
形成多个伪栅，多个所述伪栅沿X方向横跨在所述第一条状结构上且沿Y方向间隔排列；
去除多个所述伪栅覆盖之外的牺牲层；
在所述第二条状结构的一端形成阶梯结构，使所述第二条状结构中多个有源层的长度由下至上逐渐减小呈阶梯状；
去除所述伪栅及所述伪栅覆盖下的牺牲层后填充栅极材料形成栅极结构。
9.如权利要求8所述的三维闪存器件的制备方法，其特征在于，所述牺牲层的材料包括硅锗，所述有源层的材料包括硅，所述牺牲层和所述有源层采用选择性外延生长工艺或相变外延工艺形成。
10.如权利要求9所述的三维闪存器件的制备方法，其特征在于，形成所述第一条状结构和所述第二条状结构之后，形成多个所述伪栅之前，还包括：在所述衬底上形成衬垫氧化层，所述衬垫氧化层覆盖部分厚度的所述第一条状结构和所述第二条状结构。
11.如权利要求10所述的三维闪存器件的制备方法，其特征在于，形成多个伪栅之后，去除多个所述伪栅覆盖之外的牺牲层之前，还包括：在多个所述伪栅的侧壁形成第一侧墙。
12.如权利要求11所述的三维闪存器件的制备方法，其特征在于，去除多个所述伪栅覆盖之外的牺牲层之后，在所述第二条状结构的一端形成阶梯结构之前，还包括：在所述第一条状结构和所述第二条状结构的侧壁形成第二侧墙，其中，所述第二侧墙填充去除所述牺牲层留下的间隔空隙。
13.如权利要求12所述的三维闪存器件的制备方法，其特征在于，
在所述第二条状结构的一端形成阶梯结构之后，去除所述伪栅及所述伪栅覆盖下的牺牲层之前，还包括：
在所述衬底上形成层间介质层，平坦化所述层间介质层以暴露出所述伪栅。
14.如权利要求13所述的三维闪存器件的制备方法，其特征在于，所述栅极包括控制栅和选择栅，去除所述伪栅及所述伪栅覆盖下的牺牲层后填充栅极材料形成栅极的过程包括：
去除部分所述伪栅及所述伪栅覆盖下的牺牲层后填充控制栅材料形成控制栅；
去除剩余部分所述伪栅及所述伪栅覆盖下的牺牲层后填充选择栅材料形成选择栅。
15.如权利要求14所述的三维闪存器件的制备方法，其特征在于，去除部分所述伪栅及所述伪栅覆盖下的牺牲层之后，填充控制栅材料形成所述控制栅之前，还包括：形成第一栅氧层，所述控制栅通过所述第一栅氧层环绕所述有源层。
16.如权利要求14所述的三维闪存器件的制备方法，其特征在于，去除剩余部分所述伪栅及所述伪栅覆盖下的牺牲层之后，填充选择栅材料形成所述选择栅之前，还包括：形成第二栅氧层，所述选择栅通过所述第二栅氧层环绕所述有源层。
17.如权利要求14所述的三维闪存器件的制备方法，其特征在于，形成栅极之后还包括形成电极线结构，所述电极线结构平行于所述衬底的表面，包括：多条字线、多条选择线、多条位线及多条公共源极线，其中，
多条所述字线对应连接多个所述控制栅；
多条所述选择线对应连接多个所述选择栅；
多条所述位线对应连接相邻所述控制栅之间所述有源层；
多条公共源极线对应连接所述阶梯结构上的多个所述有源层。
18.如权利要求17述的三维闪存器件的制备方法，其特征在于，形成栅极结构之后，形成电极线结构之前，还包括：形成多个接触插塞，多条所述字线、多条所述选择线、多条所述位线及多条所述公共源极线通过多个所述插塞分别对应连接多个所述控制栅、多个所述选择栅、相邻所述选择栅之间的多个所述有源层及所述阶梯结构上的多个所述有源层。
CN202210316811.7A 2022-03-28 2022-03-28 三维闪存器件及其制备方法 Pending CN114597214A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210316811.7A CN114597214A (zh) 2022-03-28 2022-03-28 三维闪存器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210316811.7A CN114597214A (zh) 2022-03-28 2022-03-28 三维闪存器件及其制备方法

Publications (1)

Publication Number Publication Date
CN114597214A true CN114597214A (zh) 2022-06-07

Family

ID=81811123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210316811.7A Pending CN114597214A (zh) 2022-03-28 2022-03-28 三维闪存器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114597214A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045266A1 (zh) * 2022-08-29 2024-03-07 长鑫存储技术有限公司 半导体结构的制作方法及其结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045266A1 (zh) * 2022-08-29 2024-03-07 长鑫存储技术有限公司 半导体结构的制作方法及其结构

Similar Documents

Publication Publication Date Title
US10950629B2 (en) Three-dimensional flat NAND memory device having high mobility channels and methods of making the same
CN110634874B (zh) 三维半导体存储器件
JP7418953B2 (ja) ３次元半導体メモリ装置
CN106024794B (zh) 半导体器件及其制造方法
US10553609B2 (en) Semiconductor device
EP3420595B1 (en) Within-array through-memory-level via structures
KR102054226B1 (ko) 반도체 소자 및 그 제조 방법
US11069410B1 (en) Three-dimensional NOR-NAND combination memory device and method of making the same
KR20130059821A (ko) 반도체 메모리 소자 및 그 제조방법
KR102414511B1 (ko) 3차원 반도체 소자
US20190378854A1 (en) Semiconductor device and method of manufacturing the same using preliminary sacrificial layers
KR102624519B1 (ko) 수직형 메모리
CN111211131B (zh) 3d存储器件及其制造方法
US11411024B2 (en) Vertical type semiconductor devices and methods of manufacturing the same
CN109935547B (zh) 一种3d nand存储器件及其制造方法
US20200381448A1 (en) Three-dimensional semiconductor memory devices
KR20210037053A (ko) 반도체 장치
KR20200078779A (ko) 수직형 메모리 장치
CN114597214A (zh) 三维闪存器件及其制备方法
CN112117283A (zh) 垂直存储器装置
KR100900301B1 (ko) 매몰된 비트 라인을 구비하는 메모리 반도체 장치 및 그제조 방법
KR20210016214A (ko) 반도체 장치
KR20190123887A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US11737273B2 (en) Three-dimensional semiconductor memory devices
US11653493B2 (en) Semiconductor memory device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination