CN112909008A - 三维存储器及其制备方法 - Google Patents

三维存储器及其制备方法 Download PDF

Info

Publication number
CN112909008A
CN112909008A CN202110280903.XA CN202110280903A CN112909008A CN 112909008 A CN112909008 A CN 112909008A CN 202110280903 A CN202110280903 A CN 202110280903A CN 112909008 A CN112909008 A CN 112909008A
Authority
CN
China
Prior art keywords
bar
memory
characteristic dimension
memory array
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110280903.XA
Other languages
English (en)
Other versions
CN112909008B (zh
Inventor
陈阳
张中
夏志良
王迪
周文犀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110280903.XA priority Critical patent/CN112909008B/zh
Publication of CN112909008A publication Critical patent/CN112909008A/zh
Application granted granted Critical
Publication of CN112909008B publication Critical patent/CN112909008B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种三维存储器及其制备方法。制备方法包括：提供晶圆结构，所述晶圆结构包括存储块，所述存储块包括阶梯区域与桥接结构，所述阶梯区域与所述桥接结构在第一方向上连接；在所述桥接结构上形成特征尺寸条；以所述特征尺寸条为基准线对所述阶梯区域进行刻蚀。本发明的特征尺寸条(CD bar)作为量测的基准线准确，特征尺寸条(CD bar)测量出来的阶梯结构的偏移量准确。

Description

三维存储器及其制备方法
技术领域
本发明涉及半导体器件技术领域，特别涉及一种三维存储器及其制备方法。
背景技术
三维存储器在制备过程中，通常在晶圆结构存储块的阶梯区域上形成特征尺寸条(CD bar)，以特征尺寸条(CD bar)作为基准线对阶梯区域进行刻蚀以形成阶梯结构。然而，位于阶梯区域上形成特征尺寸条(CD bar)在后续的刻蚀过程中会被不断刻蚀，特征尺寸条(CD bar)的尺寸逐渐增大而偏离基准线，这使得特征尺寸条(CD bar)作为量测的基准线不准而导致测量出来的阶梯结构的偏移量不准确。而且，在阶梯结构的形成过程中，阶梯结构会根据机台的位置发生偏移，这导致特征尺寸条(CD bar)的位置跟随偏移，特征尺寸条(CDbar)的位置偏离基准线，使得特征尺寸条(CD bar)作为量测的基准线不准而导致测量出来的阶梯结构的偏移量不准确。
发明内容
本发明的目的在于提供一种三维存储器及其制备方法，以解决特征尺寸条(CDbar)作为量测的基准线不准而导致测量出来的阶梯结构的偏移量不准确的技术问题。
本发明提供一种三维存储器的制备方法，包括：提供晶圆结构，所述晶圆结构包括存储块，所述存储块包括阶梯区域与桥接结构，所述阶梯区域与所述桥接结构在第一方向上连接；在所述桥接结构上形成特征尺寸条；以所述特征尺寸条为基准线对所述阶梯区域进行刻蚀。
其中，“在所述桥接结构上形成特征尺寸条”包括：在所述晶圆结构上形成掩膜材料层，其中，所述掩膜材料层覆盖所述桥接结构；图案化所述掩膜材料层以形成掩膜层，其中，所述掩膜层上形成有多个条形口，每个所述条形口露出所述桥接结构；以所述掩膜层为掩膜刻蚀所述桥接结构，以形成所述桥接结构上的所述特征尺寸条。
其中，在形成所述特征尺寸条之后，所述制备方法还包括：在所述特征尺寸条上形成光阻层，其中，所述光阻层覆盖所述特征尺寸条。
其中，“图案化所述掩膜材料层以形成掩膜层”包括：图案化所述掩膜材料层以形成掩膜层，其中，所述掩膜层上还形成有多个开口，每个所述开口露出一个所述阶梯区域。
其中，在所述掩膜层上形成开口之后，所述制备方法还包括：在每个所述开口内形成位于所述晶圆结构上的分区掩膜层，其中，所述特征尺寸条用于作为基准线以定位所述分区掩膜层的位置；以所述分区掩膜层为掩膜刻蚀所述阶梯区域，以形成阶梯结构。
其中，所述特征尺寸条为凹槽或者凸起。
其中，所述桥接结构为两个，两个所述桥接结构在所述第一方向上连接在所述阶梯区域的两侧。
其中，所述存储块还包括沿第二方向延伸的第一存储阵列结构与第二存储阵列结构，所述第一存储阵列结构与所述第二存储阵列结构在所述第二方向上设于所述阶梯区域的两侧，所述第一存储阵列结构与所述第二存储阵列结构中的至少一个通过所述桥接结构与所述阶梯区域连接。
其中，所述存储块为多个，所述多个存储块在所述第一方向上设置，相邻的所述存储块通过栅缝隙间隔。
本发明提供一种三维存储器，所述三维存储器由上述的制备方法制备形成。
本发明提供一种三维存储器，包括：晶圆结构，所述晶圆结构包括存储块，所述存储块包括阶梯区域与桥接结构，所述阶梯区域与所述桥接结构在第一方向上连接；特征尺寸条，所述特征尺寸条形成在所述桥接结构上，所述特征尺寸条用于作为基准线对所述阶梯区域进行刻蚀。
其中，所述桥接结构为两个，两个所述桥接结构在所述第一方向上连接在所述阶梯区域的两侧。
其中，所述存储块还包括沿第二方向延伸的第一存储阵列结构与第二存储阵列结构，所述第一存储阵列结构与所述第二存储阵列结构在所述第二方向上设于所述阶梯区域的两侧，所述第一存储阵列结构与所述第二存储阵列结构中的至少一个通过所述桥接结构与所述阶梯区域连接。
其中，所述存储块为多个，所述多个存储块在所述第一方向上设置，相邻的所述存储块通过栅缝隙间隔。
综上所述，本申请通过将特征尺寸条(CD bar)设置在桥接结构上，在阶梯区域进行刻蚀时，特征尺寸条(CD bar)不会被刻蚀，而且特征尺寸条(CD bar)也不会发生位置的偏移，特征尺寸条(CD bar)作为量测的基准线准确，特征尺寸条(CD bar)测量出来的阶梯结构的偏移量准确。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统的制备方法制备三维存储器的结构示意图。
图2是本发明实施例提供的三维存储器的制备方法的流程示意图。
图3是图2中的晶圆结构的俯视结构示意图。
图4是图2中的制备方法制备的三维存储器的结构示意图。
图5是图2中的制备方法制备的另一种三维存储器的俯视结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在描述本发明的具体实施方式之前，先简单介绍下传统的三维存储器的制备方法。
请参阅图1，三维存储器的制备方法包括：提供晶圆结构，晶圆结构包括存储块10，存储块10包括阶梯区域30和桥接结构80，阶梯区域30和桥接结构80在第一方向x上连接；在阶梯区域30上形成特征尺寸条(CD bar)20；以特征尺寸条(CD bar)20为基准线对阶梯区域30进行刻蚀。然而，由于特征尺寸条(CD bar)20形成在阶梯区域30上，位于阶梯区域30上的特征尺寸条(CD bar)20在后续的刻蚀过程中会被不断刻蚀，特征尺寸条(CD bar)20的尺寸逐渐增大而偏离基准线，这使得特征尺寸条(CD bar)20作为量测的基准线不准而导致测量出来的阶梯结构的偏移量不准确。而且，在阶梯结构的形成过程中，阶梯结构会根据机台的位置发生偏移，这导致特征尺寸条(CD bar)20的位置跟随偏移，特征尺寸条(CD bar)20的位置偏离基准线，使得特征尺寸条(CD bar)20作为量测的基准线不准而导致测量出来的阶梯结构的偏移量不准确。
基于上述问题，本发明提供一种三维存储器的制备方法。请参阅图2，图2为本发明提供的一种三维存储器的制备方法。本申请通过将特征尺寸条(CD bar)20设置在桥接结构80上，在阶梯区域30进行刻蚀时，特征尺寸条(CD bar)20不会被刻蚀，而且特征尺寸条(CDbar)20也不会发生位置的偏移，特征尺寸条(CD bar)20作为量测的基准线准确，特征尺寸条(CD bar)20测量出来的阶梯结构的偏移量准确。
三维存储器的制备方法在图2中示出。如图2所示，该方法可以大致概括为如下过程：提供晶圆结构(S1)，在桥接结构80上形成特征尺寸条(CD bar)20(S2)，以特征尺寸条(CD bar)20为基准线对阶梯区域30进行刻蚀(S3)。以下将分别描述。
请参阅图2，该方法首先执行S1-S3的操作：
S1，请参阅图3-图4，提供晶圆结构，晶圆结构包括存储块10，存储块10包括阶梯区域30和桥接结构80，阶梯区域30与桥接结构80在第一方向x上连接。图4中，阶梯区域30包括第一阶梯区域402、第二阶梯区域412和第三阶梯区域417。晶圆结构包括衬底与设于衬底上的堆叠结构401。衬底的材质例如为硅，当然还可以为其他含硅的衬底，例如绝缘体上有硅(Silicon On Insulator，SOI)、SiGe、Si:C等，该衬底内可通过离子注入等工艺形成了器件所需的p-型/n-型或深或浅的各种势阱。堆叠结构401为绝缘层和栅极牺牲层交替层叠的叠层。可以采用化学气相沉积(Chemical Vapor Deposition，CVD)、原子层沉积(AtomicLayer Deposition，ALD)或其他合适的沉积方法，依次在衬底上交替沉积。绝缘层例如由氧化硅构成，栅极牺牲层例如由氮化硅构成，其会在后续工艺中会被金属替换而作为栅极层，栅极层可以作为三维存储器的字线。绝缘层还可以为氮氧化硅等，栅极牺牲层还可以为无定型硅、多晶硅、氧化铝等。可以理解的是，桥接结构80用于将阶梯区域30引出。
S2，在桥接结构80上形成特征尺寸条(CD bar)20。可以理解的是，特征尺寸条(CDbar)20为多个间隔设置的条形结构201。
S3，以特征尺寸条(CD bar)20为基准线对阶梯区域30进行刻蚀。可以理解的是，阶梯区域30刻蚀后，在阶梯区域30内形成阶梯结构。
本申请中，通过将特征尺寸条(CD bar)20设置在桥接结构80上，在阶梯区域30进行刻蚀时，特征尺寸条(CD bar)20不会被刻蚀，而且特征尺寸条(CD bar)20也不会发生位置的偏移，特征尺寸条(CD bar)20作为量测的基准线准确，特征尺寸条(CD bar)20测量出来的阶梯结构的偏移量准确。
在一个具体的实施例中，“在桥接结构80上形成特征尺寸条(CD bar)20”包括：
在晶圆结构上形成掩膜材料层，其中，掩膜材料层覆盖桥接结构80；
图案化掩膜材料层以形成掩膜层，其中，掩膜层上形成有多个条形口，每个条形口露出桥接结构80；
以掩膜层为掩膜刻蚀桥接结构80，以形成桥接结构80上的特征尺寸条(CD bar)20。
可以理解的是，为了形成需要的阶梯结构的尺寸，桥接结构80对应各台阶的位置均需形成有基准线，本申请在桥接结构80上形成的特征尺寸条(CD bar)20可以用作量测的基准线，特征尺寸条(CD bar)20的位置代表基准线的位置。可以理解的是，条形口与特征尺寸条(CD bar)20的形状和大小均对应。
在一个具体的实施例中，特征尺寸条(CD bar)20为凹槽或者凸起。凹槽或者凸起均较方便形成，方便于特征尺寸条(CD bar)20的形成。凹槽可以为条形凹槽，凸起可以为条形凸起。本申请不限定特征尺寸条(CD bar)20的具体形状，只要形成的特征尺寸条(CDbar)20可以当做量测的基准线即可。
在一个具体的实施例中，在形成特征尺寸条20之后，制备方法还包括：
在特征尺寸条(CD bar)20上形成光阻层(PR)，其中，光阻层(PR)覆盖特征尺寸条(CD bar)20。
可以理解的是，在对阶梯区域30刻蚀的过程中，特征尺寸条(CD bar)20一直被光阻层(PR)盖住，特征尺寸条(CD bar)20完全不受刻蚀的影响，无论阶梯区域30刻蚀的层数有多少，特征尺寸条(CD bar)20的尺寸均不会发生变化，特征尺寸条(CD bar)20都可以作为量测的基准线，且特征尺寸条(CD bar)20作为量测基准线的准确度较高。从而，本申请可以进一步提高特征尺寸条(CD bar)20作为量测基准线的准确度。
在一个具体的实施例中，“图案化掩膜材料层以形成掩膜层”包括：
图案化掩膜材料层以形成掩膜层，其中，掩膜层上还形成有多个开口，每个开口露出一个阶梯区域30。
可以理解的是，掩膜层上的开口和条形口可以在同一道工序完成。即在掩膜材料层上形成对应特征尺寸条(CD bar)20的条形口的过程中，同时可以在掩膜材料层上形成对应阶梯区域30的开口，对应特征尺寸条(CD bar)20的条形口不会增加三维存储器的制备工艺，降低了生产成本。
在一个具体的实施例中，在掩膜层上形成开口之后，制备方法还包括：
在每个开口内形成位于晶圆结构上的分区掩膜层，其中，特征尺寸条20用于作为基准线以定位分区掩膜层的位置；
以分区掩膜层为掩膜刻蚀阶梯区域30，以形成阶梯结构。
可以理解的是，阶梯区域30为整个阶梯结构所对应的区域。阶梯区域30内可以形成多种阶梯结构，每一种的阶梯结构通过一个分区掩膜层形成。以多种分区掩膜层为掩膜刻蚀阶梯区域可以形成如图4所示的多种阶梯结构。
在一个具体的实施例中，桥接结构80为两个，两个桥接结构80在第一方向x上连接在阶梯区域30的两侧。如图4中，两个桥接结构80在第一方向x上连接在第二阶梯区域412的两侧。本申请两个桥接结构80更加方便于将阶梯区域30引出。可以理解的是，位于两个桥接结构80之间的阶梯区域30为两个，两个阶梯区域30通过栅缝隙间隔，栅缝隙将存储块分割为两个子存储块，每个子存储块包括一个桥接结构80以及与该桥接结构80连接的阶梯区域30。
在一个具体的实施例中，存储块10为多个，多个存储块10在第一方向上设置，相邻的存储块10通过栅缝隙404间隔。
如图4中，晶圆结构可以包括三个存储块10，其中的一个存储块10包括第一阶梯区域402以及与第一阶梯区域402连接的桥接结构80，另一个存储块10包括第二阶梯区域412以及在第一方向x上连接于第二阶梯区域412两侧的桥接结构80，另一个存储块10包括第三阶梯区域417以及与第三阶梯区域417连接的桥接结构80。在第一方向y(位线方向)上，相邻的存储块10桥接结构80通过栅缝隙404间隔。第一阶梯区域402包括多对阶梯结构，其包括在第二方向x(字线方向)上的第一对阶梯结构406-1和406-2、第二对阶梯结构410-1和410-2以及第三对阶梯结构416-1和416-2。根据一些实施例，各阶梯结构406-1、406-2、410-1、410-2、416-1或416-2包括在第二方向x上的多个台阶。各阶梯结构406-1、406-2、410-1、410-2、416-1或416-2是用于使互连(例如，经由触点的字线)着陆的功能阶梯。
在一些实施例中，以本申请的分区掩膜层形成的各对阶梯结构406-1/406-2、410-1/410-2或416-1/416-2在第二方向x上彼此面对并且在不同的深度处。如图4所示，第一对阶梯结构406-1/406-2可以在第二方向x上彼此面对，例如，阶梯结构406-1朝着负第二方向x倾斜，以及阶梯结构406-2朝着正第二方向x倾斜。类似地，第二对阶梯结构410-1/410-2可以在第二方向x上彼此面对，例如，阶梯结构410-1朝着负第二方向x倾斜，以及阶梯结构410-2朝着正第二方向x倾斜。应当理解的是，由于一个阶梯结构可以包括多个台阶，因此本文所公开的阶梯结构的深度可以参考在z方向上的(在相同的相对的水平处)相同台阶的深度，诸如顶部台阶、中间台阶或底部台阶。在一个示例中，第一对阶梯结构406-1/406-2可以在不同的深度处，例如，阶梯结构406-1的顶部台阶在z方向上高于阶梯结构406-2的顶部台阶。类似地，在另一个示例中，第二对阶梯结构410-1/410-2可以在不同的深度处，例如，阶梯结构410-1的顶部台阶在z方向上高于阶梯结构410-2的顶部台阶。在一些实施例中，各对阶梯结构406-1/406-2、410-1/410-2或416-1/416-2在z方向上不重叠。也就是说，根据一些实施例，在同一对中，较高阶梯的底部台阶不低于较低阶梯的顶部台阶。
本申请的分区掩膜层为多个，对应形成的阶梯对的数量不限于在图4中所示的三对。
如图4中所示，根据一些实施例，第一阶梯区域402和第二阶梯区域412在第一方向y上是不对称的。例如，在第一阶梯区域402和第二阶梯区域412中的阶梯图案可能不是相对于桥接结构80对称的。通过将阶梯非对称地布置在邻近的阶梯区域中，可以更均匀地分布由阶梯结构400所引入的机械应力。应当理解的是，在其它示例中，第一阶梯区域402和第二阶梯区域412还可以是在第一方向y上对称的。作为堆叠结构401的一部分，桥接结构80可以包括垂直地交错的导电层和电介质层(未示出)，以及导电层(例如，金属层或多晶硅层)可以充当字线的一部分。
请一并参阅图5，在一个具体的实施例中，晶圆结构存储块10还包括沿第二方向y延伸的第一存储阵列结构50与第二存储阵列结构60，第一存储阵列结构50与第二存储阵列结构60在第二方向y上设于阶梯区域的两侧，第一存储阵列结构50与第二存储阵列结构60中的至少一个通过桥接结构80与阶梯区域30连接。
本申请中，保留在桥接结构80中的字线以桥接着陆在阶梯和存储阵列结构上的字线触点，以便实现双向字线驱动方案。在一些实施例中，在第一阶梯区域402或第二阶梯区域412中的阶梯中的至少一个台阶通过桥接结构80电连接至第一存储阵列结构50和第二存储阵列结构60中的至少一者。至少一个字线可以在存储阵列结构和桥接结构80中横向地延伸，使得至少一个台阶可以通过至少一个字线经由桥接结构80电连接至第一存储阵列结构50和第二存储阵列结构60中的至少一者。在一个示例中，在阶梯406-1中的台阶可以通过在负第二方向x上延伸穿过桥接结构80的各自的字线部分，(在负第二方向x上)电连接至第一存储阵列结构50。但是，可能不需要桥接结构80将同一台阶(在正第二方向x上)电连接至第二存储阵列结构60，这是因为在正第二方向x上延伸的各自的字线部分未被切断。在另一个示例中，在阶梯416-2中的台阶可以通过在正第二方向x上延伸穿过桥接结构80的各自的字线部分，(在正第二方向x上)电连接至第二存储阵列结构60。但是，可能不需要桥接结构80将同一台阶(在负第二方向x上)电连接至第一存储阵列结构50，这是因为在负第二方向x上延伸的各自的字线部分未被切断。
在一些实施例中，在第一阶梯区域402或第二阶梯区域412中的阶梯中的至少一个台阶是通过桥接结构80电连接至第一存储阵列结构50和第二存储阵列结构60中的各者的。例如，如图4中所示，在阶梯416-1中的台阶可以通过分别在负第二方向x和正第二方向x上延伸的各自的字线部分，经由桥接结构80电连接至第一存储阵列结构50和第二存储阵列结构60两者，如通过(通过箭头来表示的)电流路径所指示的。
例如，如图4中所示，阶梯结构400可以是四分区阶梯结构，在其中在阶梯区域中的各阶梯(例如，在第一阶梯区域402中的各阶梯406-1、406-2、410-1、410-2、416-1或416-2)可以包括在第一方向y上的四个分区408-1、408-2、408-3和408-4。在一个示例中，在阶梯406-1中，在分区408-2中可以存在垂直地在另一分区408-1、408-3或408-4中的顶部台阶和底部台阶之间的中间体台阶。应当理解的是，分区的数量并不受图4的示例的限制，以及其可以是任何正整数(即，1、2、3、4、5、...)。
虽然上文详细地描述了第一阶梯区域402，但应当理解的是，在本文所公开的在第一阶梯区域402中布置台阶的方案可以类似地应用于第二阶梯区域412或者在阶梯结构中的任何其它阶梯区域。例如，第二阶梯区域412可以包括在第二方向x上并且在不同的深度处彼此面对的一对阶梯414-1和414-2(例如，多分区阶梯)，类似于第一阶梯区域402。
请参阅图3-图5，除了上述三维存储器的制备方法，本发明实施例还提供了一种三维存储器。本发明实施例的三维存储器及三维存储器的制备方法都可以实现本发明的优点，二者可以一起使用，当然也可以单独使用，本发明对此没有特别限制。在一种具体的实施例中，三维存储器由上述的三维存储器的制备方法制备形成。
请参阅图3-图5，本发明提供一种三维存储器，包括：
晶圆结构，晶圆结构包括存储块10，存储块10包括阶梯区域30与桥接结构80，阶梯区域30与桥接结构80在第一方向x上连接；
特征尺寸条(CD bar)20，特征尺寸条(CD bar)20形成在桥接结构80上，特征尺寸条(CD bar)20用于作为基准线对阶梯区域30进行刻蚀。
本申请的三维存储器通过将特征尺寸条(CD bar)20设置在桥接结构80上，在阶梯区域30进行刻蚀时，特征尺寸条(CD bar)20不会被刻蚀，而且特征尺寸条(CD bar)20也不会发生位置的偏移，特征尺寸条(CD bar)20作为量测的基准线准确，特征尺寸条(CD bar)20测量出来的阶梯结构的偏移量准确。
在一个具体的实施例中，晶圆结构存储块10还包括沿第二方向y延伸的第一存储阵列结构50与第二存储阵列结构60，第一存储阵列结构50与第二存储阵列结构60在第二方向y上设于阶梯区域30的两侧，第一存储阵列结构50与第二存储阵列结构60均通过桥接结构80与阶梯区域30连接。本申请的三维存储器可以实现双向字线驱动。
在一个具体的实施例中，桥接结构80为两个，两个桥接结构80在第一方向x上连接在阶梯区域30的两侧。本申请的两个桥接结构80更加方便于将阶梯区域30引出。
在一个具体的实施例中，存储块10为多个，多个存储块10在第一方向x上设置，相邻的存储块10通过栅缝隙404间隔。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (14)

1.一种三维存储器的制备方法，其特征在于，包括：
提供晶圆结构，所述晶圆结构包括存储块，所述存储块包括阶梯区域与桥接结构，所述阶梯区域与所述桥接结构在第一方向上连接；
在所述桥接结构上形成特征尺寸条；
以所述特征尺寸条为基准线对所述阶梯区域进行刻蚀。
2.根据权利要求1所述的制备方法，其特征在于，“在所述桥接结构上形成特征尺寸条”包括：
在所述晶圆结构上形成掩膜材料层，其中，所述掩膜材料层覆盖所述桥接结构；
图案化所述掩膜材料层以形成掩膜层，其中，所述掩膜层上形成有多个条形口，每个所述条形口露出所述桥接结构；
以所述掩膜层为掩膜刻蚀所述桥接结构，以形成所述桥接结构上的所述特征尺寸条。
3.根据权利要求1所述的制备方法，其特征在于，在形成所述特征尺寸条之后，所述制备方法还包括：
在所述特征尺寸条上形成光阻层，其中，所述光阻层覆盖所述特征尺寸条。
4.根据权利要求2所述的制备方法，其特征在于，“图案化所述掩膜材料层以形成掩膜层”包括：
图案化所述掩膜材料层以形成掩膜层，其中，所述掩膜层上还形成有多个开口，每个所述开口露出一个所述阶梯区域。
5.根据权利要求4所述的制备方法，其特征在于，在所述掩膜层上形成开口之后，所述制备方法还包括：
在每个所述开口内形成位于所述晶圆结构上的分区掩膜层，其中，所述特征尺寸条用于作为基准线以定位所述分区掩膜层的位置；
以所述分区掩膜层为掩膜刻蚀所述阶梯区域，以形成阶梯结构。
6.根据权利要求1所述的制备方法，其特征在于，所述特征尺寸条为凹槽或者凸起。
7.根据权利要求1所述的制备方法，其特征在于，所述桥接结构为两个，两个所述桥接结构在所述第一方向上连接在所述阶梯区域的两侧。
8.根据权利要求1所述的制备方法，其特征在于，所述存储块还包括沿第二方向延伸的第一存储阵列结构与第二存储阵列结构，所述第一存储阵列结构与所述第二存储阵列结构在所述第二方向上设于所述阶梯区域的两侧，所述第一存储阵列结构与所述第二存储阵列结构中的至少一个通过所述桥接结构与所述阶梯区域连接。
9.根据权利要求1所述的制备方法，其特征在于，所述存储块为多个，所述多个存储块在所述第一方向上设置，相邻的所述存储块通过栅缝隙间隔。
10.一种三维存储器，其特征在于，所述三维存储器由权利要求1-9任一项所述的制备方法制备形成。
11.一种三维存储器，其特征在于，包括：
晶圆结构，所述晶圆结构包括存储块，所述存储块包括阶梯区域与桥接结构，所述阶梯区域与所述桥接结构在第一方向上连接；
特征尺寸条，所述特征尺寸条形成在所述桥接结构上，所述特征尺寸条用于作为基准线对所述阶梯区域进行刻蚀。
12.根据权利要求11所述的三维存储器，其特征在于，所述桥接结构为两个，两个所述桥接结构在所述第一方向上连接在所述阶梯区域的两侧。
13.根据权利要求11所述的三维存储器，其特征在于，所述存储块还包括沿第二方向延伸的第一存储阵列结构与第二存储阵列结构，所述第一存储阵列结构与所述第二存储阵列结构在所述第二方向上设于所述阶梯区域的两侧，所述第一存储阵列结构与所述第二存储阵列结构中的至少一个通过所述桥接结构与所述阶梯区域连接。
14.根据权利要求11所述的三维存储器，其特征在于，所述存储块为多个，所述多个存储块在所述第一方向上设置，相邻的所述存储块通过栅缝隙间隔。
CN202110280903.XA 2021-03-16 2021-03-16 三维存储器及其制备方法 Active CN112909008B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110280903.XA CN112909008B (zh) 2021-03-16 2021-03-16 三维存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110280903.XA CN112909008B (zh) 2021-03-16 2021-03-16 三维存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN112909008A true CN112909008A (zh) 2021-06-04
CN112909008B CN112909008B (zh) 2023-06-30

Family

ID=76105184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110280903.XA Active CN112909008B (zh) 2021-03-16 2021-03-16 三维存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN112909008B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394127A (zh) * 2021-06-16 2021-09-14 长江存储科技有限责任公司 3d存储器桥接结构的关键尺寸的监测方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564914A (zh) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 一种3d nand存储器件及其制备方法
CN107579015A (zh) * 2017-08-31 2018-01-12 长江存储科技有限责任公司 3d nand存储器阶梯结构关键尺寸的量测方法
CN107818983A (zh) * 2017-08-25 2018-03-20 长江存储科技有限责任公司 一种标记图形及其形成方法
CN111566813A (zh) * 2020-03-23 2020-08-21 长江存储科技有限责任公司 在三维存储器件中的阶梯结构及用于形成其的方法
CN111834373A (zh) * 2019-04-22 2020-10-27 旺宏电子股份有限公司 半导体结构及其形成方法
CN112331666A (zh) * 2020-10-29 2021-02-05 长江存储科技有限责任公司 三维存储器及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107818983A (zh) * 2017-08-25 2018-03-20 长江存储科技有限责任公司 一种标记图形及其形成方法
CN107564914A (zh) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 一种3d nand存储器件及其制备方法
CN107579015A (zh) * 2017-08-31 2018-01-12 长江存储科技有限责任公司 3d nand存储器阶梯结构关键尺寸的量测方法
CN111834373A (zh) * 2019-04-22 2020-10-27 旺宏电子股份有限公司 半导体结构及其形成方法
CN111566813A (zh) * 2020-03-23 2020-08-21 长江存储科技有限责任公司 在三维存储器件中的阶梯结构及用于形成其的方法
CN112331666A (zh) * 2020-10-29 2021-02-05 长江存储科技有限责任公司 三维存储器及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394127A (zh) * 2021-06-16 2021-09-14 长江存储科技有限责任公司 3d存储器桥接结构的关键尺寸的监测方法

Also Published As

Publication number Publication date
CN112909008B (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
KR101881857B1 (ko) 계단형 패턴 형성 방법
EP1087442A2 (en) Floating gate memory array and self-aligned method of fabrication therefor
US20150263029A1 (en) Non-volatile memory devices and methods of manufacturing the same
WO1997032342A1 (en) High capacity stacked dram device and process
KR102644533B1 (ko) 수직형 반도체 소자
US11069410B1 (en) Three-dimensional NOR-NAND combination memory device and method of making the same
GB2392311A (en) DRAM storage capacitor electrodes
KR102399462B1 (ko) 수직형 메모리 장치
CN112563285A (zh) 垂直半导体器件
CN113178452A (zh) 一种3d nand存储器及其制造方法
CN111668228B (zh) 3d nand存储器及其形成方法
KR20190123880A (ko) 수직형 메모리
CN112909008B (zh) 三维存储器及其制备方法
US20210118705A1 (en) Integrated circuit device and method of manufacturing the same
CN113540040B (zh) 一种半导体结构的制造方法及其测试方法
CN111403400A (zh) 存储器的阵列共源极及其形成方法
US11901311B2 (en) Memory device and manufacturing method thereof
CN111341780B (zh) 一种3d nand存储器及其制造方法
CN111357109B (zh) 三维存储器件的多分区阶梯结构及其形成方法
CN114597214A (zh) 三维闪存器件及其制备方法
TWI678725B (zh) 半導體元件及其關鍵尺寸的定義方法
CN108735714B (zh) 半导体元件及其关键尺寸的定义方法
JP3734706B2 (ja) メモリセル装置及びその製造方法
KR20200041460A (ko) 수직형 메모리 장치
US20230317601A1 (en) Microelectronic devices with staircased stadiums and both through-step and to-step contacts, and related systems and methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant