CN107564914A - 一种3d nand存储器件及其制备方法 - Google Patents
一种3d nand存储器件及其制备方法 Download PDFInfo
- Publication number
- CN107564914A CN107564914A CN201710775128.9A CN201710775128A CN107564914A CN 107564914 A CN107564914 A CN 107564914A CN 201710775128 A CN201710775128 A CN 201710775128A CN 107564914 A CN107564914 A CN 107564914A
- Authority
- CN
- China
- Prior art keywords
- layer
- bulge
- vertical
- silicon nitride
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 32
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 56
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 230000003287 optical effect Effects 0.000 abstract description 30
- 238000005530 etching Methods 0.000 abstract description 27
- 238000000034 method Methods 0.000 description 13
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000011514 reflex Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- -1 ONO structure Chemical compound 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001795 light effect Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请实施例公开了一种3D NAND存储器件及其制备方法，该制备方法在进行刻蚀垂直通孔之前，在每一台阶的末端均形成一凸起结构，在形成与每一台阶相连的垂直通孔时，以该凸起结构作为对准标记。该凸起结构的光学成像能够真实反映阶梯字线区台阶的实际位置，因此，该凸起结构在光学成像照片上形成的条纹与垂直通孔的刻蚀掩膜开孔间的套准精度可以真实反映垂直通孔的刻蚀掩膜开孔与阶梯字线区的套准精度，因此，本申请通过计算该凸起结构在光学成像照片上形成的条纹与上层刻蚀掩膜开孔间的套准精度，可提升刻蚀的垂直通孔刻蚀与阶梯面的对准精度，最终使垂直通孔填充形成与金属栅极有效电连接的垂直金属连线，进而减少器件失效的可能性。
Description
技术领域
本申请涉及半导体存储技术领域，尤其涉及一种3D NAND存储器件及其制备方法。
背景技术
3D NAND闪存的垂直存储结构由多层介质薄膜堆叠形成，目前已公开的 3D NAND制造工艺中，存储核心区首先堆叠沉积多层介质薄膜，然后经过一系列介质膜沉积、刻蚀等工艺，最终形成垂直金属连线与存储单元层连通。主要的工艺流程包括以下步骤：1：氧化硅/氮化硅交替堆叠沉积；2：干法刻蚀集成工艺，形成阶梯形貌，阶梯台面为氧化硅层；3：氧化硅沉积，覆盖填充阶梯形貌区；4：氮化硅层移除，金属介质填充，形成金属栅层；5：竖直向下刻蚀氧化硅，形成与每一层台阶面连通的垂直通孔；6：垂直通孔填充金属介质，形成垂直金属连线，该垂直金属连线为存储核心的字线(Word Line)。上述步骤分别对应的结构剖面示意图如图1A至图1F所示。
其中，在竖直向下刻蚀氧化硅，形成于每一层台阶面连通的垂直通孔的步骤中，垂直通孔的刻蚀位置直接依赖于光刻曝光形成的刻蚀掩膜层上的开孔位置。为了确保金属栅极与垂直通孔之间形成有效电连接，需要在3D NAND存储器的制造工艺中确保刻蚀掩膜层上的开孔与台阶面均一一精确套准。现有工艺技术中将阶梯字线区台阶面与刻蚀掩膜层开孔的套准精度替换为阶梯字线区与刻蚀掩膜层分别对应的特征标记图形间的套准精度。
然而，这种特征标记图形通常位于晶圆的划片沟槽区，与阶梯字线区有一定距离。3D NAND制造工艺需重复沉积多层介质膜，不可避免的引起晶圆翘曲，从而使特征标记图形间的套准精度无法真实反映刻蚀掩膜开孔与阶梯字线区的套准精度，因此利用对准特征标记图形的方式无法确保刻蚀掩膜层上的开孔与台阶面的对准，也就无法保证金属栅极与垂直通孔之间形成有效电连接，从而可能引起器件失效。
发明内容
有鉴于此，本申请提供了一种3D NAND存储器件及其制备方法，以确保垂直通孔与台阶面精确对准，进而保证金属栅极与垂直通孔之间形成有效电连接。
为了解决上述技术问题，本申请采用了如下技术方案：
一种3D NAND存储器件的制备方法，包括：
提供衬底，所述衬底上形成有氧化硅层和氮化硅层交替层叠的堆叠结构，所述堆叠结构的侧壁为阶梯结构，每层氮化硅层及其上相邻的氧化硅层为一层台阶；
在每一台阶的末端形成一凸起结构，所述凸起结构由氮化硅组成；
在堆叠结构上方沉积氧化硅，形成支撑层；
将所述堆叠结构中的氮化硅层以及凸起结构中的氮化硅替换为金属介质；
以凸起结构为垂直通孔的对准标记，刻蚀支撑层，形成与每一台阶相连的垂直通孔；
向所述垂直通孔内填充金属介质，形成与每一台阶相连的垂直金属连线。
可选地，所述在每一台阶的末端形成一凸起结构，具体包括：
在所述堆叠结构的阶梯结构上方淀积一层连续的氮化硅层；
竖直向下刻蚀台阶水平面正上方的氮化硅，在台阶末端形成台阶氮化硅侧墙，所述台阶氮化硅侧墙作为凸起结构。
可选地，所述凸起结构的宽度为台阶面宽度的十分之一至二分之一。
可选地，所述凸起结构的表面为曲面。
可选地，所述凸起结构的宽度等于淀积的氮化硅层的厚度。
可选地，所述凸起结构的高度为一层台阶的高度。
一种3D NAND存储器件，包括：
衬底；
形成于所述衬底上的阶梯形貌的金属栅层，不同金属栅层之间间隔有氧化硅层；
每层金属栅层的末端形成有凸起结构；
与每层金属栅层的台阶垂直连接的垂直金属连线。
可选地，所述凸起结构的宽度为台阶面宽度的十分之一至二分之一。
可选地，所述凸起结构的表面为曲面。
可选地，所述凸起结构的高度为一层台阶的高度。
相较于现有技术，本申请具有以下有益效果：
本申请提供的3D NAND存储器件的制备方法中，在每一台阶的末端均形成有一凸起结构。在形成与每一台阶相连的垂直通孔时，以该凸起结构作为对准标记。因该凸起结构位于阶梯字线区，因此，该凸起结构在光学成像照片上形成的条纹是在综合了晶圆翘曲因素以后得到的光学成像，所以，该凸起结构的光学成像能够真实反映阶梯字线区台阶的实际位置，因此，该凸起结构在光学成像照片上形成的条纹与垂直通孔的刻蚀掩膜开孔间的套准精度可以真实反映垂直通孔的刻蚀掩膜开孔与阶梯字线区的套准精度，因此，相较于现有技术中采用特征标记图形的套准精度作为阶梯字线区台阶面与刻蚀掩膜层开孔的套准精度，本申请通过计算该凸起结构在光学成像照片上形成的条纹与上层刻蚀掩膜开孔间的套准精度，可提升刻蚀的垂直通孔刻蚀与阶梯面的对准精度，最终使垂直通孔填充形成与金属栅极有效电连接的垂直金属连线，进而减少器件失效的可能性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A至图1F为现有技术中3D NAND存储器制备工艺的一系列制程局部结构示意图；
图2是本申请实施例提供的3D NAND存储器件的制备方法流程示意图；
图3A至图3G是本申请实施例提供的3D NAND存储器件制备方法一系列制程对应的局部剖面示意图；
图4示出了凸起结构在光学成像照片上形成的条纹与垂直通孔的刻蚀掩膜开孔间的套准精度光学测量效果示意图。
附图标记：
11：氧化硅，12、13：氮化硅，14：金属栅层，15：垂直通孔，16：垂直金属连线；
301：衬底，302：氧化硅层，303、305：氮化硅层，304：台阶，306：台阶氮化硅侧墙或者凸起结构，307：支撑层，308：金属栅层，309：垂直通孔， 310：垂直金属连线，40：为待对准台阶对应的垂直通孔的开孔位置；
41：为待对准台阶的下层台阶上的凸起结构在光学成像照片上形成的条纹。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
下面结合图2至图3G详细描述本申请实施例提供的3D NAND存储器件的制备方法的具体实施方式。
图2是本申请实施例提供的3D NAND存储器件的制备方法流程示意图。图 3A至图3G是本申请实施例提供的3D NAND存储器件制备方法一系列制程对应的局部剖面示意图。
参阅图2，该制备方法包括以下步骤：
S201：提供衬底301，所述衬底301上形成有氧化硅层302和氮化硅层303 交替层叠的堆叠结构，所述堆叠结构的侧壁为阶梯结构，每层氮化硅层303 及其上相邻的氧化硅层302为一层台阶304。
参阅图3A，衬底301上形成有氧化硅层302和氮化硅层303交替层叠的堆叠结构，所述堆叠结构的侧壁为阶梯结构，每层氮化硅层303及其上相邻的氧化硅层302为一层台阶304。图3A中虚线框内的结构为一层台阶304的结构。
在本发明实施例中，衬底301为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗， Germanium OnInsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。在该具体的实施例中，所述衬底为体硅衬底。
S202：在所述堆叠结构的阶梯结构上方淀积一层连续的氮化硅层305。
参阅图3B，采用本领域惯用的薄膜淀积技术例如化学气相沉积、原子层沉积或物理气相沉积等在堆叠结构的阶梯结构上方淀积一层连续的氮化硅层 305。
S203：竖直向下刻蚀台阶水平面正上方的氮化硅305，在台阶末端形成台阶氮化硅侧墙306，所述台阶氮化硅侧墙作为凸起结构。
参阅图3C，采用干法刻蚀工艺例如反应等离子体刻蚀工艺竖直向下刻蚀台阶水平面正上方的氮化硅305，直至露出氮化硅305下方的氧化硅层302。在刻蚀过程中，控制刻蚀方向及刻蚀速率，尽可能少地刻蚀台阶侧壁处的氮化硅305，从而在台阶末端形成台阶氮化硅侧墙306，该台阶氮化硅侧墙306作为凸起结构。
作为示例，为了不影响后续在台阶面上形成垂直金属连线，并保证该凸起结构在光学成像照片上形成的条纹能够很容易地分辨出，该凸起结构的宽度可以为台阶面宽度的十分之一至二分之一。
作为另一示例，凸起结构的宽度等于淀积的氮化硅层的厚度。此时，在步骤S202中淀积的氮化硅305的厚度不少于堆叠结构的氮化硅层303厚度的0.7 倍。
另外，该凸起结构可以为长方体结构，其顶面与侧面为垂直相交。此外，为了增强凸起结构对垂直入射光的反射作用和散射作用，易于光学成像，该凸起结构可以为类似半圆柱结构。此时，凸起结构的外表面为为曲面结构，其相较于平面结构，对垂直入射光具有更强的反射作用和散射作用，从而能够在光学成像照片中的成像与周边的结构形成鲜明对比，更容易分辨出。
此外，在本申请实施例中，刻蚀后形成的台阶氮化硅侧墙306的高度为一层台阶的高度，因一层台阶为堆叠结构中的氮化硅层以及其上相邻的氧化硅层，所以，刻蚀后形成的台阶氮化硅侧墙306的高度为堆叠结构中的氮化硅层以及其上相邻的氧化硅层的高度和。
S204：在堆叠结构上方沉积氧化硅，形成支撑层307。
参阅图3D，在堆叠结构上方淀积介电材料，通常为氧化硅，形成支撑层 307，该支撑层307可以支撑后续去除氮化硅305去除后的镂空结构。
S205：将所述堆叠结构中的氮化硅层303以及凸起结构中的氮化硅305 替换为金属介质308。
本步骤可以具体为先采用氮化硅对氧化硅的选择比大于1的刻蚀溶液将堆叠结构中的氮化硅层303以及凸起结构306中的氮化硅305去除，在原有氮化硅位置处形成镂空区域，然后向该镂空区域内填充金属介质，填充后的金属介质作为3D NAND存储器件的金属栅层308。该步骤执行完后对应的剖面结构示意图如图3E所示。
作为示例，在本申请实施例中，氮化硅对氧化硅的选择比大于1的刻蚀溶液可以为高氮化硅对氧化硅选择比的酸液，例如磷酸溶液。
此外，本申请实施例可以采用(低温)化学气相沉积或原子层沉积工艺向镂空区域内填充金属介质。作为示例，该金属介质可以为金属钨。
通常地，在进行氮化硅层的替换之前，已经在堆叠结构中形成了存储单元，存储单元包括堆叠结构中的沟道孔和沟道孔中的存储区，存储区包括电荷捕获层以及沟道层，电荷捕获层例如可以为氧化硅、氮化硅和氧化硅的叠层结构，也即ONO结构，所述沟道层例如为多晶硅，该存储单元可以在形成上述开口之前或之后进行，可以采用合适的方法形成，本发明实施例对此不作限定。
S206：以凸起结构306为垂直通孔的对准标记，刻蚀支撑层307，形成与每一台阶相连的垂直通孔309。
在刻蚀形成与每一台阶相连的垂直通孔时，需要确保刻蚀的垂直通孔与其对应连接的台阶一一对准。在本申请实施例中，以形成于每一台阶末端的凸起结构306作为刻蚀垂直通孔的对准标记，其中，第i(其中，2≤i≤N，，i、N 均为整数，N为堆叠结构的总台阶数)层台阶对应的垂直通孔的开孔位置可以与其下相邻的第(i-1)层台阶的凸起结构的位置作为对准标记。具体地说，第 2层台阶对应的垂直通孔的开孔位置以第1层台阶上的凸起结构的位置作为对准标记，第3层台阶对应的垂直通孔的开孔位置以第2层台阶上的凸起结构的位置作为对准标记，以此类推。
需要说明，为了在刻蚀形成垂直通孔309的过程中以凸起结构306为对准标记，需要向形成有凸起结构306的结构上照射垂直测量光，然后获取凸起结构306的光学成像照片，凸起结构306在光学成像照片上形成具有一定宽度的条纹。以此条纹作为对准标记，刻蚀支撑层307，形成与每一台阶相连的垂直通孔309。图4示出了凸起结构在光学成像照片上形成的条纹与垂直通孔的刻蚀掩膜开孔间的套准精度光学测量效果示意图。在图4中，40为待对准台阶对应的垂直通孔的开孔位置，41为待对准台阶的下层台阶上的凸起结构在光学成像照片上形成的条纹。
在本申请实施例中，因凸起结构306位于阶梯结构区，其在光学成像照片上形成的条纹是在综合了晶圆翘曲因素以后得到的光学成像，所以，该凸起结构的光学成像能够真实反映阶梯字线区台阶的实际位置，因此，该凸起结构在光学成像照片上形成的条纹与垂直通孔的刻蚀掩膜开孔间的套准精度可以真实反映垂直通孔的刻蚀掩膜开孔与阶梯字线区的套准精度。
执行完步骤S206后对应的剖面结构示意图如图3F所示。
S207：向所述垂直通孔309内填充金属介质，形成与每一台阶相连的垂直金属连线310。
参阅图3G，本申请实施例可以采用(低温)化学气相沉积或原子层沉积工艺向所述垂直通孔309内填充金属介质，形成与每一台阶相连的垂直金属连线310。填充在垂直通孔309内的金属介质可以为金属钨。
以上为本申请实施例提供的3D NAND存储器件的制备方法的具体实施方式。在该具体实施方式中，在刻蚀垂直通孔之前，在每一台阶的末端均形成一凸起结构。在形成与每一台阶相连的垂直通孔时，以该凸起结构作为对准标记。因该凸起结构位于阶梯字线区，因此，该凸起结构在光学成像照片上形成的条纹是在综合了晶圆翘曲因素以后得到的光学成像，所以，该凸起结构的光学成像能够真实反映阶梯字线区台阶的实际位置，因此，该凸起结构在光学成像照片上形成的条纹与垂直通孔的刻蚀掩膜开孔间的套准精度可以真实反映垂直通孔的刻蚀掩膜开孔与阶梯字线区的套准精度，因此，相较于现有技术中采用特征标记图形的套准精度作为阶梯字线区台阶面与刻蚀掩膜层开孔的套准精度，本申请通过计算该凸起结构在光学成像照片上形成的条纹与上层刻蚀掩膜开孔间的套准精度，可提升刻蚀的垂直通孔刻蚀与阶梯面的对准精度，最终使垂直通孔填充形成与金属栅极有效电连接的垂直金属连线，进而减少器件失效的可能性。
基于上述实施例提供的3D NAND存储器件的制备方法，本申请实施例还提供了一种3D NAND存储器件。该3D NAND存储器件的剖面结构示意图如图 3G所示，其包括：
衬底301；
形成于所述衬底301上的阶梯形貌的金属栅层308，不同金属栅层308之间间隔有氧化硅层302；
每层金属栅层308的末端形成有凸起结构306；
与每层金属栅层308的台阶304垂直连接的垂直金属连线310。
作为本申请的一示例，为了保证该凸起结构306在光学成像照片上形成的条纹能够很容易地分辨出，所述凸起结构306的宽度为台阶面宽度的十分之一至二分之一。
作为本申请的另一示例，为了增强凸起结构306对垂直入射光的反射作用和散射作用，易于光学成像，凸起结构的表面可以为曲面。
作为本申请的又一示例，所述凸起结构的高度为一层台阶304的高度。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种3D NAND存储器件的制备方法，其特征在于，包括：
提供衬底，所述衬底上形成有氧化硅层和氮化硅层交替层叠的堆叠结构，所述堆叠结构的侧壁为阶梯结构，每层氮化硅层及其上相邻的氧化硅层为一层台阶；
在每一台阶的末端形成一凸起结构，所述凸起结构由氮化硅组成；
在堆叠结构上方沉积氧化硅，形成支撑层；
将所述堆叠结构中的氮化硅层以及凸起结构中的氮化硅替换为金属介质；
以凸起结构为垂直通孔的对准标记，刻蚀支撑层，形成与每一台阶相连的垂直通孔；
向所述垂直通孔内填充金属介质，形成与每一台阶相连的垂直金属连线。
2.根据权利要求1所述的制备方法，其特征在于，所述在每一台阶的末端形成一凸起结构，具体包括：
在所述堆叠结构的阶梯结构上方淀积一层连续的氮化硅层；
竖直向下刻蚀台阶水平面正上方的氮化硅，在台阶末端形成台阶氮化硅侧墙，所述台阶氮化硅侧墙作为凸起结构。
3.根据权利要求1所述的制备方法，其特征在于，所述凸起结构的宽度为台阶面宽度的十分之一至二分之一。
4.根据权利要求1所述的制备方法，其特征在于，所述凸起结构的表面为曲面。
5.根据权利要求2所述的制备方法，其特征在于，所述凸起结构的宽度等于淀积的氮化硅层的厚度。
6.根据权利要求1所述的制备方法，其特征在于，所述凸起结构的高度为一层台阶的高度。
7.一种3D NAND存储器件，其特征在于，包括：
衬底；
形成于所述衬底上的阶梯形貌的金属栅层，不同金属栅层之间间隔有氧化硅层；
每层金属栅层的末端形成有凸起结构；
与每层金属栅层的台阶垂直连接的垂直金属连线。
8.根据权利要求7所述的3D NAND存储器件，其特征在于，所述凸起结构的宽度为台阶面宽度的十分之一至二分之一。
9.根据权利要求7所述的3D NAND存储器件，其特征在于，所述凸起结构的表面为曲面。
10.根据权利要求7所述的3D NAND存储器件，其特征在于，所述凸起结构的高度为一层台阶的高度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710775128.9A CN107564914B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710775128.9A CN107564914B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107564914A true CN107564914A (zh) | 2018-01-09 |
| CN107564914B CN107564914B (zh) | 2019-03-12 |
Family
ID=60978730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710775128.9A Active CN107564914B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107564914B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109860196A (zh) * | 2019-02-14 | 2019-06-07 | 长江存储科技有限责任公司 | 3d nand存储器的形成方法 |
| CN109860201A (zh) * | 2019-04-09 | 2019-06-07 | 长江存储科技有限责任公司 | 一种nand存储器、掩膜版以及制作方法 |
| CN109887924A (zh) * | 2019-02-14 | 2019-06-14 | 长江存储科技有限责任公司 | 3d nand存储器的形成方法 |
| CN109904169A (zh) * | 2019-02-14 | 2019-06-18 | 长江存储科技有限责任公司 | 3d nand存储器的形成方法 |
| CN110379724A (zh) * | 2019-06-11 | 2019-10-25 | 长江存储科技有限责任公司 | 掩膜板、三维存储器及相关制备与测量方法 |
| CN112909008A (zh) * | 2021-03-16 | 2021-06-04 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| WO2021196996A1 (zh) * | 2020-03-30 | 2021-10-07 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040045111A (ko) * | 2002-11-22 | 2004-06-01 | 주식회사 하이닉스반도체 | 나노 비아 형성방법 및 이를 이용한 금속배선 제조방법 |
| US20130043509A1 (en) * | 2011-08-16 | 2013-02-21 | Sung Yoon Cho | 3-d structured non-volatile memory device and method of manufacturing the same |
| CN106409769A (zh) * | 2016-07-04 | 2017-02-15 | 武汉新芯集成电路制造有限公司 | 一种形成梯形结构的存储堆栈的方法 |
-
2017
- 2017-08-31 CN CN201710775128.9A patent/CN107564914B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040045111A (ko) * | 2002-11-22 | 2004-06-01 | 주식회사 하이닉스반도체 | 나노 비아 형성방법 및 이를 이용한 금속배선 제조방법 |
| US20130043509A1 (en) * | 2011-08-16 | 2013-02-21 | Sung Yoon Cho | 3-d structured non-volatile memory device and method of manufacturing the same |
| CN106409769A (zh) * | 2016-07-04 | 2017-02-15 | 武汉新芯集成电路制造有限公司 | 一种形成梯形结构的存储堆栈的方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109860196A (zh) * | 2019-02-14 | 2019-06-07 | 长江存储科技有限责任公司 | 3d nand存储器的形成方法 |
| CN109887924A (zh) * | 2019-02-14 | 2019-06-14 | 长江存储科技有限责任公司 | 3d nand存储器的形成方法 |
| CN109904169A (zh) * | 2019-02-14 | 2019-06-18 | 长江存储科技有限责任公司 | 3d nand存储器的形成方法 |
| CN109887924B (zh) * | 2019-02-14 | 2021-03-30 | 长江存储科技有限责任公司 | 3d nand存储器的形成方法 |
| CN109860201A (zh) * | 2019-04-09 | 2019-06-07 | 长江存储科技有限责任公司 | 一种nand存储器、掩膜版以及制作方法 |
| CN110379724A (zh) * | 2019-06-11 | 2019-10-25 | 长江存储科技有限责任公司 | 掩膜板、三维存储器及相关制备与测量方法 |
| CN113035732A (zh) * | 2019-06-11 | 2021-06-25 | 长江存储科技有限责任公司 | 三维存储器及三维存储器台阶区域的形成方法 |
| WO2021196996A1 (zh) * | 2020-03-30 | 2021-10-07 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| US11984406B2 (en) | 2020-03-30 | 2024-05-14 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for manufacturing same |
| CN112909008A (zh) * | 2021-03-16 | 2021-06-04 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107564914B (zh) | 2019-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107564914B (zh) | 一种3d nand存储器件及其制备方法 | |
| CN107731846B (zh) | 提高沟道通孔均一性的三维存储器形成方法 | |
| CN108831887A (zh) | 三维存储器的制备方法及半导体结构的制备方法 | |
| CN109155235A (zh) | 使用背面补偿结构的晶圆平整度控制 | |
| CN110140214A (zh) | 用于形成三维存储器件的方法 | |
| CN104701323B (zh) | 一种存储结构 | |
| US4994409A (en) | Method for manufacturing a trench capacitor using a photoresist etch back process | |
| JP2011066417A (ja) | ３次元半導体メモリ装置及びその製造方法 | |
| CN109244075A (zh) | 3d存储器件的制造方法 | |
| CN107579070A (zh) | 一种3d nand存储器件的堆叠层及其制造方法 | |
| CN104051347A (zh) | 用于三维装置的镶嵌式导体的半导体装置及其形成方法 | |
| CN107564916B (zh) | 一种3d nand存储器件的平坦化方法 | |
| US10784152B2 (en) | Method of making an interconnection between wafers after wafer level stacking, based on 3D-IC technology | |
| US20160172404A1 (en) | Image sensor illuminated and connected on its back side | |
| US9640456B2 (en) | Support structure for integrated circuitry | |
| CN109887917A (zh) | 电子设备、三维存储器及其制作方法 | |
| CN108962912A (zh) | 一种三维半导体存储器及其制备方法 | |
| CN109244076A (zh) | 3d存储器件 | |
| CN106409769A (zh) | 一种形成梯形结构的存储堆栈的方法 | |
| CN108682674A (zh) | 三维存储器的制备方法及半导体结构的制备方法 | |
| CN105244261B (zh) | 半导体器件的制备方法 | |
| US7109091B2 (en) | Method for processing a substrate to form a structure | |
| CN104538366B (zh) | 一种或非门闪存存储器及其制作方法 | |
| CN107833842B (zh) | 一种3d nand存储器的层叠结构的薄膜层厚度测量方法 | |
| CN112614823A (zh) | 半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |