CN104538366B - 一种或非门闪存存储器及其制作方法 - Google Patents
一种或非门闪存存储器及其制作方法 Download PDFInfo
- Publication number
- CN104538366B CN104538366B CN201410857027.2A CN201410857027A CN104538366B CN 104538366 B CN104538366 B CN 104538366B CN 201410857027 A CN201410857027 A CN 201410857027A CN 104538366 B CN104538366 B CN 104538366B
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- isolation trench
- isolating oxide
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种或非门闪存存储器及其制作方法,该方法包括:形成有源区和深隔离槽,并在深隔离槽内形成隔离氧化层;形成浅隔离槽;在浅隔离槽内露出的基底上表面依次形成隧穿栅氧层和浮栅层;形成层间介电质层;形成控制栅层;刻蚀隔离氧化层,将相邻的两个浅隔离槽分为一组,刻蚀每组浅隔离槽之间的牺牲层和隔离氧化层;刻蚀牺牲层,露出基底上表面;形成侧壁薄膜层;形成公用源极线和漏极接触孔。本发明所述的或非门闪存存储器及其制作方法制作工艺简单、制作成本较低且具有量产的可行性,并提高了或非门闪存存储器的一致性和可靠性。
Description
技术领域
本发明涉及半导体制作领域,具体涉及一种或非门闪存存储器及其制作方法。
背景技术
闪存(FLASH)存储器具有不易流失以及可重复擦除读写的特性,此外还具有传输速度快和低耗电的特性,使得闪存存储器在便携式产品、资讯、通讯及消费性电子产品中的应用非常广泛。
或非门闪存(NOR FLASH)存储器是一种主要的闪存存储器。目前,对于或非门闪存存储器的基本工艺都是先刻蚀出有源区,再沉积多晶硅层,后刻蚀出栅极区,在沉积完栅极间的介电质后,再刻蚀定义出接触孔。此种工艺需要至少三次高标准光刻,用于分别定义有源区、栅极和接触孔;而且接触孔在此工艺流程最后完成,受有源区和栅极区已经形成的影响,造成工艺窗口小;尤其在制程微缩中,属于瓶颈工艺。或非门闪存存储器在制作过程中,接触孔形成工艺是整个制作工艺的关键点,也是难点。此道工艺往往对精度、制作机器先进程度等都有最高要求,而且最终器件性能、芯片性能都显著地受到此道工艺的影响。改善接触孔的形成工艺,对于或非门闪存存储器的微缩或者量产,都显得非常重要。
发明内容
本发明的目的在于提出一种或非门闪存存储器及其制作方法,该或非门闪存存储器及其制作方法能够解决现有技术中接触孔形成工艺难的问题。
为达此目的,本发明采用以下技术方案:
第一方面,本发明公开了一种或非门闪存存储器的制作方法,包括:
沿第一方向刻蚀半导体衬底,形成有源区和深隔离槽,并在所述深隔离槽内形成隔离氧化层,所述半导体衬底由基底和牺牲层依次层叠而成,所述深隔离槽延伸至所述基底之内;
沿第二方向刻蚀所述半导体衬底和所述隔离氧化层,形成浅隔离槽,所述浅隔离槽露出所述基底上表面,所述浅隔离槽内的隔离氧化层上表面的高度高于所述基底上表面的高度;
在所述浅隔离槽内露出的所述基底上表面依次形成隧穿栅氧层和浮栅层,所述浮栅层上表面的高度高于所述浅隔离槽内的隔离氧化层上表面的高度;
在所述浅隔离槽内的隔离氧化层和浮栅层之上以及所述隔离氧化层和所述浮栅层之上的浅隔离槽的侧壁形成层间介电质层;
在所述浅隔离槽内的隔离氧化层和浮栅层之上的层间介电质层之上形成控制栅层;
刻蚀隔离氧化层,使得所述隔离氧化层的高度降低,将相邻的两个所述浅隔离槽分为一组,刻蚀每组浅隔离槽之间的牺牲层和隔离氧化层,使得所述牺牲层和所述隔离氧化层的高度降低;
刻蚀牺牲层,露出所述基底上表面;
在所述每组浅隔离槽之间的控制栅层侧壁以及每相邻两组浅隔离槽之间的控制栅层和隔离氧化层的侧壁形成侧壁薄膜层;
在所述每组浅隔离槽之间的基底表面形成源极,在每相邻两组浅隔离槽之间的基底表面形成漏极,并在所述源极和所述漏极之上形成金属层,分别形成公用源极线和漏极接触孔。
进一步地,所述牺牲层包括自下而上依次叠加的氧化层和氮化硅层,所述沿第一方向刻蚀半导体衬底,形成有源区和深隔离槽之前,所述方法还包括:
提供硅衬底;
在所述硅衬底之上形成氧化层;
在所述硅衬底内注入P型离子,形成基底;
在所述第一氧化层之上形成氮化硅层。
进一步地,所述在所述深隔离槽内形成隔离氧化层包括:
在所述深隔离槽内填充隔离氧化层;
利用化学机械研磨工艺,去除多余的隔离氧化层,使得所述隔离氧化层上表面与所述牺牲层上表面平齐。
进一步地,所述在所述浅隔离槽内露出的所述基底上表面依次形成隧穿栅氧层和浮栅层,所述浮栅层上表面的高度高于所述浅隔离槽内的隔离氧化层上表面的高度包括:
在所述浅隔离槽内露出的基底之上形成隧穿栅氧层;
在所述浅槽之内沉积浮栅层;
刻蚀所述浮栅层,使得浮栅层上表面的高度高于所述浅隔离槽内的隔离氧化层上表面的高度。
进一步地,所述在所述浅隔离槽内的隔离氧化层和浮栅层之上以及所述隔离氧化层和所述浮栅层之上的浅隔离槽的侧壁形成层间介电质层包括:
在所述浅隔离槽内沉积层间介电质层;
刻蚀所述层间介电质层,保留所述浅隔离槽内的隔离氧化层和浮栅层之上以及所述隔离氧化层和所述浮栅层之上的浅隔离槽的侧壁的层间介电质层。
进一步地,所述在所述浅隔离槽内的隔离氧化层和浮栅层之上的层间介电质层之上形成控制栅层包括:
在所述浅隔离槽内的隔离氧化层和浮栅层之上的层间介电质层之上沉积控制栅层;
利用化学机械研磨工艺,去除多余的控制栅层,使得所述控制栅层上表面与所述牺牲层上表面平齐。
进一步地,所述在所述每组浅隔离槽之间的控制栅层侧壁以及每相邻两组浅隔离槽之间的控制栅层和隔离氧化层的侧壁形成侧壁薄膜层包括:
在露出的基底上表面沉积侧壁薄膜层;
刻蚀所述侧壁薄膜层,保留所述每组浅隔离槽之间的控制栅层侧壁以及每相邻两组浅隔离槽之间的控制栅层和隔离氧化层的侧壁的侧壁薄膜层。
进一步地,形成所述源极和所述漏极是通过在露出的基底表面注入N型离子制备而成的。
进一步地,所述在所述源极和所述漏极之上形成金属层包括:
沉积金属层;
利用化学机械研磨工艺,去除多余的金属层,使得所述金属层上表面与所述控制栅层上表面平齐。
进一步地,所述氧化层、所述隔离氧化层、所述隧穿栅氧层、所述层间介电质层和所述侧壁薄膜层的材料为氧化硅,所述牺牲层的材料为氮化硅,所述浮栅层和所述控制栅层的材料为多晶硅,所述金属层的材料为钨。
第二方面,本发明公开了一种或非门闪存存储器,所述或非门闪存存储器通过上述任一所述的制作方法制作而成,包括:
基底,所述基底内在第一方向上开有深隔离槽;
隔离氧化层,所述隔离氧化层位于所述深隔离槽内,所述隔离氧化层上表面的高度高于所述基底上表面的高度;
浮栅层,所述浮栅层在第二方向上,且位于所述基底之上,所述浮栅层上表面的高度高于所述第二方向上的隔离氧化层上表面的高度;
隧穿栅氧层,所述隧穿栅氧层位于所述浮栅层和所述基底之间;
层间介电质层,所述层间介电质层位于所述第二方向上的浮栅层和隔离氧化层之上;
控制栅层,所述控制栅层位于所述层间介电质层之上;
侧壁薄膜层,将相邻的第二方向上的隔离氧化层分为一组,所述侧壁薄膜层位于所述每组第二方向上的隔离氧化层之间的控制栅层侧壁以及每相邻两组第二方向上的隔离氧化层之间的控制栅层和隔离氧化层的侧壁;
源极,所述源极位于所述每组第二方向上的隔离氧化层之间的基底的上表面内;
漏极,所述漏极位于所述每相邻两组第二方向上的隔离氧化层之间的基底的上表面内;
金属层,所述金属层位于所述源极和所述漏极之上。
本发明所述的或非门闪存存储器及其制作方法在制备完有源区和栅极之后,自对准即可形成接触孔,使得接触孔与有源区和栅极形成自对准,制作工艺简单;简化了光刻步骤,且省略了价格较昂贵的CT(Contact,接触孔层)光刻,降低了制作成本;具有进行量产的可行性;接触孔的自对准提高了或非门闪存存储器的一致性和可靠性。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案,下面对描述实施例中所需要用到的附图做一简单介绍。显然,所介绍的附图只是本发明所要描述的一部分实施例的附图,而不是全部的附图,对于本领域普通技术人员,在不付出创造性劳动的前提下,还可以根据这些附图得到其他的附图。
图1是本发明实施例提供的或非门闪存储器的制作方法的流程图。
图2-图10是本发明实施例提供的或非门闪存储器的制作方法各步骤相对应的剖面示意图。
图2A和图2B分别是图2中沿A-A1和B-B1的剖面图。
图3A和图3B分别是图3中沿A-A1和B-B1的剖面图。
图4A和图4B分别是图4中沿A-A1和B-B1的剖面图。
图5A和图5B分别是图5中沿A-A1和B-B1的剖面图。
图6A和图6B分别是图6中沿A-A1和B-B1的剖面图。
图7A、图7B、图7C、图7D和图7E分别是图7中沿A-A1、B-B1、C-C1、D-D1和E-E1的剖面图。
图8A、图8B、图8C、图8D和图8E分别是图8中沿A-A1、B-B1、C-C1、D-D1和E-E1的剖面图。
图9A、图9B、图9C、图9D和图9E分别是图9中沿A-A1、B-B1、C-C1、D-D1和E-E1的剖面图。
图10A、图10B、图10C、图10D和图10E分别是图10中沿A-A1、B-B1、C-C1、D-D1和E-E1的剖面图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,以下将结合本发明实施例中的附图,通过具体实施方式,完整地描述本发明的技术方案。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例,基于本发明的实施例,本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例,均落入本发明的保护范围之内。
图1是本发明实施例提供的或非门闪存储器的制作方法的流程图,通过该或非门闪存存储器的制作方法制得的或非门闪存存储器可用于笔记本电脑、相机和手机等移动设备上,如图1所示,该或非门闪存存储器的制作方法包括以下步骤:
步骤11、沿第一方向刻蚀半导体衬底,形成有源区和深隔离槽,并在深隔离槽内形成隔离氧化层,半导体衬底由基底和牺牲层依次层叠而成,深隔离槽延伸至基底之内。
本步骤中,利用光刻和刻蚀工艺,形成有源区和深隔离槽。深隔离槽的侧面与底面的夹角可以为钝角。
其中,基底可以为注入P型离子的硅衬底,P型离子可以是硼离子;牺牲层的材料可以为氮化硅。
优选地,牺牲层包括自下而上依次叠加的氧化层和氮化硅层。氧化层的材料可以为氧化硅。
如图2、图2A和图2B所示,沿第一方向刻蚀半导体衬底,形成有源区210和深隔离槽,并在深隔离槽内形成隔离氧化层204,半导体衬底由基底201、氧化层202和氮化硅层203依次层叠而成,深隔离槽延伸至基底201之内。
优选地,在深隔离槽内形成隔离氧化层包括以下步骤:
步骤111、在深隔离槽内填充隔离氧化层。
本步骤中,利用化学气相沉积工艺在深隔离槽内填充隔离氧化层。
步骤112、利用化学机械研磨工艺,去除多余的隔离氧化层,使得隔离氧化层上表面与牺牲层上表面平齐。
优选地,步骤11之前包括以下步骤:
步骤101、提供硅衬底。
步骤102、在所述硅衬底之上形成氧化层。
本步骤中,利用热扩散工艺,在硅衬底之上形成氧化层,形成的氧化层能够使得下一步在硅衬底内注入P型离子保持良好的均匀性。
步骤103、在所述硅衬底内注入P型离子,形成基底。
本步骤中,利用离子注入工艺,在硅衬底内注入P型离子,形成或非门闪存存储器的P型阱区域。
步骤104、在氧化层之上形成氮化硅层。
本步骤中,利用热扩散工艺,在氧化层之上形成氮化硅层,形成的氮化硅层首先可以作为刻蚀硅衬底的硬掩膜层,其次也是后续形成自对准栅极和自对准漏极接触孔的牺牲反版层。
步骤12、沿第二方向刻蚀半导体衬底和隔离氧化层,形成浅隔离槽,浅隔离槽露出基底上表面,浅隔离槽内的隔离氧化层上表面的高度高于基底上表面的高度。
本步骤中,利用光刻和刻蚀工艺,形成浅隔离槽,浅隔离槽的底部位于基底的上表面,浅隔离槽的深度低于深隔离槽的深度,浅隔离槽的侧面与底面的夹角可以为直角。由于刻蚀对基底和隔离氧化层具有选择比,即基底的刻蚀速度比隔离氧化层的刻蚀速度快,所以浅槽内的隔离氧化层表面高于基底表面。第二方向与第一方向可以是垂直关系。本步骤中形成的浅隔离槽的作用是定义出栅极的位置。
如图3、图3A和图3B所示,沿第二方向刻蚀半导体衬底和隔离氧化层,形成浅隔离槽220,浅隔离槽220露出基底201上表面,浅隔离槽220内的隔离氧化层204上表面的高度高于基底201上表面的高度。
步骤13、在浅隔离槽内露出的基底上表面依次形成隧穿栅氧层和浮栅层,浮栅层上表面的高度高于浅隔离槽内的隔离氧化层上表面的高度。
本步骤中,隧穿栅氧层的材料可以为氧化硅;浮栅层的材料为多晶硅。
如图4、图4A和图4B所示,在浅隔离槽内露出的基底上表面依次形成隧穿栅氧层205和浮栅层206,浮栅层206上表面的高度高于浅隔离槽内的隔离氧化层204上表面的高度。
优选地,步骤13包括以下步骤:
步骤131、在浅隔离槽内露出的基底之上形成隧穿栅氧层。
本步骤中,利用热扩散工艺在浅隔离槽内露出的基底之上形成隧穿栅氧层。
步骤132、在浅隔离槽之内沉积浮栅层。
本步骤中,利用热扩散工艺在浅隔离槽之内沉积浮栅层。
步骤133、刻蚀浮栅层,使得浮栅层上表面的高度高于浅隔离槽内的隔离氧化层上表面的高度。
步骤14、在浅隔离槽内的隔离氧化层和浮栅层之上以及隔离氧化层和浮栅层之上的浅隔离槽的侧壁形成层间介电质层。
本步骤中,层间介电质层的材料为氧化硅,层间介电质层作为浮栅层和控制栅层的隔离层。
如图5、图5A和图5B所示,在浅隔离槽内的隔离氧化层204和浮栅层206之上以及隔离氧化层204和浮栅层206之上的浅隔离槽的侧壁形成层间介电质层207。
优选地,步骤14包括以下步骤:
步骤141、在浅隔离槽内沉积层间介电质层。
步骤142、刻蚀层间介电质层,保留浅隔离槽内的隔离氧化层和浮栅层之上以及隔离氧化层和浮栅层之上的浅隔离槽的侧壁的层间介电质层。
步骤15、在浅隔离槽内的隔离氧化层和浮栅层之上的层间介电质层之上形成控制栅层。
本步骤中,控制栅层的材料可以为多晶硅。
如图6、图6A和图6B所示,在浅隔离槽内的隔离氧化层204和浮栅层206之上的层间介电质层207之上形成控制栅层208。
优选地,步骤15包括以下步骤:
步骤151、在浅隔离槽内的隔离氧化层和浮栅层之上的层间介电质层之上沉积控制栅层。
本步骤中,利用热扩散工艺,在浅隔离槽内的隔离氧化层和浮栅层之上的层间介电质层之上沉积控制栅层。
步骤152、利用化学机械研磨工艺,去除多余的控制栅层,使得控制栅层上表面与牺牲层上表面平齐。
步骤16、刻蚀隔离氧化层,使得隔离氧化层的高度降低,将相邻的两个浅隔离槽分为一组,刻蚀每组浅隔离槽之间的牺牲层和隔离氧化层,使得牺牲层和隔离氧化层的高度降低。
如图7、图7A、图7B、图7C、图7D和图7E所示,刻蚀隔离氧化层204,使得隔离氧化层204的高度降低,将相邻的两个浅隔离槽分为一组,刻蚀每组浅隔离槽之间的氮化硅层203和隔离氧化层204,使得氮化硅层203和隔离氧化层204的高度降低。
步骤17、刻蚀牺牲层和第一氧化层,露出基底上表面。
如图8、图8A、图8B、图8C、图8D和图8E所示,刻蚀牺牲层和第一氧化层,露出基底201上表面。
步骤18、在每组浅隔离槽之间的控制栅层侧壁以及每相邻两组浅隔离槽之间的控制栅层和隔离氧化层的侧壁形成侧壁薄膜层。
本实施例中,侧壁薄膜层的材料可以为氧化硅。
如图9、图9A、图9B、图9C、图9D和图9E所示,在每组浅隔离槽之间的控制栅层侧壁以及每相邻两组浅隔离槽之间的控制栅层和隔离氧化层的侧壁形成侧壁薄膜层209。
优选地,步骤18包括以下步骤:
步骤181、在露出的基底上表面沉积侧壁薄膜层。
本步骤中,利用化学气相沉积在露出的基底上表面沉积侧壁薄膜层。
步骤182、刻蚀侧壁薄膜层,保留每组浅隔离槽之间的控制栅层侧壁以及每相邻两组浅隔离槽之间的控制栅层和隔离氧化层的侧壁的侧壁薄膜层。
步骤19、在每组浅隔离槽之间的基底表面形成源极,在每相邻两组浅隔离槽之间的基底表面形成漏极,并在源极和漏极之上形成金属层,分别形成公用源极线和漏极接触孔。
本实施例中,金属层的材料为钨。
如图10、图10A、图10B、图10C、图10D和图10E所示,在每组浅隔离槽之间的基底表面形成源极210,在每相邻两组浅隔离槽之间的基底表面形成漏极211,并在源极210和漏极211之上形成金属层,分别形成公用源极线212和漏极接触孔213。
优选地,形成源极和漏极是通过在露出的基底表面注入N型离子制备而成的。
优选地,在源极和漏极之上形成金属层包括以下步骤:
步骤191、沉积金属层。
本步骤中,沉积一层金属层,填满多晶硅及深槽隔离氧化层之间的空隙。
步骤192、利用化学机械研磨工艺,去除多余的金属层,使得金属层上表面与控制栅层上表面平齐。
本发明还提供了一种通过上述方法制作而成或非门闪存存储器,具体结构参见图10、图10A、图10B、图10C、图10D和图10E的实施例。
本发明实施例提供的或非门闪存存储器及其制作方法在制备完有源区和栅极之后,自对准即可形成接触孔,使得接触孔与有源区和栅极形成自对准,制作工艺简单;简化了光刻步骤,且省略了价格较昂贵的CT(Contact,接触孔层)光刻,降低了制作成本;具有进行量产的可行性;接触孔的自对准提高了或非门闪存存储器的一致性和可靠性。
上述仅为本发明的较佳实施例及所运用的技术原理。本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由权利要求的范围决定。
Claims (11)
1.一种或非门闪存存储器的制作方法,其特征在于,包括:
沿第一方向刻蚀半导体衬底,形成有源区和深隔离槽,并在所述深隔离槽内形成隔离氧化层,所述半导体衬底由基底和牺牲层依次层叠而成,所述深隔离槽延伸至所述基底之内;
沿第二方向刻蚀所述半导体衬底和所述隔离氧化层,形成浅隔离槽,所述浅隔离槽露出所述基底上表面,所述浅隔离槽内的隔离氧化层上表面的高度高于所述基底上表面的高度;
在所述浅隔离槽内露出的所述基底上表面依次形成隧穿栅氧层和浮栅层,所述浮栅层上表面的高度高于所述浅隔离槽内的隔离氧化层上表面的高度;
在所述浅隔离槽内的隔离氧化层和浮栅层之上以及所述隔离氧化层和所述浮栅层之上的浅隔离槽的侧壁形成层间介电质层;
在所述浅隔离槽内的隔离氧化层和浮栅层之上的层间介电质层之上形成控制栅层;
刻蚀隔离氧化层,使得所述隔离氧化层的高度降低,将相邻的两个所述浅隔离槽分为一组,刻蚀每组浅隔离槽之间的牺牲层和隔离氧化层,使得所述牺牲层和所述隔离氧化层的高度降低;
刻蚀牺牲层,露出所述基底上表面;
在所述每组浅隔离槽之间的控制栅层侧壁以及每相邻两组浅隔离槽之间的控制栅层和隔离氧化层的侧壁形成侧壁薄膜层;
在所述每组浅隔离槽之间的基底表面形成源极,在每相邻两组浅隔离槽之间的基底表面形成漏极,并在所述源极和所述漏极之上形成金属层,分别形成公用源极线和漏极接触孔。
2.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述牺牲层包括自下而上依次叠加的氧化层和氮化硅层,所述沿第一方向刻蚀半导体衬底,形成有源区和深隔离槽之前,所述方法还包括:
提供硅衬底;
在所述硅衬底之上形成氧化层;
在所述硅衬底内注入P型离子,形成基底;
在所述氧化层之上形成氮化硅层。
3.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述深隔离槽内形成隔离氧化层包括:
在所述深隔离槽内填充隔离氧化层;
利用化学机械研磨工艺,去除多余的隔离氧化层,使得所述隔离氧化层上表面与所述牺牲层上表面平齐。
4.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述浅隔离槽内露出的所述基底上表面依次形成隧穿栅氧层和浮栅层,所述浮栅层上表面的高度高于所述浅隔离槽内的隔离氧化层上表面的高度包括:
在所述浅隔离槽内露出的基底之上形成隧穿栅氧层;
在所述浅隔离槽之内沉积浮栅层;
刻蚀所述浮栅层,使得浮栅层上表面的高度高于所述浅隔离槽内的隔离氧化层上表面的高度。
5.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述浅隔离槽内的隔离氧化层和浮栅层之上以及所述隔离氧化层和所述浮栅层之上的浅隔离槽的侧壁形成层间介电质层包括:
在所述浅隔离槽内沉积层间介电质层;
刻蚀所述层间介电质层,保留所述浅隔离槽内的隔离氧化层和浮栅层之上以及所述隔离氧化层和所述浮栅层之上的浅隔离槽的侧壁的层间介电质层。
6.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述浅隔离槽内的隔离氧化层和浮栅层之上的层间介电质层之上形成控制栅层包括:
在所述浅隔离槽内的隔离氧化层和浮栅层之上的层间介电质层之上沉积控制栅层;
利用化学机械研磨工艺,去除多余的控制栅层,使得所述控制栅层上表面与所述牺牲层上表面平齐。
7.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述每组浅隔离槽之间的控制栅层侧壁以及每相邻两组浅隔离槽之间的控制栅层和隔离氧化层的侧壁形成侧壁薄膜层包括:
在露出的基底上表面沉积侧壁薄膜层;
刻蚀所述侧壁薄膜层,保留所述每组浅隔离槽之间的控制栅层侧壁以及每相邻两组浅隔离槽之间的控制栅层和隔离氧化层的侧壁的侧壁薄膜层。
8.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,形成所述源极和所述漏极是通过在露出的基底表面注入N型离子制备而成的。
9.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述源极和所述漏极之上形成金属层包括:
沉积金属层;
利用化学机械研磨工艺,去除多余的金属层,使得所述金属层上表面与所述控制栅层上表面平齐。
10.根据权利要求2所述的或非门闪存存储器的制作方法,其特征在于,所述氧化层、所述隔离氧化层、所述隧穿栅氧层、所述层间介电质层和所述侧壁薄膜层的材料为氧化硅,所述牺牲层的材料为氮化硅,所述浮栅层和所述控制栅层的材料为多晶硅,所述金属层的材料为钨。
11.一种或非门闪存存储器,所述或非门闪存存储器通过权利要求1-10任一所述的制作方法制作而成,其特征在于,包括:
基底,所述基底内在第一方向上开有深隔离槽;
隔离氧化层,所述隔离氧化层位于所述深隔离槽内,所述隔离氧化层上表面的高度高于所述基底上表面的高度;
浮栅层,所述浮栅层在第二方向上,且位于所述基底之上,所述浮栅层上表面的高度高于所述第二方向上的隔离氧化层上表面的高度;
隧穿栅氧层,所述隧穿栅氧层位于所述浮栅层和所述基底之间;
层间介电质层,所述层间介电质层位于所述第二方向上的浮栅层和隔离氧化层之上;
控制栅层,所述控制栅层位于所述层间介电质层之上;
侧壁薄膜层,将相邻的第二方向上的隔离氧化层分为一组,所述侧壁薄膜层位于所述每组第二方向上的隔离氧化层之间的控制栅层侧壁以及每相邻两组第二方向上的隔离氧化层之间的控制栅层和隔离氧化层的侧壁;
源极,所述源极位于所述每组第二方向上的隔离氧化层之间的基底的上表面内;
漏极,所述漏极位于所述每相邻两组第二方向上的隔离氧化层之间的基底的上表面内;
金属层,所述金属层位于所述源极和所述漏极之上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410857027.2A CN104538366B (zh) | 2014-12-31 | 2014-12-31 | 一种或非门闪存存储器及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410857027.2A CN104538366B (zh) | 2014-12-31 | 2014-12-31 | 一种或非门闪存存储器及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104538366A CN104538366A (zh) | 2015-04-22 |
CN104538366B true CN104538366B (zh) | 2017-11-17 |
Family
ID=52853869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410857027.2A Active CN104538366B (zh) | 2014-12-31 | 2014-12-31 | 一种或非门闪存存储器及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104538366B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107895723A (zh) * | 2016-09-05 | 2018-04-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
CN113327927B (zh) * | 2021-05-12 | 2023-08-08 | 长江存储科技有限责任公司 | 三维存储器的制作方法及三维存储器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6013551A (en) * | 1997-09-26 | 2000-01-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacture of self-aligned floating gate, flash memory cell and device manufactured thereby |
TW586219B (en) * | 2003-01-03 | 2004-05-01 | Silicon Based Tech Corp | Self-aligned split-gate flash cell structure and its contactless flash memory arrays |
US7256091B2 (en) * | 2004-06-29 | 2007-08-14 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device with a self-aligned polysilicon electrode |
KR20090105603A (ko) * | 2008-04-03 | 2009-10-07 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그의 제조 방법 |
KR20100056748A (ko) * | 2008-11-20 | 2010-05-28 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그의 제조방법 |
US7977731B2 (en) * | 2007-12-25 | 2011-07-12 | Kabushiki Kaisha Toshiba | NOR flash memory and method of manufacturing the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007141955A (ja) * | 2005-11-15 | 2007-06-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
KR100900301B1 (ko) * | 2007-04-27 | 2009-06-02 | 삼성전자주식회사 | 매몰된 비트 라인을 구비하는 메모리 반도체 장치 및 그제조 방법 |
-
2014
- 2014-12-31 CN CN201410857027.2A patent/CN104538366B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6013551A (en) * | 1997-09-26 | 2000-01-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacture of self-aligned floating gate, flash memory cell and device manufactured thereby |
TW586219B (en) * | 2003-01-03 | 2004-05-01 | Silicon Based Tech Corp | Self-aligned split-gate flash cell structure and its contactless flash memory arrays |
US7256091B2 (en) * | 2004-06-29 | 2007-08-14 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device with a self-aligned polysilicon electrode |
US7977731B2 (en) * | 2007-12-25 | 2011-07-12 | Kabushiki Kaisha Toshiba | NOR flash memory and method of manufacturing the same |
KR20090105603A (ko) * | 2008-04-03 | 2009-10-07 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그의 제조 방법 |
KR20100056748A (ko) * | 2008-11-20 | 2010-05-28 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
CN104538366A (zh) | 2015-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10998326B2 (en) | Integrated assemblies and methods of forming integrated assemblies | |
CN102790055B (zh) | Dram结构及其制造方法与ic结构及其制造方法 | |
US11158577B2 (en) | Methods for fabricating microelectronic devices with contacts to conductive staircase steps, and related devices and systems | |
TW201220475A (en) | Memory device and method of fabricating the same | |
CN104538363B (zh) | Sonos闪存存储器的结构及制造方法 | |
CN104600032B (zh) | 一种或非门闪存存储器的制作方法 | |
CN104538366B (zh) | 一种或非门闪存存储器及其制作方法 | |
CN105789179B (zh) | 动态随机存取存储器的有源区接触窗及其制造方法 | |
CN103456787B (zh) | 晶体管元件及其制造方法 | |
CN103022036B (zh) | 单边存取器件 | |
CN102364675A (zh) | 一种闪速存储器形成方法 | |
CN105633021A (zh) | 半导体元件的制造方法 | |
US20150001606A1 (en) | Methods and structures for a split gate memory cell structure | |
CN109216273A (zh) | 半导体结构及其制造方法 | |
KR102078246B1 (ko) | Nor 구조 플래시 메모리 및 그의 제조 방법 | |
CN102412127A (zh) | “t”形金属栅电极的制作方法 | |
CN102054674B (zh) | 金属栅电极和金属栅电极的制作方法 | |
CN112687524B (zh) | 一种晶圆弯曲度调整方法 | |
CN105405809A (zh) | 一种快闪存储器的制造方法 | |
CN101202222A (zh) | 制造沟槽mosfet的方法 | |
CN100508168C (zh) | 快闪存储器的制作方法 | |
CN105244321B (zh) | 一种半导体器件及其制造方法和电子装置 | |
US20230371242A1 (en) | Method for fabricating semiconductor device with oxide semiconductor material | |
CN104600033B (zh) | 一种或非门闪存存储器及其制作方法 | |
US9240357B2 (en) | Method of fabricating semiconductor device having preliminary stacked structure with offset oxide etched using gas cluster ion |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
CP03 | Change of name, title or address |