CN102364675A - 一种闪速存储器形成方法 - Google Patents

Abstract

一种闪速存储器形成方法，包括：形成存储单元和外围电路，所述外围电路包括电阻器，所述存储单元和电阻器同步形成。本发明的实施例在形成存储单元时，同步形成电阻器，从而减小了工艺难度，提高了工艺效率。

Description

一种闪速存储器形成方法

技术领域

本发明涉及半导体领域，特别涉及一种闪速存储器的形成方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。近年来，在存储器件中，闪速存储器(flash memory)的发展尤为迅速。闪速存储器的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

闪速存储器包括存储单元和外围电路，其中，存储单元用于存储信息，外围电路用于控制存储单元的工作状态。图1为现有的存储单元的结构示意图，包括：半导体衬底100；位于半导体衬底100表面的源线多晶硅层170；依次位于源线多晶硅层170两侧半导体衬底表面的浮栅氧化层110、浮栅多晶硅层120、控制栅氧化层130、控制栅多晶硅层140；隔离所述源线多晶硅层170与浮栅氧化层110、浮栅多晶硅层120、控制栅氧化层130、控制栅多晶硅层140的隔离介质层180；位于浮栅氧化层110、浮栅多晶硅层120与源线多晶硅层170背离的侧壁的隧穿氧化层160，所述隧穿氧化层160还位于与所述侧壁近邻的半导体衬底100的表面；位于所述隧穿氧化层160表面的字线150；位于所述字线150背离源线多晶硅层170一侧的半导体衬底100内的漏极101；位于与源线多晶硅层170正对的半导体衬底内的源极102。

在现有工艺中，闪速存储器的形成方法一般是先在半导体衬底表面形成所述存储单元；之后，在同一半导体衬底表面形成所述外围电路，所述外围电路包括电阻器。公开号为CN 1992230A的中国专利中提供了一种形成电阻器的方法，包括：在半导体衬底内形成隔离结构；刻蚀所述隔离结构形成凹槽；然后在所述凹槽内形成第一多晶硅层；在所述第一多晶硅层表面形成电介质层；在所述电介质层表面形成第二多晶硅层，并根据工艺需要刻蚀所述第二多晶硅层；经过刻蚀后的第二多晶硅层和第一多晶硅层组成的多晶硅结构构成电阻器。

但是上述分两步先后形成闪存单元和电阻器的闪速存储器形成方法工艺复杂，效率低。

发明内容

本发明解决的问题是提供一种闪速存储器形成方法，以解决现有闪速存储器形成方法工艺复杂，效率低的问题。为解决上述问题，本发明的实施例提供一种闪速存储器形成方法，包括：形成存储单元和外围电路，所述外围电路包括电阻器，其中，所述存储单元和电阻器的形成步骤包括：

提供半导体衬底，所述半导体衬底包括存储单元区域和电阻器区域，所述半导体衬底表面依次形成有第一介质层和第一多晶硅层；

在所述半导体衬底内形成位于存储单元区域，且贯穿所述第一介质层和第一多晶硅层的第一隔离结构，位于电阻器区域，且贯穿第一介质层和第一多晶硅层的第二隔离结构；

在所述第一隔离结构、第二隔离结构、以及第一多晶硅层表面依次形成第二介质层和第二多晶硅层；

刻蚀所述第二多晶硅层，在存储区域形成控制栅多晶硅层，在电阻器区域形成电阻器。

可选地，形成控制栅多晶硅层和电阻器的步骤包括：

在所述第二多晶硅层表面形成绝缘介质层，刻蚀所述绝缘介质层，在存储单元区域形成暴露所述第二多晶硅层的第一开口，在电阻器区域形成分别靠近电阻器区域的两端，且暴露所述第二多晶硅层的第二开口，并形成覆盖所述第一开口侧壁的第一侧墙和覆盖所述第二开口侧壁的第二侧墙；

沿所述第一开口依次刻蚀所述第二多晶硅层、第二介质层、第一多晶硅层、第一介质层，直至暴露半导体衬底，形成第三开口；

先在所述第三开口的侧壁形成第三侧墙，再形成填充满所述第三开口的第三多晶硅层和填充满所述第二开口的第四多晶硅层；

去除位于第二侧墙之间的绝缘介质层，形成第四开口，并形成填充满所述第四开口的氧化层；

去除剩余的绝缘介质层，形成第五开口，并沿所述第五开口依次刻蚀所述第二多晶硅层和第二介质层，位于存储器区域的第二多晶硅层和第二介质层分别形成控制栅多晶硅层和控制栅氧化层，位于电阻器区域的第二多晶硅层形成电阻器。

可选地，形成存储单元的步骤还包括：

在所述控制栅多晶硅层和控制栅氧化层与第一侧墙相背离的侧壁形成第四侧墙，并以所述第四侧墙为掩膜，依次刻蚀所述第一多晶硅层、第一介质层，直至暴露半导体衬底，形成浮栅多晶硅层和浮栅氧化层；

在所述浮栅多晶硅层和浮栅氧化层的侧壁，第四侧墙的侧壁，以及与浮栅氧化层近邻的半导体衬底表面形成隧穿氧化层，在所述隧穿氧化层表面形成字线。

可选地，在形成第三多晶硅层之前，还包括沿所述第三开口向半导体衬底注入掺杂离子，形成源极。

可选地，形成字线后还包括：

在所述字线的侧壁形成第五侧墙，并以所述第五侧墙为掩膜，向所述第五侧墙两侧的半导体衬底注入掺杂离子，形成漏极。

可选地，形成与所述漏极电连接的位线，与所述第三多晶硅层电连接的源线，与所述第四多晶硅层电连接的导电插塞。

可选地，所述第一介质层、第二介质层的材料是二氧化硅。

可选地，所述绝缘介质层的材料是氮化硅。

可选地，所述第一侧墙、第二侧墙、第三侧墙、第四侧墙、第五侧墙的材料是二氧化硅。

与现有技术相比，本发明的实施例具有以下优点：

在形成存储单元时，同步形成电阻器，从而减小了工艺难度，提高了工艺效率；

进一步，在本发明的实施例中，在半导体衬底内同步形成位于存储单元区域的第一隔离结构和位于电阻器区域的第二隔离结构，然后利用位于存储区域半导体衬底表面的第一多晶硅层和第二多晶硅层形成存储单元的浮栅多晶硅层和控制栅多晶硅层，利用位于电阻器区域的第二多晶硅层形成电阻器，避免了因为多次形成多晶硅层而造成的工艺浪费；

进一步本发明的实施例同步刻蚀位于存储单元区域和电阻器区域的第一多晶硅层、第二多晶硅层，与现有技术相比，减小了因为分步刻蚀存储单元区域的第一多晶硅层、第二多晶硅层和电阻器区域的第一多晶硅层、第二多晶硅层而需要使用的掩膜板和刻蚀工艺，从而降低了工艺难度，提高了工艺效率。

附图说明

图1是现有的闪速存储器的存储单元的结构示意图；

图2是本发明所提供的闪速存储器形成方法的流程示意图；

图3是本发明的实施例所提供的闪速存储器形成过程中，形成有第一多晶硅层和第一介质层的半导体衬底的俯视图；

图4、图5以及图7是本发明的实施例所提供的闪速存储器形成过程的沿图3中XX切割线的剖面结构示意图；

图6是本发明的实施例所提供的闪速存储器形成过程中，形成有第一隔离结构和第二隔离结构的半导体衬底的俯视图；

图8至图13是本发明的实施例所提供的闪速存储器形成过程沿图6中YY切割线的剖面结构示意图。

具体实施方式

由背景技术可知，现有的闪速存储器分两个步骤分别形成存储单元和电阻器。以先形成存储单元，再形成电阻器为例，在形成存储器的工艺中，多晶硅层是同时形成在电阻器区域表面和存储单元区域表面；然后刻蚀去除位于电阻器区域表面的多晶硅层，在存储单元区域形成存储单元；接着在电阻器区域表面形成多晶硅层，所述多晶硅层用于形成电阻器。因为先后两次分别形成用于形成存储单元的多晶硅层和用于形成电阻器的多晶硅层，并且在形成存储器和电阻器的工艺中需要分别用到多次光刻工艺，所以使得整个工艺比较复杂，并且效率低。

发明人针对上述问题进行研究，在本发明的实施例中提供一种半导体器件及其形成方法。在本发明的实施例所提供的半导体器件形成方法中，在电阻器区域表面和存储单元区域表面形成多晶硅层后，利用所述多晶硅层在存储单元区域形成存储单元，在电阻器区域形成电阻器，整个工艺简单，并且效率高。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和实施例对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

图2是本发明的实施例所提供的半导体结构形成方法的流程示意图，包括：

步骤S101，提供半导体衬底，所述半导体衬底包括存储单元区域和电阻器区域，所述半导体衬底表面依次形成有第一介质层和第一多晶硅层；

步骤S102，在所述半导体衬底内形成位于存储单元区域，且贯穿第一介质层和第一多晶硅层的第一隔离结构，位于电阻器区域，且贯穿第一介质层和第一多晶硅层的第二隔离结构；

步骤S103，在所述第一隔离结构、第二隔离结构、以及第一多晶硅层表面依次形成第二介质层和第二多晶硅层；

步骤S104，在所述第二多晶硅层表面形成绝缘介质层，刻蚀所述绝缘介质层，在存储单元区域形成暴露所述第二多晶硅层的第一开口，在电阻器区域形成分别靠近电阻器区域的两端，且暴露所述第二多晶硅层的第二开口，并形成覆盖所述第一开口侧壁的第一侧墙和覆盖所述第二开口侧壁的第二侧墙；

步骤S105，形成第一侧墙后，沿所述第一开口依次刻蚀所述第二多晶硅层、第二介质层、第一多晶硅层、第一介质层，形成暴露半导体衬底的第三开口，并形成覆盖所述第三开口侧壁的第三侧墙；

步骤S106，形成所述第三侧墙后，形成填充满所述第三开口的第三多晶硅层和填充满所述第二开口的第四多晶硅层；

步骤S107，去除电阻器区域表面，位于第二侧墙之间的绝缘介质层，形成第四开口，并形成填充满所述第四开口的氧化层；

步骤S108，去除剩余的绝缘介质层，形成第五开口，并沿所述第五开口依次刻蚀所述第二多晶硅层、第二介质层、第一多晶硅层、第一介质层，直至暴露半导体衬底，形成依次位于存储单元区域半导体衬底表面的浮栅氧化层、浮栅电极层、控制栅氧化层、控制栅电极层，以及位于第二隔离结构表面的电阻器；

步骤S109，形成存储单元。

图3是本发明的实施例所提供的闪速存储器形成过程中，形成有第一多晶硅层和第一介质层的半导体衬底的俯视图；图4、图5以及图7是本发明的实施例所提供的闪速存储器形成过程沿图3中XX切割线的剖面结构示意图；图6是本发明的实施例所提供的闪速存储器形成过程中，形成有第一隔离结构和第二隔离结构的半导体衬底的俯视图；图8至图13是本发明的实施例所提供的闪速存储器形成过程沿图6中YY切割线的剖面结构示意图。

一并参考图3和图4，提供半导体衬底200，所述半导体衬底200包括存储单元区域A和电阻器区域B，所述半导体衬底200表面形成有第一介质层210，所述第一介质层210表面形成有第一多晶硅层220。

由于图3是俯视图，且第一多晶硅层220覆盖所述第一介质层210，所以图3中只能看出位于最表面的第一多晶硅层220。从图3可以看出电阻器区域B围绕所述存储单元区域A。因为在XX切割线，以及YY切割线的方向上，存储单元区域A两侧的电阻器区域B形成的半导体结构相同，所以在本发明实施例中的剖面结构示意图中，只示出存储单元区域A一侧的电阻器区域B。

本实施例中，所述半导体衬底200是硅衬底或者SOI衬底，所述半导体衬底200为后续形成闪速存储器提供平台。

本实施例中，所述第一介质层210的材料是二氧化硅，厚度为90-100埃，所述第一多晶硅层220的厚度是200-500埃。

参考图5，在所述半导体衬底200内形成位于存储单元区域A，且贯穿第一介质层210和第一多晶硅层220的第一隔离结构10；在所述半导体衬底200内形成位于电阻器区域B，且贯穿第一介质层210和第一多晶硅层220的第二隔离结构20。

形成所述第一隔离结构10和第二隔离结构20的步骤包括：

在所述第一多晶硅层220表面形成硬掩膜层，所述硬掩膜层具有与所述第一隔离结构10、第二隔离结构20对应的开口；以所述硬掩膜层为掩膜依次刻蚀第一多晶硅层220、第一介质层210、半导体衬底200，形成分别与第一隔离结构10、第二隔离结构20对应的浅沟槽；形成填充满所述浅沟槽的第一隔离结构10和第二隔离结构20。

图6是形成有第一隔离结构10、第二隔离结构20的半导体衬底的俯视图。请一并参考图5和图6，所述第二隔离结构20围绕所述第一隔离结构10。所述第一隔离结构10的数目至少为二，并且沿XX切割线分立排布，在后续的形成过程中，将在第一隔离结构10之间形成沿YY切割线分布的存储单元，在这里特意说明。在此，存储单元沿YY切割线分布指的是存储单元的源、漏极的连线平行于YY切割线。需要指出的是，在其他实施例中，本领域的技术人员可以根据实际生产的闪速存储器选择所述第一隔离结构10和存储单元的排列方式，在此特意说明，不应过分限制本发明的保护范围。

所述第一隔离结构10用于隔离存储阵列；所述第二隔离结构20用于隔离后续形成的电阻器与半导体衬底200。

形成所述第一隔离结构10和第二隔离结构20后，去除硬掩膜层。

本实施例中，利用一个掩膜板，进行一次刻蚀工艺同时形成第一隔离结构10和第二隔离结构20，节约了工艺成本，提高了工艺效率。

参考图7，在所述第一隔离结构10、第二隔离结构20、以及第一多晶硅层220表面依次形成第二介质层230和第二多晶硅层240。

本实施例中，所述第二介质层230的材料是二氧化硅。

在后续工艺中，在所述存储单元区域A形成存储单元，在所述电阻器区域B形成电阻器。正如上文所述，因为所形成的存储单元沿YY切割线的方向分布，所以为了清晰地显示所形成的存储单元的结构，在图8至图13中所显示的是本发明的实施例所提供的闪速存储器形成过程沿图6中YY切割线的剖面结构示意图。

参考图8，在所述第二多晶硅层240表面形成绝缘介质层250，刻蚀所述绝缘介质层250，在存储单元区域A形成暴露所述第二多晶硅层240的第一开口30，在电阻器区域B形成分别靠近电阻器区域B的两端，且暴露所述第二多晶硅层240的第二开口40，并形成覆盖所述第一开口30侧壁的第一侧墙260和覆盖所述第二开口40侧壁的第二侧墙270。

本实施例中，所述绝缘介质层250的材料是氮化硅。所述第一侧墙260、第二侧墙270的材料是二氧化硅。

本实施例中，所述第一开口30和第二开口40同步形成，只需要使用一个掩膜板，一次光刻，节约了工艺成本，提高了工艺效率。所述第一开口30用于在后续工艺中形成存储单元的源线多晶硅层，所述第二开口40用于在后续工艺中形成与电阻器电连接的多晶硅层。

参考图9，形成第一侧墙260、第二侧墙270后，沿所述第一开口依次刻蚀所述第二多晶硅层240、第二介质层230、第一多晶硅层220、第一介质层210，形成暴露半导体衬底200的第三开口50，并形成覆盖所述第三开口50侧壁的第三侧墙280。

本实施例中，在形成第三开口50的工艺中，在电阻器区域B的表面形成光刻胶层，所述光刻胶层对第二多晶硅层240位于电阻器区域B的部分形成保护，防止第二多晶硅层240位于电阻器区域B的部分被刻蚀。在形成所述第三开口50后，去除所述光刻胶层。

形成所述第三开口50后，还包括沿所述第三开口50对半导体衬底200掺杂，形成存储单元的源极。

所述第三侧墙280用于隔离后续形成的源线多晶硅层与后续由第二多晶硅层240形成的控制栅多晶硅层和由第一多晶硅层220形成的浮栅多晶硅层。所述第三侧墙280的材料为二氧化硅。

参考图9和图10，形成所述第三侧墙280后，形成填充满所述第三开口50的第三多晶硅层290和填充满所述第二开口40的第四多晶硅层300，所述第三多晶硅层290为后续形成的存储单元的源线多晶硅层，所述第四多晶硅层300构成与后续形成的电阻器电连接的插塞。

本实施例中，所述第三多晶硅层290和第四多晶硅层300的形成工艺为化学气相沉积工艺，形成所述第三多晶硅层290和第四多晶硅层300后，还包括对所述第三多晶硅层290和第四多晶硅层300进行掺杂，以降低所述第三多晶硅层290和第四多晶硅层300的电阻值。所述第三多晶硅层290和第四多晶硅层300的掺杂浓度可以根据工艺需要进行调节。

参考图11，去除电阻器区域B表面，位于第二侧墙270之间的绝缘介质层250，形成第四开口，并形成填充满所述第四开口的氧化层310。

形成所述第四开口的步骤包括：在存储单元区域A和电阻器区域B表面形成光刻胶层，所述光刻胶层具有与第四开口位置对应的图案；以所述光刻胶层为掩膜，采用刻蚀工艺去除位于第二侧墙270之间的绝缘介质层250，形成第四开口；去除所述光刻胶层。

本实施例中，将位于第二侧墙270之间的绝缘介质层250(材料为氮化硅)替换为氧化硅的好处是：在后续去除剩余的绝缘介质层，形成第五开口的过程中，所形成的氧化层310几乎不会被刻蚀，所以在后续沿第五开口刻蚀第二层多晶硅层240时，所述氧化层310对电阻器区域B的第二层多晶硅层240形成保护，电阻器区域B的第二层多晶硅层240不会被刻蚀，形成所需的电阻。

参考图12，去除剩余的绝缘介质层250，形成第五开口，并沿所述第五开口依次刻蚀所述第二多晶硅层240、第二介质层230，在存储单元区域A形成控制栅多晶硅层240a和控制栅氧化层230a，在电阻器区域B的第二隔离结构20表面形成电阻器240b；然后在所述控制栅多晶硅层240a和控制栅氧化层230a与第一侧墙相背离的侧壁形成第四侧墙320，并以所述第四侧墙320为掩膜，依次刻蚀第一多晶硅层220、第一介质层210，直至暴露半导体衬底200，形成浮栅多晶硅层220a和浮栅氧化层210a。

所述第四侧墙的材料是二氧化硅。

形成所述第四侧墙320的好处是，在不减小浮栅多晶硅层220a的长度的情况下，由于控制栅多晶硅层240a与后续形成的字线之间具有更厚的绝缘层，可以有效的降低控制栅多晶硅层240a与后续形成的字线之间的绝缘层的应力作用，提高器件的可靠性。

参考图13，在所述浮栅多晶硅层220a和浮栅氧化层210a的侧壁，以及第四侧墙的侧壁形成隧穿氧化层330，所述隧穿氧化层330还位于与浮栅氧化层210a近邻的半导体衬底200的表面；在所述隧穿氧化层330表面形成字线340。

所述隧穿氧化层330的厚度，所述字线340的厚度以及掺杂浓度可以根据工艺需要进行调节。

后续工艺还包括：在所述字线340背离隧穿氧化层330的侧面形成第五侧墙，并以所述第五侧墙为掩膜向字线340两侧的半导体衬底200进行掺杂，形成存储单元的漏极，以及形成与漏极电连接的位线，与源极多晶硅层电连接的源线。

综上，本发明的实施例具有以下优点：在形成存储单元时，同步形成电阻器，从而减小了工艺难度，提高了工艺效率；

进一步，在本发明的实施例中，在半导体衬底内同步形成位于存储单元区域的第一隔离结构和位于电阻器区域的第二隔离结构，然后利用位于存储区域半导体衬底表面的第一多晶硅层和第二多晶硅层形成存储单元的浮栅多晶硅层和控制栅多晶硅层，利用位于电阻器区域的第二多晶硅层形成电阻器，避免了因为多次形成多晶硅层而造成的工艺浪费；

进一步，本发明的实施例同步刻蚀位于存储单元区域和电阻器区域的第一多晶硅层、第二多晶硅层，与现有技术相比，减小了因为分步刻蚀存储单元区域的第一多晶硅层、第二多晶硅层和电阻器区域的第一多晶硅层、第二多晶硅层而需要使用的掩膜板和刻蚀工艺，从而降低了工艺难度，提高了工艺效率。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (9)

1.一种闪速存储器形成方法，包括形成存储单元和外围电路，所述外围电路包括电阻器，其特征在于，所述存储单元和电阻器的形成步骤包括：

提供半导体衬底，所述半导体衬底包括存储单元区域和电阻器区域，所述半导体衬底表面依次形成有第一介质层和第一多晶硅层；

在所述半导体衬底内形成位于存储单元区域，且贯穿所述第一介质层和第一多晶硅层的第一隔离结构，位于电阻器区域，且贯穿第一介质层和第一多晶硅层的第二隔离结构；

在所述第一隔离结构、第二隔离结构、以及第一多晶硅层表面依次形成第二介质层和第二多晶硅层；

刻蚀所述第二多晶硅层，在存储区域形成控制栅多晶硅层，在电阻器区域形成电阻器。

2.依据权利要求1所述的闪速存储器形成方法，其特征在于，形成控制栅多晶硅层和电阻器的步骤包括：

在所述第二多晶硅层表面形成绝缘介质层，刻蚀所述绝缘介质层，在存储单元区域形成暴露所述第二多晶硅层的第一开口，在电阻器区域形成分别靠近电阻器区域的两端，且暴露所述第二多晶硅层的第二开口，并形成覆盖所述第一开口侧壁的第一侧墙和覆盖所述第二开口侧壁的第二侧墙；

沿所述第一开口依次刻蚀所述第二多晶硅层、第二介质层、第一多晶硅层、第一介质层，直至暴露半导体衬底，形成第三开口；

先在所述第三开口的侧壁形成第三侧墙，再形成填充满所述第三开口的第三多晶硅层和填充满所述第二开口的第四多晶硅层；

去除位于第二侧墙之间的绝缘介质层，形成第四开口，并形成填充满所述第四开口的氧化层；

去除剩余的绝缘介质层，形成第五开口，并沿所述第五开口依次刻蚀所述第二多晶硅层和第二介质层，位于存储器区域的第二多晶硅层和第二介质层分别形成控制栅多晶硅层和控制栅氧化层，位于电阻器区域的第二多晶硅层形成电阻器。

3.依据权利要求2所述的闪速存储器形成方法，其特征在于，形成存储单元的步骤还包括：

在所述控制栅多晶硅层和控制栅氧化层与第一侧墙相背离的侧壁形成第四侧墙，并以所述第四侧墙为掩膜，依次刻蚀所述第一多晶硅层、第一介质层，直至暴露半导体衬底，形成浮栅多晶硅层和浮栅氧化层；

在所述浮栅多晶硅层和浮栅氧化层的侧壁，第四侧墙的侧壁，以及与浮栅氧化层近邻的半导体衬底表面形成隧穿氧化层，在所述隧穿氧化层表面形成字线。

4.依据权利要求2所述的闪速存储器形成方法，其特征在于，在形成第三多晶硅层之前，还包括沿所述第三开口向半导体衬底注入掺杂离子，形成源极。

5.依据权利要求3所述的闪速存储器形成方法，其特征在于，形成字线后还包括：

在所述字线的侧壁形成第五侧墙，并以所述第五侧墙为掩膜，向所述第五侧墙两侧的半导体衬底注入掺杂离子，形成漏极。

6.依据权利要求5所述的闪速存储器形成方法，其特征在于，还包括：形成与所述漏极电连接的位线，与所述第三多晶硅层电连接的源线，与所述第四多晶硅层电连接的导电插塞。

7.依据权利要求1所述的闪速存储器形成方法，其特征在于，所述第一介质层、第二介质层的材料是二氧化硅。

8.依据权利要求2所述的闪速存储器形成方法，其特征在于，所述绝缘介质层的材料是氮化硅。

9.依据权利要求5所述的闪速存储器形成方法，其特征在于，所述第一侧墙、第二侧墙、第三侧墙、第四侧墙、第五侧墙的材料是二氧化硅。

Images