CN103346127B - 闪存器件结构以及制作方法 - Google Patents

闪存器件结构以及制作方法 Download PDF

Info

Publication number
CN103346127B
CN103346127B CN201310271004.9A CN201310271004A CN103346127B CN 103346127 B CN103346127 B CN 103346127B CN 201310271004 A CN201310271004 A CN 201310271004A CN 103346127 B CN103346127 B CN 103346127B
Authority
CN
China
Prior art keywords
layer
wordline
memory device
window
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310271004.9A
Other languages
English (en)
Other versions
CN103346127A (zh
Inventor
于涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310271004.9A priority Critical patent/CN103346127B/zh
Publication of CN103346127A publication Critical patent/CN103346127A/zh
Application granted granted Critical
Publication of CN103346127B publication Critical patent/CN103346127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提出一种闪存器件结构以及制作方法，在掩膜层中刻蚀形成第一窗口，接着在第一窗口内形成控制栅，接着，在第一窗口内形成第二窗口，接着在第二窗口中形成字线，接着刻蚀形成浮栅，最后形成侧墙；由此得到尺寸较大的控制栅，降低闪存器件的整体电阻，提高了反应速度，减小响应时间。

Description

闪存器件结构以及制作方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种闪存器件结构以及制作方法。
背景技术
存储器用于存储大量的数字信息。目前存在着众多类型的存储器，如RAM(随机存储器)、DRAM(动态随机存储器)、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)、FLASH(闪存)等等。
从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机、笔记本、掌上电脑和u盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，闪存为电可擦除且可编程的只读存储器的一种特殊结构。
现有技术中的闪存器件结构如图1所示，包括：半导体衬底10，形成在所述半导体衬底10上的多个第一氧化物11，在所述第一氧化层11之间上依次形成第二氧化层50和字线23，所述第二氧化层50形成在所述字线23两侧以及底部，形成在所述第二氧化层50的两侧以及第一氧化层11上的两个浮栅(Floating Gate)21，形成在所述浮栅21表面的隔离层30，形成在所述隔离层30上的两个控制栅(Control Gate)22，所述控制栅22与所述第二氧化层50相距一定距离，形成在所述第二氧化层50与控制栅22之间的第一氮化层41，形成在所述控制栅22表面的第三氧化层42，形成在所述第三氧化层42、控制栅22以及浮栅21两侧的补偿侧墙43以及侧墙44。
现有技术中，由于闪存器件结构中的所述控制栅21的尺寸较小，导致整个闪存器件结构的电阻过大，影响反应速度，致使响应时间过长。
发明内容
本发明的目的在于提供一种闪存器件结构以及制作方法，能够形成大尺寸的控制栅，降低闪存器件的电阻，提供反应速度，降低响应时间。
为了实现上述目的，本发明提出一种闪存器件的制作方法，包括步骤：
提供半导体衬底；
在所述半导体衬底上依次形成栅介质层、浮栅层、第一隔离层以及掩膜层；
刻蚀所述掩膜层形成第一窗口；
在所述第一窗口内侧壁上依次形成控制栅和第二隔离层；
依次刻蚀第一窗口内的第一隔离层、浮栅层和栅介质层，形成第二窗口；
在第二窗口内依次形成第三氧化硅和字线；
依次刻蚀所述掩膜层、第一隔离层以及浮栅层，形成浮栅；
在所述浮栅、第一隔离层以及所述控制栅的两侧形成侧墙。
进一步的，在所述的闪存器件的制作方法中，所述第一隔离层的材质为氧化硅或氧化硅-氮化硅-氧化硅组合。
进一步的，在所述的闪存器件的制作方法中，在形成第一窗口之后，形成控制栅之前，在所述第一窗口中形成第一氧化硅。
进一步的，在所述的闪存器件的制作方法中，所述第二隔离层为两层：一层为形成在所述控制栅表面的第二氧化硅，另一层为形成在所述第二氧化硅表面的氮化硅。
进一步的，在所述的闪存器件的制作方法中，在形成第一窗口内侧壁上形成控制栅和第二隔离层之后，在刻蚀第一隔离层和浮栅层形成第二窗口之前，刻蚀所述第二隔离层，暴露出所述控制栅的顶部。
进一步的，在所述的闪存器件的制作方法中，在刻蚀形成第二窗口之后，形成字线之前，在第二窗口内形成第三氧化硅，作为字线栅介质层，所述第三氧化硅形成在所述第二窗口的底部和侧壁上，并且覆盖所述第二窗口外暴露的控制栅的顶部以及所述掩膜层的上方。
进一步的，在所述的闪存器件的制作方法中，在形成字线之后，采用化学机械研磨对所述字线进行研磨，暴露出所述掩膜层的表面。
进一步的，在所述的闪存器件的制作方法中，在化学机械研磨对所述字线进行研磨之后，刻蚀所述字线，使所述字线的高度低于所述第二隔离层的高度。
进一步的，在所述的闪存器件的制作方法中，在刻蚀所述字线之后，刻蚀所述掩膜层、第一隔离层以及浮栅层之前，在所述字线的表面形成第四氧化层。
进一步的，在所述的闪存器件的制作方法中，所述第四氧化层采用热氧化法形成。
进一步的，在刻蚀所述掩膜层为湿法刻蚀，第一隔离层以及浮栅层为各向异性刻蚀。
进一步的，在所述的闪存器件的制作方法中，在形成所述侧墙之后，在所述控制栅以及字线的顶部形成自对准硅化物。
进一步的，在所述的闪存器件的制作方法中，所述栅介质层的材质为氧化层。
进一步的，在所述的闪存器件的制作方法中，所述浮栅、控制栅以及字线的材质为多晶硅。
进一步的，在所述的闪存器件的制作方法中，所述掩膜层的材质为氮化硅。
进一步的，在所述的闪存器件的制作方法中，所述侧墙的材质为氮化硅、氧化硅或氮化硅和氧化硅的组合。
本发明还提出一种闪存器件结构，采用如上文任一种方法形成，包括：
半导体衬底；
形成在所述半导体衬底表面的栅介质层；
形成在所述第三氧化硅层的上方且位于浮栅、第一隔离层和第二隔离层组成的堆叠结构所形成的第二窗口内的字线；
形成在字线两侧的浮栅；
形成在所述浮栅表面的第一隔离层；
形成在所述第一隔离层上的控制栅；
形成在所述控制栅与字线之间的第二隔离层；
形成在所述控制栅、第一隔离层以及浮栅两侧的侧墙。
进一步的，在所述的闪存器件结构中，所述器件还包括形成在所述控制栅与字线顶部的自对准硅化物。
与现有技术相比，本发明的有益效果主要体现在：在掩膜层中刻蚀形成第一窗口，接着在第一窗口内形成控制栅，接着，在第一窗口内形成第二窗口，接着在第二窗口中形成字线，接着刻蚀形成浮栅，最后形成侧墙；由此得到尺寸较大的控制栅，降低闪存器件的整体电阻，提高了反应速度，减小响应时间。
附图说明
图1为现有技术中闪存器件结构的剖面结构示意图；
图2为本发明一实施例中闪存器件制作方法的流程图；
图3至图15为本发明一实施例中闪存器件制作方法过程中的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的闪存器件结构以及制作方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，在本实施例中提出一种闪存的制作方法，包括如下步骤：
S100：提供半导体衬底100，所述半导体衬底100为硅衬底，如图3所示；
半导体衬底100内可以设有浅沟槽隔离(图未示)，所述半导体衬底100的材质可以为单晶硅、多晶硅、无定形硅、硅锗化合物或绝缘体上硅(SOI)等，在半导体衬底100中还可以形成掺杂区等。
S200：在所述半导体衬底上依次形成栅介质层110、浮栅层210、第一隔离层310以及掩膜层320，如图3所示；
其中，所述栅介质层110的材质为氧化硅；浮栅层210的材质为多晶硅；所述第一隔离层310的材质为氧化硅或氧化硅-氮化硅-氧化硅组合，优选的，所述第一隔离层310的材质为氧化硅-氮化硅-氧化硅(ONO)；所述掩膜层320的材质为氮化硅；在本实施例中，所述栅介质层110、浮栅层210、第一隔离层310、以及掩膜层320均采用化学气相沉积形成；当然，所述栅介质层110还可以采用热氧化生长法形成，采用热氧化生长法形成的栅介质层110具有更好的致密性。
S300：刻蚀所述掩膜层320形成第一窗口321，刻蚀停止于所述第一隔离层310的表面，如图4所示；
其中，由于刻蚀所述掩膜层320时也会对所述第一隔离层310的表面造成损伤，因此在刻蚀形成第一窗口321之后，在所述第一窗口321中采用湿法刻蚀，例如氟化氢溶液，去除第一隔离层310表面损伤的氧化硅，并采用化学气相沉积的方式形成第一氧化硅330作为新的隔离层，如图4所示，；
S400：在所述第一窗口321内侧壁上依次形成控制栅220和第二隔离层，如图5和图6所示；
其中，所述控制栅220形成在第一氧化硅330上，接着采用各向异性刻蚀，并且进行适量过刻蚀，仅在第一窗口321内形成侧墙，即形成如图5和图6所示的控制栅220，所述控制栅220的材质为多晶硅，采用化学气相沉积方式形成；接着形成所述第二隔离层，所述第二隔离层为两层：一层为形成在所述控制栅220表面的第二氧化硅340，另一层为形成在所述第二氧化硅340表面的氮化硅350，所述第二隔离层用于隔离后续形成的字线和所述控制栅220，同样的，所述第二氧化硅340以及氮化硅350均采用化学气相沉积方式形成；
接着，即在形成第一窗口321内侧壁上形成控制栅220和第二隔离层之后，采用各向异性刻蚀所述第二隔离层，暴露出所述控制栅220的顶部以及所述掩膜层320的表面，保留在所述控制栅220侧壁上的第二隔离层，如图7所示；
S500：依次刻蚀第一窗口321内的第一隔离层310、浮栅层210和栅介质层110，形成第二窗口322，如图8所示；
其中，采用湿法刻蚀，例如氢氟酸溶液，去掉第二窗口322内的栅介质层110，暴露出半导体衬底100表面。接着，在掩膜层320的表面、控制栅220的表面、第二隔离层的表面以及第二窗口322内形成第三层氧化硅360，所述第二窗口322内的第三层氧化硅360形成在暴露的衬底100表面以及浮栅和第二隔离层的侧壁，所述第三层氧化硅360用来作为字线的栅氧化层，并隔离浮栅210与后续的字线230，而且能够在后续刻蚀的过程中保护控制栅220和第二隔离层中的氮化硅350；所述第三氧化硅360的材质为氧化硅，采用化学气相沉积形成，如图9所示。
S600：在第二窗口322内依次形成第三氧化硅360和字线230，如图10所示；
其中，所述字线230的材质为多晶硅，采用化学气相沉积方式形成，也会在所述掩膜层320的表面形成多晶硅；
接着，采用化学机械研磨对所述字线230进行研磨，去除所述掩膜层320表面的多晶硅和多晶硅下面的第三氧化硅360，即，暴露出所述掩膜层320的表面；
接着，刻蚀所述字线230，使所述字线230的高度低于所述第二隔离层的高度，从而使所述字线230与所述控制栅220被所述第二隔离层隔离开来，如图11所示；
接着，在所述字线230上形成第四氧化层370，如图12所示，所述第四氧化层370采用热氧化法形成，若所述控制栅220顶部的第三氧化硅360也遭受损伤，采用热氧化法也会在所述控制栅220的顶部重新形成氧化硅，从而起到保护所述控制栅200以及字线230。
S700：依次刻蚀所述掩膜层320、第一隔离层310以及浮栅层210，形成浮栅211，如图13所示；
具体的，先采用湿法刻蚀，例如热磷酸溶液，选择性的去除所述掩膜层320，此时由于第二隔离层中的氮化硅350被第三层氧化层360所覆盖，因而在此刻蚀中被保护。接着，采用各向异性刻蚀第一隔离层310和所述浮栅层210形成浮栅211，刻蚀停止与所述栅介质层110的表面，在此刻蚀中，控制栅220和字线230表面由第三氧化层360和第四氧化层370保护，因此不会受到损伤；
S800：在所述浮栅211、第一隔离层310以及所述控制栅200的两侧形成侧墙400，如图14所示；
所述侧墙400的材质为氮化硅、氧化硅或氮化硅和氧化硅的组合，采用化学气相沉积形成，之后再采用刻蚀去除一部分所述侧墙400，保留在所述浮栅211、第一隔离层310以及所述控制栅200两侧的侧墙400；同时，也刻蚀去除一部分栅介质层110，从而方便后续暴露出半导体衬底100，形成源漏极；
在形成所述侧墙400之后，在所述控制栅220以及字线230的顶部形成自对准硅化物500，请参考图15，所述自对准硅化物500的目的是便于后续形成连接线。
在本实施例中，还提出一种闪存器件结构，采用上文的方法形成，所述闪存器件包括：
半导体衬底100；形成在所述半导体衬底100表面的栅介质层110；形成在所述第三氧化硅层360上方且位于浮栅210、第一隔离层310和第二隔离层组成的堆叠结构所形成的第二窗口322内的字线230；形成在字线230两侧的浮栅211；形成在所述浮栅211表面的第一隔离层310；形成在所述第一隔离层310上第一氧化硅330以及控制栅220；形成在所述控制栅220与字线230之间的第二隔离层；形成在所述控制栅220、第一隔离层310以及浮栅211两侧的侧墙；形成在所述控制栅220与字线230顶部的自对准硅化物500。
综上，在本发明实施例提供的闪存器件结构以及制作方法中，在掩膜层中刻蚀形成第一窗口，接着在第一窗口内形成控制栅，接着，在第一窗口内形成第二窗口，接着在第二窗口中形成字线，接着刻蚀形成浮栅，最后形成侧墙；由此得到尺寸较大的控制栅，降低闪存器件的整体电阻，提高了反应速度，减小响应时间。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (17)

1.一种闪存器件的制作方法，包括步骤：
提供半导体衬底；
在所述半导体衬底上依次形成栅介质层、浮栅层、第一隔离层以及掩膜层；
刻蚀所述掩膜层形成第一窗口；
在所述第一窗口内侧壁上依次形成控制栅和第二隔离层；
依次刻蚀第一窗口内的第一隔离层、浮栅层和栅介质层，形成第二窗口；
在第二窗口内依次形成第三氧化硅层和字线，所述字线的高度低于所述第二隔离层的高度；
依次刻蚀所述掩膜层、第一隔离层以及浮栅层，形成浮栅；
在所述浮栅、第一隔离层以及所述控制栅的两侧形成侧墙。
2.如权利要求1所述的闪存器件的制作方法，其特征在于，所述第一隔离层的材质为氧化硅或氧化硅-氮化硅-氧化硅组合。
3.如权利要求2所述的闪存器件的制作方法，其特征在于，在形成第一窗口之后，形成控制栅之前，在所述第一窗口中形成第一氧化硅层。
4.如权利要求1所述的闪存器件的制作方法，其特征在于，所述第二隔离层为两层：一层为形成在所述控制栅表面的第二氧化硅层，另一层为形成在所述第二氧化硅层表面的氮化硅层。
5.如权利要求1所述的闪存器件的制作方法，其特征在于，在形成第一窗口内侧壁上形成控制栅和第二隔离层之后，在刻蚀第一隔离层和浮栅层形成第二窗口之前，刻蚀所述第二隔离层，暴露出所述控制栅的顶部。
6.如权利要求5所述的闪存器件的制作方法，其特征在于，在刻蚀形成第二窗口之后，形成字线之前，在第二窗口内形成第三氧化硅层，作为字线栅介质层，所述第三氧化硅层形成在所述第二窗口的底部和侧壁上，并且覆盖所述第二窗口外暴露的控制栅的顶部以及所述掩膜层的上方。
7.如权利要求1所述的闪存器件的制作方法，其特征在于，在形成字线之后，采用化学机械研磨对所述字线进行研磨，暴露出所述掩膜层的表面。
8.如权利要求7所述的闪存器件的制作方法，其特征在于，在化学机械研磨对所述字线进行研磨之后，刻蚀所述字线，使所述字线的高度低于所述第二隔离层的高度。
9.如权利要求8所述的闪存器件的制作方法，其特征在于，在刻蚀所述字线之后，刻蚀所述掩膜层、第一隔离层以及浮栅层之前，在所述字线的表面形成第四氧化层。
10.如权利要求9所述的闪存器件的制作方法，其特征在于，所述第四氧化层采用热氧化法形成。
11.如权利要求1所述的闪存器件的制作方法，其特征在于，在形成所述侧墙之后，在所述控制栅以及字线的顶部形成自对准硅化物。
12.如权利要求1所述的闪存器件的制作方法，其特征在于，所述栅介质层的材质为氧化硅。
13.如权利要求1所述的闪存器件的制作方法，其特征在于，所述浮栅、控制栅以及字线的材质为多晶硅。
14.如权利要求1所述的闪存器件的制作方法，其特征在于，所述掩膜层的材质为氮化硅。
15.如权利要求1所述的闪存器件的制作方法，其特征在于，所述侧墙的材质为氮化硅、氧化硅或氮化硅和氧化硅的组合。
16.一种闪存器件结构，采用如权利要求1至15中任一项所述制作方法形成，包括：
半导体衬底；
形成在所述半导体衬底表面的栅介质层；
形成在所述第三氧化硅层的上方且位于浮栅、第一隔离层和第二隔离层组成的堆叠结构所形成的第二窗口内的字线，且所述字线的高度低于所述第二隔离层的高度；
形成在字线两侧的浮栅；
形成在所述浮栅表面的第一隔离层；
依次形成在所述第一隔离层上的第一氧化硅层和控制栅；
形成在所述控制栅与字线之间的第二隔离层；
形成在所述控制栅、第一隔离层以及浮栅两侧的侧墙。
17.如权利要求16所述的闪存器件结构，其特征在于，所述器件还包括形成在所述控制栅与字线顶部的自对准硅化物。
CN201310271004.9A 2013-06-28 2013-06-28 闪存器件结构以及制作方法 Active CN103346127B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310271004.9A CN103346127B (zh) 2013-06-28 2013-06-28 闪存器件结构以及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310271004.9A CN103346127B (zh) 2013-06-28 2013-06-28 闪存器件结构以及制作方法

Publications (2)

Publication Number Publication Date
CN103346127A CN103346127A (zh) 2013-10-09
CN103346127B true CN103346127B (zh) 2017-09-29

Family

ID=49280914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310271004.9A Active CN103346127B (zh) 2013-06-28 2013-06-28 闪存器件结构以及制作方法

Country Status (1)

Country Link
CN (1) CN103346127B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783586B (zh) * 2017-02-14 2020-06-16 上海华虹宏力半导体制造有限公司 一种改善存储器单元字线化学机械研磨工艺窗口的方法
CN111370414B (zh) * 2020-04-16 2022-11-04 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法
CN112750785B (zh) * 2021-01-22 2023-11-24 上海华虹宏力半导体制造有限公司 分栅式闪存器件的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635533B1 (en) * 2003-03-27 2003-10-21 Powerchip Semiconductor Corp. Method of fabricating flash memory
CN102364675A (zh) * 2011-10-28 2012-02-29 上海宏力半导体制造有限公司 一种闪速存储器形成方法
CN102800679A (zh) * 2012-08-22 2012-11-28 上海宏力半导体制造有限公司 闪存的存储单元的形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480676B (en) * 2001-03-28 2002-03-21 Nanya Technology Corp Manufacturing method of flash memory cell
CN101807577B (zh) * 2010-03-12 2015-05-27 上海华虹宏力半导体制造有限公司 分立栅快闪存储器及其制造方法
CN102938406B (zh) * 2012-11-21 2016-12-21 上海华虹宏力半导体制造有限公司 分栅式闪存及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635533B1 (en) * 2003-03-27 2003-10-21 Powerchip Semiconductor Corp. Method of fabricating flash memory
CN102364675A (zh) * 2011-10-28 2012-02-29 上海宏力半导体制造有限公司 一种闪速存储器形成方法
CN102800679A (zh) * 2012-08-22 2012-11-28 上海宏力半导体制造有限公司 闪存的存储单元的形成方法

Also Published As

Publication number Publication date
CN103346127A (zh) 2013-10-09

Similar Documents

Publication Publication Date Title
KR101571944B1 (ko) 전하 저장 장치, 시스템 및 방법
US8994144B2 (en) Semiconductor device and method for fabricating the same
US9236391B2 (en) Method of forming split-gate cell for non-volative memory devices
US8760909B2 (en) Memory and manufacturing method thereof
EP3363039B1 (en) Method of forming memory array and logic devices
CN104009040B (zh) 半导体装置以及半导体装置的制造方法
CN104425507A (zh) 闪存结构及其形成方法
CN108091562B (zh) Sonos存储器的ono刻蚀方法
CN103346127B (zh) 闪存器件结构以及制作方法
US6451654B1 (en) Process for fabricating self-aligned split gate flash memory
CN111987105A (zh) 一种分栅式存储器的制造方法
TWI675456B (zh) 記憶體裝置的形成方法
US6475894B1 (en) Process for fabricating a floating gate of a flash memory in a self-aligned manner
TWI627730B (zh) 電容器帶體連接結構及製作方法
CN105655334A (zh) 在三栅极（finfet）工艺上集成多个栅极电介质晶体管的方法
US20070004099A1 (en) NAND flash memory device and method of manufacturing the same
CN104733609B (zh) 半导体结构及其形成方法、电阻存储器
US11925017B2 (en) Semiconductor device having a wall structure surrounding a stacked gate structure
CN107845637A (zh) 一种半导体器件及其制作方法、电子装置
CN104157559A (zh) 控制栅及浮栅的制作方法
TWI685954B (zh) 非揮發性記憶體結構及其製造方法
CN106972020A (zh) 一种半导体器件及其制作方法、电子装置
US20080135915A1 (en) Non-volatile memory and method of fabricating the same
CN115443534A (zh) 存储器及其制造方法
TWI532149B (zh) 半導體裝置及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140514

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140514

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant