CN111370414B - 分栅快闪存储器及其制备方法 - Google Patents
分栅快闪存储器及其制备方法 Download PDFInfo
- Publication number
- CN111370414B CN111370414B CN202010301046.2A CN202010301046A CN111370414B CN 111370414 B CN111370414 B CN 111370414B CN 202010301046 A CN202010301046 A CN 202010301046A CN 111370414 B CN111370414 B CN 111370414B
- Authority
- CN
- China
- Prior art keywords
- word line
- split
- flash memory
- side wall
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 61
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 20
- 230000008569 process Effects 0.000 claims abstract description 18
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 claims description 33
- 238000003860 storage Methods 0.000 claims description 18
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 235000011007 phosphoric acid Nutrition 0.000 claims description 12
- 239000008367 deionised water Substances 0.000 claims description 6
- 229910021641 deionized water Inorganic materials 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims 1
- 239000010410 layer Substances 0.000 description 69
- 239000000243 solution Substances 0.000 description 12
- 239000011241 protective layer Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供的一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法包括以下步骤：提供一半导体衬底，所述半导体衬底上形成有字线栅极以及覆盖所述字线栅极的硬掩模层(SIN层)，所述字线栅极的端面暴露在刻蚀环境中；在所述字线栅极的端面处形成侧墙结构，所述侧墙结构覆盖了所述端面；湿法去除所述硬掩模层。本发明通过在所述字线栅极的端面处形成侧墙结构，所述侧墙结构覆盖了所述端面，避免了后续在湿法去除覆盖所述字线栅极的硬掩模层时，误刻蚀共享字线和控制栅极之间的SIN层导致在端面处出现的共享字线和控制栅极之间空洞的问题，避免了共享字线和控制栅极之间发生短路，进而解决了分栅快闪存储器的失效的问题。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种分栅快闪存储器及其制备方法。
背景技术
在目前的半导体产业中，存储器件在集成电路产品中占了相当大的比例，存储器中的快闪存储器的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
快闪存储器分为两种类型：叠栅(stack gate)快闪存储器和分栅(split gate)快闪存储器。叠栅快闪存储器具有浮栅和控制栅极，其中，控制栅极位于浮栅上方，制造叠栅快闪存储器的方法比制造分栅快闪存储器简单，然而叠栅快闪存储器存在过擦除问题。与叠栅快闪存储器不同的是，分栅快闪存储器在浮栅的一侧形成作为擦除栅极的字线，字线作为控制栅极，在擦写性能上，分栅快闪存储器有效地避免了叠栅快闪存储器的过擦除效应，电路设计相对简单。而且，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。分栅快闪存储器包括具有存储区和逻辑区的半导体衬底，在去除存储区的氮化硅层时，容易将位于字线端点上的共享字线和控制栅极之间的SiN刻蚀掉，造成共享字线和控制栅极之间发生短路。
在形成分栅快闪存储器时，容易将位于字线端面上的共享字线和控制栅极之间的SiN刻蚀掉，造成共享字线和控制栅极之间发生短路，从而引起了分栅快闪存储器的失效问题。
发明内容
本发明的目的在于提供一种分栅快闪存储器及其制备方法，以避免共享字线和控制栅极之间的短路问题，从而避免了分栅快闪存储器的失效问题。
为解决上述技术问题，本发明提供一种分栅快闪存储器的制备方法，包括以下步骤：
提供一半导体衬底，所述半导体衬底上形成有字线栅极以及覆盖所述字线栅极的硬掩模层，所述字线栅极的端面暴露在刻蚀环境中；
在所述端面处形成侧墙结构，所述侧墙结构覆盖了所述端面；
湿法去除所述硬掩模层。
可选的，在所述字线栅极的端面处形成侧墙结构包括以下步骤：
在所述半导体衬底上形成侧墙结构膜层；
刻蚀所述侧墙结构膜层，以形成侧墙结构。
进一步的，通过化学气相沉积工艺在所述半导体衬底上形成侧墙结构膜层。
更进一步的，所述侧墙结构膜层为氧化物层，又或者为氧化物-氮化物叠层。
更进一步的，所述侧墙结构膜层的厚度
更进一步的，提供一半导体衬底，所述半导体衬底上形成有字线栅极以及覆盖所述字线栅极的硬掩模层，所述字线栅极的端面暴露在刻蚀环境中包括以下步骤：
提供一半导体衬底，所述半导体衬底包括存储区，所述存储区形成有字线栅极；
在所述字线栅极上形成硬掩模层以及图形化的光刻胶层，所述图形化的光刻胶层覆盖了所述字线栅极，并暴露出所述存储区未形成字线栅极的区域，同时还暴露出所述字线栅极的端面上的硬掩模层；
以图形化的光刻胶层为掩膜，刻蚀所述硬掩模层，并暴露出所述字线栅极的端面；
去除剩余的光刻胶层。
进一步的，所述存储区具有多个相邻设置的存储单元，所述存储单元呈方形，多个所述字线栅极相邻并列设置在所述存储单元中，沿所述字线栅极的延伸方向上，所述字线栅极具有两个端面，这两个端面暴露在刻蚀环境中。
可选的，湿法去除所述硬掩模层的湿法刻蚀工艺采用了热H3PO4溶液或者HF/EG溶液。
进一步的，所述热磷酸溶液包括H3PO4和去离子水，所述H3PO4溶液的浓度为90-99％，温度为120-200℃；所述HF/EG溶液包括氟化氢、乙二醇和去离子水，HF的浓度为1-3％，EG的浓度为90～96％，温度为 60～90℃。
本发明还提供一种分栅快闪存储器，由上述所述的分栅快闪存储器的制备方法制备而成。
与现有技术相比存在以下有益效果：
本发明提供的一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法包括以下步骤：提供一半导体衬底，所述半导体衬底上形成有字线栅极以及覆盖所述字线栅极的硬掩模层，所述端面暴露在刻蚀环境中；在所述字线栅极的端面处形成侧墙结构，所述侧墙结构覆盖了所述端面；湿法去除所述硬掩模层。本发明通过在所述字线栅极的端面处形成侧墙结构，所述侧墙结构覆盖了所述端面，避免了后续在湿法去除覆盖所述字线栅极的硬掩模层时，误刻蚀共享字线和控制栅极之间的SIN层导致在端面处出现的共享字线和控制栅极之间空洞的问题，避免了共享字线和控制栅极之间发生短路，进而解决了分栅快闪存储器的失效的问题。
附图说明
图1为本发明一实施例的分栅快闪存储器的制备方法的流程示意图；
图2a-2c为本发明一实施例的分栅快闪存储器在各步骤中的结构示意图。
附图标记说明：
100-半导体衬底；
110-字线栅极；111-浮栅；112-控制栅极；113-共享字线；114-氧化物层；115-SiN层；116-保护层；
200-硬掩模层；
300-侧墙结构。
具体实施方式
如背景技术中所提及，在形成分栅快闪存储器时，容易将位于字线端面上的共享字线和控制栅极之间的SiN层刻蚀掉，造成共享字线和控制栅极之间发生短路，引起了分栅快闪存储器的失效问题。
基于上述研究，本发明提供的一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法包括以下步骤：提供一半导体衬底，所述半导体衬底上形成有字线栅极以及覆盖所述字线栅极的硬掩模层，所述字线栅极的端面暴露在刻蚀环境中；在所述字线栅极的端面处形成侧墙结构，所述侧墙结构覆盖了所述端面；湿法去除所述硬掩模层。本发明通过在所述字线栅极的端面处形成侧墙结构，所述侧墙结构覆盖了所述端面，避免了后续在湿法去除覆盖所述字线栅极的硬掩模层时，误刻蚀共享字线和控制栅极之间的SIN层导致在端面处出现的共享字线和控制栅极之间空洞的问题，避免了共享字线和控制栅极之间发生短路，进而解决了分栅快闪存储器的失效的问题。
以下将对本发明的一种分栅快闪存储器及其制备方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本实施例的分栅快闪存储器的制备方法的流程示意图。如图1 所示，本实施例提供了一种分栅快闪存储器的制备方法，包括以下步骤：
步骤S10：提供一半导体衬底，所述半导体衬底上形成有字线栅极以及覆盖所述字线栅极的硬掩模层，所述字线栅极的端面暴露在刻蚀环境中；
步骤S20：在所述端面处形成侧墙结构，所述侧墙结构覆盖了所述端面；
步骤S30：湿法去除所述硬掩模层。
下面结合图1-2c对本实施例所公开的一种分栅快闪存储器的制备方法进行更详细的介绍。
首先执行步骤S10，提供一半导体衬底100，所述半导体衬底100上形成有字线栅极110以及覆盖所述字线栅极110的硬掩模层200，所述存储区暴露出了所述字线栅极110的端面。在本实施例中，所述存储区包括多个相邻设置的存储单元，所述存储单元例如是呈方形，多个所述字线栅极110 例如是相邻并列设置在所述存储单元中，且它们的延伸方向相同，沿所述字线栅极110的延伸方向上，每个所述字线栅极110具有两个端面，这两个端面暴露在刻蚀环境中。
本步骤具体包括以下步骤：
图2a为本实施例所提供的半导体衬底的结构示意图。如图2a所示，首先执行步骤S11，提供一半导体衬底100，所述半导体衬底100包括存储区，所述存储区形成有字线栅极110。所述半导体衬底100可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，详细的，所述半导体衬底100例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。所述字线栅极110例如是包括形成于所述半导体衬底100上的浮栅111和控制栅极112，嵌设在所述浮栅111和控制栅极112中的共享字线113和SiN层115，覆盖所述共享字线113的氧化物层114和氮化物层(图中未示出)，以及包裹所述浮栅111、控制栅极112、SiN层115的保护层116，其中，所述保护层116的材料例如是氮化硅。所述SiN层115位于共享字线113与控制栅极112之间。需要说明的是，所述保护层116并未完全覆盖所述存储区，所述保护层116 间隔用于避免所述字线栅极110对所述逻辑区的电气影响。
接着执行步骤S12，在所述字线栅极110上形成硬掩模层200以及图形化的光刻胶层(图中未示出)，所述图形化的光刻胶层覆盖了所述字线栅极110，并暴露出所述存储区未形成字线栅极110的区域，同时还暴露出所述字线栅极110的端面上的硬掩模层200。当然，在所述硬掩模层200上可以还形成有其它层，例如用于形成逻辑区的栅极结构的多晶硅层，而栅极结构的形成方法采用了常规的方法，在此不做赘述。
接着执行步骤S13，以图形化的光刻胶层为掩膜，刻蚀所述硬掩模层 200，并暴露出所述字线栅极110的端面。具体的，以图形化的光刻胶层为掩膜，通过干法刻蚀工艺刻蚀所述硬掩模层200，并暴露出所述字线栅极 110的端面。当所述端面上的SiN层115在沿所述字线栅极110延伸方向上被部分刻蚀，会出现共享字线和控制栅极之间空洞的问题。接着执行步骤 S14，去除剩余的光刻胶层。
如图2b和2c所示，接着执行步骤S20，在所述端面处形成侧墙结构 300，所述侧墙结构300覆盖了所述端面。
具体的，所述侧墙结构300至少包裹了所述字线栅极110暴露出的两个端面。在本实施例中，所述侧墙结构300可以包裹了所述存储单元的四周，使得所述侧墙结构300不仅包裹了字线栅极110暴露出的两个端面，而且还包裹了在所述字线栅极110延伸方向上位于所述存储单元最外侧的两条字线栅极110的外侧壁。所述侧墙结构300避免了后续在硬掩模层200 刻蚀SIN层115时，在端面处出现的共享字线和控制栅极之间空洞的问题，避免了共享字线和控制栅极之间发生短路，进而解决了分栅快闪存储器的失效的问题。
本步骤具体包括以下步骤：
首先执行步骤S21，在所述半导体衬底100上形成侧墙结构膜层，所述侧墙结构膜层可以是单层的氧化物层，还可以是ON(氧化物-氮化物) 叠层。所述侧墙结构膜层的厚度例如是在
之间。具体的，通过化学气相沉积工艺在所述半导体衬底100上形成侧墙结构膜层。
接着执行步骤S22，刻蚀所述侧墙结构膜层，以形成侧墙结构300。具体的，通过干法刻蚀工艺刻蚀所述侧墙结构膜层，以形成侧墙结构300。由于逻辑区基本平坦，因此逻辑区所述侧墙结构膜层被完全刻蚀，不会形成侧墙结构，所以其并未对半导体器件的逻辑区造成影响。
接着执行步骤S30，湿法去除所述硬掩模层200。
具体的，通过湿法刻蚀工艺刻蚀所述硬掩模层200。其中，湿法去除所述硬掩模层的湿法刻蚀工艺采用了热H3PO4溶液或者HF/EG(乙二醇) 溶液，所述热磷酸溶液包括H3PO4和去离子水，所述H3PO4溶液的浓度为90-99％，温度范围在120-200℃之间；所述HF/EG(乙二醇)溶液包括氟化氢、乙二醇和去离子水，其中，HF的浓度为1-3％，EG的浓度为90～96％，温度范围在60～90℃之间。
在本步骤中，由于侧墙结构300覆盖了所述端面，使得在去除所述硬掩模层200时，所述字线栅极110的端面未暴露在刻蚀环境中，这样，存储区边界处的字线端面上的SiN层115就没有被刻蚀掉，不会造成共享字线和控制栅极之间空洞的问题，从而造成共享字线和控制栅极之间不会发生短路，进而解决了分栅快闪存储器的失效的问题。
在步骤S3之后，还包括：对所述保护层116、共享字线113、控制栅极112依次进行蚀刻，以形成分栅快闪存储器。本步骤采用的工艺为常规的蚀刻工艺，在此不一一赘述。
本实施例还提供了一种分栅快闪存储器，其通过上述所述的分栅快闪存储器的制备方法制备而成。
综上所述，本发明提供的一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法包括以下步骤：提供一半导体衬底，所述半导体衬底上形成有字线栅极以及覆盖所述字线栅极的硬掩模层，所述端面暴露在刻蚀环境中；在所述字线栅极的端面处形成侧墙结构，所述侧墙结构覆盖了所述端面；湿法去除所述硬掩模层。本发明通过在所述字线栅极的端面处形成侧墙结构，所述侧墙结构覆盖了所述端面，避免了后续在湿法去除覆盖所述字线栅极的硬掩模层时，误刻蚀共享字线和控制栅极之间的 SIN层导致在端面处出现的共享字线和控制栅极之间空洞的问题，避免了共享字线和控制栅极之间发生短路，进而解决了分栅快闪存储器的失效的问题。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种分栅快闪存储器的制备方法，其特征在于，包括以下步骤：
提供一半导体衬底，所述半导体衬底包括存储区，所述存储区形成有字线栅极；
在所述字线栅极上形成硬掩模层以及图形化的光刻胶层，所述图形化的光刻胶层覆盖了所述字线栅极，并暴露出所述存储区未形成字线栅极的区域，同时还暴露出所述字线栅极的端面上的硬掩模层；
以图形化的光刻胶层为掩膜，刻蚀所述硬掩模层，并暴露出所述字线栅极的端面；
去除剩余的光刻胶层；
在所述端面处形成侧墙结构，所述侧墙结构覆盖了所述端面；
湿法去除所述硬掩模层。
2.如权利要求1所述的分栅快闪存储器的制备方法，其特征在于，在所述端面处形成侧墙结构包括以下步骤：
在所述半导体衬底上形成侧墙结构膜层；
刻蚀所述侧墙结构膜层，以形成侧墙结构。
3.如权利要求2所述的分栅快闪存储器的制备方法，其特征在于，通过化学气相沉积工艺在所述半导体衬底上形成侧墙结构膜层。
4.如权利要求3所述的分栅快闪存储器的制备方法，其特征在于，所述侧墙结构膜层为氧化物层，又或者为氧化物-氮化物叠层。
5.如权利要求4所述的分栅快闪存储器的制备方法，其特征在于，所述侧墙结构膜层的厚度在
之间。
6.如权利要求1所述的分栅快闪存储器的制备方法，其特征在于，所述存储区具有多个相邻设置的存储单元，所述存储单元呈方形，多个所述字线栅极相邻并列设置在所述存储单元中，沿所述字线栅极的延伸方向上，所述字线栅极具有两个端面，这两个端面暴露在刻蚀环境中。
7.如权利要求1所述的分栅快闪存储器的制备方法，其特征在于，湿法去除所述硬掩模层的湿法刻蚀工艺采用了热H3PO4溶液或者HF/EG溶液。
8.如权利要求7所述的分栅快闪存储器的制备方法，其特征在于，所述热H3PO4溶液包括H3PO4和去离子水，H3PO4的浓度为90-99％，温度范围在120-200℃之间；所述HF/EG溶液包括氟化氢、乙二醇和去离子水，其中，HF的浓度为1-3％，EG的浓度为90～96％，温度范围在60～90℃之间。
9.一种分栅快闪存储器，其特征在于，通过如权利要求1-8中任一项所述的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010301046.2A CN111370414B (zh) | 2020-04-16 | 2020-04-16 | 分栅快闪存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010301046.2A CN111370414B (zh) | 2020-04-16 | 2020-04-16 | 分栅快闪存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111370414A CN111370414A (zh) | 2020-07-03 |
| CN111370414B true CN111370414B (zh) | 2022-11-04 |
Family
ID=71210852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010301046.2A Active CN111370414B (zh) | 2020-04-16 | 2020-04-16 | 分栅快闪存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111370414B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113675205B (zh) * | 2021-08-20 | 2024-04-19 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103346127A (zh) * | 2013-06-28 | 2013-10-09 | 上海宏力半导体制造有限公司 | 闪存器件结构以及制作方法 |
| CN103413786A (zh) * | 2013-08-22 | 2013-11-27 | 上海宏力半导体制造有限公司 | 存储单元及其形成方法、存储单元的驱动方法 |
| US20160049525A1 (en) * | 2014-08-18 | 2016-02-18 | United Microelectronics Corp. | Flash memory and method of manufacturing the same |
| CN108091659A (zh) * | 2017-11-30 | 2018-05-29 | 上海华虹宏力半导体制造有限公司 | 分栅闪存单元及其制备方法 |
| CN110634878A (zh) * | 2019-09-26 | 2019-12-31 | 上海华虹宏力半导体制造有限公司 | 一种闪存及其制备方法 |
-
2020
- 2020-04-16 CN CN202010301046.2A patent/CN111370414B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103346127A (zh) * | 2013-06-28 | 2013-10-09 | 上海宏力半导体制造有限公司 | 闪存器件结构以及制作方法 |
| CN103413786A (zh) * | 2013-08-22 | 2013-11-27 | 上海宏力半导体制造有限公司 | 存储单元及其形成方法、存储单元的驱动方法 |
| US20160049525A1 (en) * | 2014-08-18 | 2016-02-18 | United Microelectronics Corp. | Flash memory and method of manufacturing the same |
| CN108091659A (zh) * | 2017-11-30 | 2018-05-29 | 上海华虹宏力半导体制造有限公司 | 分栅闪存单元及其制备方法 |
| CN110634878A (zh) * | 2019-09-26 | 2019-12-31 | 上海华虹宏力半导体制造有限公司 | 一种闪存及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111370414A (zh) | 2020-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111293120B (zh) | 分栅快闪存储器及其制备方法 | |
| CN104103678A (zh) | 一种u形沟道的半导体器件及其制造方法 | |
| US10483269B2 (en) | EEPROM device | |
| CN111477550B (zh) | 一种功率半导体器件及其制作方法 | |
| JP2017502498A (ja) | 自己整合された浮遊ゲートおよび制御ゲートを有するメモリ構造体および関連する方法 | |
| CN109378314B (zh) | 一种闪存器件的制造方法 | |
| US9343466B1 (en) | Methods for fabricating flash memory cells and integrated circuits having flash memory cells embedded with logic | |
| CN102945832B (zh) | 闪存器件的形成方法 | |
| CN111370414B (zh) | 分栅快闪存储器及其制备方法 | |
| CN106992177B (zh) | 防止闪存单元控制栅极空洞的工艺制造方法 | |
| US11437281B2 (en) | Method for manufacturing semiconductor device and semiconductor device thereby formed | |
| CN109887914B (zh) | 分栅快闪存储器及其制备方法 | |
| CN109659237B (zh) | 闪存器件的形成方法 | |
| CN110767658A (zh) | 闪存器件的形成方法 | |
| CN112820649B (zh) | 一种分栅快闪存储器及其制备方法 | |
| CN103972176B (zh) | 半导体器件的制备方法 | |
| CN107527858B (zh) | 快闪记忆体中浅沟槽的制作方法 | |
| CN110911414B (zh) | 分栅快闪存储器及其制备方法 | |
| CN112310092B (zh) | 半导体结构及其制备方法 | |
| CN111627810B (zh) | 一种半导体结构及其制造方法 | |
| US11925017B2 (en) | Semiconductor device having a wall structure surrounding a stacked gate structure | |
| CN108281423B (zh) | 制作半导体元件的方法 | |
| CN110993605A (zh) | 闪存器件的形成方法 | |
| CN113380812B (zh) | 一种半导体器件的形成方法 | |
| CN112530963B (zh) | 闪存器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |