CN110911414B - 分栅快闪存储器及其制备方法 - Google Patents

分栅快闪存储器及其制备方法 Download PDF

Info

Publication number
CN110911414B
CN110911414B CN201911235788.3A CN201911235788A CN110911414B CN 110911414 B CN110911414 B CN 110911414B CN 201911235788 A CN201911235788 A CN 201911235788A CN 110911414 B CN110911414 B CN 110911414B
Authority
CN
China
Prior art keywords
word line
gate
layer
logic
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911235788.3A
Other languages
English (en)
Other versions
CN110911414A (zh
Inventor
曹启鹏
付博
王卉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201911235788.3A priority Critical patent/CN110911414B/zh
Publication of CN110911414A publication Critical patent/CN110911414A/zh
Application granted granted Critical
Publication of CN110911414B publication Critical patent/CN110911414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明通过在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极沿其延伸方向的端面上暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域，使得在刻蚀形成逻辑栅极时，字线栅极端面上的部分长度的共享字线被刻蚀掉，避免共享字线和控制栅极之间在存储器边缘因隔离氮化硅缺失导致的短路问题，从而避免了分栅快闪存储器的失效问题。

Description

分栅快闪存储器及其制备方法
技术领域
本发明涉及半导体制造领域，特别涉及一种分栅快闪存储器及其制备方法。
背景技术
在目前的半导体产业中，存储器件在集成电路产品中占了相当大的比例，存储器中的快闪存储器的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
快闪存储器分为两种类型：叠栅(stack gate)快闪存储器和分栅(split gate)快闪存储器。叠栅快闪存储器具有浮栅和控制栅极，其中，控制栅极位于浮栅上方，制造叠栅快闪存储器的方法比制造分栅快闪存储器简单，然而叠栅快闪存储器存在过擦除问题。与叠栅快闪存储器不同的是，分栅快闪存储器在浮栅的一侧形成作为擦除栅极的字线，字线作为控制栅极，在擦写性能上，分栅快闪存储器有效地避免了叠栅快闪存储器的过擦除效应，电路设计相对简单。而且，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。
分栅快闪存储器包括具有存储区和逻辑区的半导体衬底，在所述半导体衬底的逻辑区上形成逻辑栅极时，容易将位于字线端面上的共享字线和控制栅极之间的SiN刻蚀掉，造成共享字线和控制栅极之间发生短路，从而引起了分栅快闪存储器的失效问题。
发明内容
本发明的目的在于提供一种分栅快闪存储器及其制备方法，以避免共享字线和控制栅极之间的短路问题，从而避免了分栅快闪存储器的失效问题。
为解决上述技术问题，本发明提供一种分栅快闪存储器的制备方法，包括以下步骤：
提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，所述字线栅极在沿其延伸方向的端面处发生短路；
在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极沿其延伸方向的端面上暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域；以及
以所述图形化的掩模层为掩模，刻蚀所述多晶硅层，以及暴露出的所述字线栅极，并去除剩余所述图形化的掩模层，形成逻辑栅极，从而形成分栅快闪存储器。
可选的，所述图形化的掩模层在沿所述字线栅极延伸方向上暴露出字线栅极的长度大于0.2μm。
进一步的，所述字线栅极包括形成于所述半导体衬底上的浮栅和控制栅极，以及嵌设在所述浮栅和控制栅极中的共享字线，其中，所述SiN层位于共享字线与控制栅极之间。
更进一步的，以所述图形化的掩模层为掩模，刻蚀暴露出的所述字线栅极，具体包括：
以所述图形化的掩模层为掩模，刻蚀暴露出的所述字线栅极中的共享字线。
更进一步的，以所述图形化的掩模层为掩模，刻蚀所述多晶硅层，以及暴露出的所述字线栅极，并去除剩余所述图形化的掩模层，形成逻辑栅极，从而形成分栅快闪存储器，具体包括：
以所述图形化的掩模层为掩模，通过干法刻蚀工艺刻蚀所述多晶硅层，以及暴露出的所述字线栅极，并去除剩余所述图形化的掩模层，形成逻辑栅极，从而形成分栅快闪存储器。
更进一步的，在沿所述字线栅极延伸方向上，所述共享字线的刻蚀长度b，所述SiN层的被误刻蚀长度a，以及所述逻辑区距离存储区功能区域的距离c之间满足关系式：a＜b＜c。
更进一步的，所述逻辑区距离存储区功能区域的距离c小于1.1μm。
更进一步的，提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，所述字线栅极在沿其延伸方向的端面处发生短路：
提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极以及包裹所述字线栅极的保护层，所述半导体衬底上还形成有多晶硅层；
在所述多晶硅层上形成图形化的初始掩模层，所述图形化的初始掩模层在所述存储区具有一开口；
以所述图形化的初始掩模层为掩模，对所述开口处的所述多晶硅层进行蚀刻，并暴露出所述存储区的保护层以及所述字线栅极沿其延伸方向的端面；以及
对所述保护层进行蚀刻，以暴露出所述保护层包裹的共享字线、控制栅极，以及所述保护层覆盖的半导体衬底，所述字线栅极沿其延伸方向的端面处的SiN层被刻蚀掉，使得所述控制栅极和共享字线之间发生短路。
更进一步的，所述图形化的掩模层包括图形化的光刻胶层。
本发明还提供一种分栅快闪存储器，由上述所述的分栅快闪存储器的制备方法制备而成。
与现有技术相比存在以下有益效果：
本发明提供的一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法包括以下步骤：提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，所述字线栅极在沿其延伸方向的端面处发生短路；在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极沿其延伸方向的端面上暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域；以及以所述图形化的掩模层为掩模，刻蚀所述多晶硅层，以及暴露出的所述字线栅极，并去除剩余所述图形化的掩模层，形成逻辑栅极，从而形成分栅快闪存储器。本发明通过在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极沿其延伸方向的端面上暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域，使得在刻蚀形成逻辑栅极时，字线栅极端面上的部分长度的共享字线被刻蚀掉，避免共享字线和控制栅极之间由于存储器边缘因隔离氮化硅缺失导致的短路问题，从而避免了分栅快闪存储器的失效问题。
进一步的，本发明通过在沿所述字线栅极延伸方向上，所述共享字线的刻蚀长度b，所述SiN层的被误刻蚀长度a，以及所述逻辑区距离存储区功能区域的距离c之间满足关系式：a＜b＜c；所述逻辑区距离存储区功能区域的距离c小于1.1μm，进一步的避免共享字线和控制栅极之间由于存储器边缘因隔离氮化硅缺失导致的短路问题，从而避免了分栅快闪存储器的失效问题。
附图说明
图1为一种分栅快闪存储器的结构示意图；
图2为本发明一实施例的分栅快闪存储器的制备方法的流程示意图；
图3a-3g为本发明一实施例的分栅快闪存储器在各步骤中的结构示意图。
附图标记说明：
100-半导体衬底；100a-存储区；100b-逻辑区；
110-字线栅极；111-浮栅；112-控制栅极；113-共享字线；114-氧化层；115-SiN层；
120-保护层；130-多晶硅层；140-逻辑栅极；
200-图形化的初始掩模层；
300-图形化的掩模层；
a-共享字线的刻蚀长度；b-SiN层的刻蚀长度。
具体实施方式
如背景技术中所提及，如图1所示，在所述半导体衬底的逻辑区上形成逻辑栅极时，容易将位于字线端面上的共享字线113和控制栅极112之间的SiN层115刻蚀掉，造成共享字线113和控制栅极112之间发生短路。具体的来说，在形成逻辑区的逻辑栅极时：首先，在所述逻辑区的半导体衬底上形成有多晶硅层，在所述存储区的半导体衬底上形成有图形化的光刻胶，图形化的光刻胶覆盖了存储区，并在逻辑区形成逻辑栅极的位置以外具有开口；接着，以图形化的所述光刻胶层为掩模，在所述开口处，刻蚀所述多晶硅层，以形成逻辑栅极。由于图形化的光刻胶在存储区与逻辑区边界有开口，使得存储区边界处的字线端面上的部分长度的SiN层115被刻蚀掉，造成共享字线和控制栅极之间空洞，从而造成共享字线和控制栅极之间发生短路，引起了分栅快闪存储器的失效问题。
基于上述研究，本发明提供的一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法包括以下步骤：提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，所述字线栅极在沿其延伸方向的端面处发生短路；在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极沿其延伸方向的端面上暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域；以及以所述图形化的掩模层为掩模，刻蚀所述多晶硅层，以及暴露出的所述字线栅极，并去除剩余所述图形化的掩模层，形成逻辑栅极，从而形成分栅快闪存储器。本发明通过在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极沿其延伸方向的端面上暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域，使得在刻蚀形成逻辑栅极时，字线栅极端面上的部分长度的共享字线被刻蚀掉，避免共享字线和控制栅极之间在存储器边缘因隔离氮化硅缺失导致的的短路问题，从而避免了分栅快闪存储器的失效问题。
进一步的，本发明通过在沿所述字线栅极延伸方向上，所述共享字线的刻蚀长度b，所述SiN层的被误刻蚀长度a，以及所述逻辑区距离存储区功能区域的距离c之间满足关系式：a＜b＜c；所述逻辑区距离存储区功能区域的距离c小于1.1μm，进一步的避免共享字线和控制栅极之间由于存储器边缘因隔离氮化硅缺失导致的短路问题，从而避免了分栅快闪存储器的失效问题。
以下将对本发明的一种分栅快闪存储器及其制备方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本实施例的分栅快闪存储器的制备方法的流程示意图。如图2所示，本实施例提供了一种分栅快闪存储器的制备方法，包括以下步骤：
步骤S10：提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，所述字线栅极在沿其延伸方向的端面处发生短路；
步骤S20：在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极沿其延伸方向的端面上暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域；以及
步骤S30：以所述图形化的掩模层为掩模，刻蚀所述多晶硅层，以及暴露出的所述字线栅极，并去除剩余所述图形化的掩模层，形成逻辑栅极，从而形成分栅快闪存储器。
下面结合图2-3g对本实施例所公开的一种分栅快闪存储器的制备方法进行更详细的介绍。
首先执行步骤S10，提供一半导体衬底100，所述半导体衬底100包括相邻设置的存储区100a和逻辑区100b，所述存储区100a形成有字线栅极110，所述逻辑区形成有多晶硅层130，所述字线栅极110在沿其延伸方向的端面处发生短路。
本步骤具体包括以下步骤：
图3a为本实施例所提供的半导体衬底的结构示意图。如图3a所示，首先执行步骤S11，提供一半导体衬底100，所述半导体衬底100包括相邻设置的存储区100a和逻辑区100b，所述存储区100a形成有字线栅极110以及包裹所述字线栅极的保护层120，所述半导体衬底100上还形成有多晶硅层130。所述半导体衬底100可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，详细的，所述半导体衬底100例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。所述保护层120的材料例如是氮化硅，所述字线栅极110例如是包括形成于所述半导体衬底100上的浮栅111和控制栅极112，嵌设在所述浮栅111和控制栅极112中的共享字线113和SiN层115，以及覆盖所述共享字线113的氧化层114，其中，所述SiN层115位于共享字线113与控制栅极112之间。需要说明的是，包裹有保护层120的所述字线栅极110并未完全覆盖所述存储区100a，使得包裹有保护层120的所述字线栅极110与所述逻辑区之间具有一定的间隔，该间隔用于避免所述字线栅极110对所述逻辑区100b的电气影响。所述逻辑区100b用于形成逻辑栅极，在所述逻辑区100b的半导体衬底100上例如是形成有栅氧化层。所述半导体衬底100上还形成有多晶硅层130，即，所述多晶硅层130覆盖了所述存储区100a的保护层120、所述存储区100a中未被保护层120覆盖的位置以及所述逻辑区100b的栅氧化层。本实施例例如是采用化学气相沉积工艺在所述半导体衬底100的存储区100a和逻辑区100b上沉积所述多晶硅层130来作为用于形成逻辑栅极。此时，所述存储区100a的字线栅极上方的所述多晶硅层130的高度高于所述逻辑区100b的所述多晶硅层130的高度。
图3b为本实施例形成图形化的光刻胶后的结构示意图。如图3b所示，接着执行步骤S12，在所述多晶硅层130上形成图形化的初始掩模层200，所述图形化的初始掩模层200在所述存储区100a具有一开口。其中，所述图形化的初始掩模层200例如是图形化的初始光刻胶层。在本实施例中，没有了在步骤S10与步骤S20之间在所述多晶硅层上形成氧化层的步骤，其节省了工艺步骤，缩短了工艺时间，提高了生效效率。
图3c为本实施例暴露出所述存储区的保护层后的结构示意图。如图3c所示，接着执行步骤S13，以所述图形化的初始掩模层200为掩模，对所述开口处的所述多晶硅层130进行蚀刻，并暴露所述存储区100a包裹所述字线栅极的保护层120，所述字线栅极沿其延伸方向的端面，以及所述保护层120未覆盖的半导体衬底100。具体的，以所述图形化的初始掩模层200为掩模，对所述开口处的所述多晶硅层130进行蚀刻，并暴露出所述存储区100a的保护层120，同时还暴露出所述存储区中未被所述保护层120覆盖的半导体衬底100，此时，所述存储区100a中的所述多晶硅层130被完全蚀刻掉，以缩小所述存储区100a的边界(即，所述存储区100a中靠近逻辑区100b的位置)所占的面积，以提高所述存储区100a的面积利用率。
图3d为本实施例刻蚀保护层后的结构示意图。如图3d所示，接着执行步骤S14，对所述保护层120进行蚀刻，以暴露出所述保护层120包裹的共享字线113、控制栅极112，以及所述保护层120覆盖的半导体衬底100，所述字线栅极110沿其延伸方向的端面处的SiN层115被刻蚀掉，使得所述控制栅极112和共享字线113之间发生短路。由于保护层120的材料为SiN材料，本步骤对保护层120刻蚀的同时所述字线栅极110暴露出的端面上的SiN层115被误刻蚀，其误刻蚀的长度例如是小于0.3μm，而SiN层115的缺失造成了在存储器边缘因隔离氮化硅缺失导致的短路问题。
图3e为本实施例形成图形化的掩模层后的结构示意图。如图3e所示，接着执行步骤S20，在所述半导体衬底100上形成图形化的掩模层300，所述图形化的掩模层300覆盖了部分的所述存储区100a，并在沿所述字线栅极延伸方向上至少暴露出部分长度的字线栅极110，所述图形化的掩模层300还覆盖了所述逻辑区用于形成逻辑栅极的区域。
其中，在沿所述字线栅极110延伸方向上，所述图形化的掩模层300暴露出的字线栅极110的长度的取值例如是大于0.2μm。图形化的掩模层300例如是图形化的光刻胶层。
图3f-3g为本实施例形成所述逻辑栅极后的结构示意图。如图3f-3g所示，接着执行步骤S30，以所述图形化的掩模层300为掩模，刻蚀所述多晶硅层130，以及暴露出的所述字线栅极110，并去除剩余所述图形化的掩模层300，形成逻辑栅极140，从而形成分栅快闪存储器。在本步骤中，以所述图形化的掩模层300为掩模，通过干法刻蚀工艺刻蚀所述多晶硅层130的同时，还刻蚀了所述图形化的掩模层300暴露出所述字线栅极110中的氧化层114和共享字线113，以去除部分长度的共享字线113，避免了在字线栅极110的端面处没有了SiN层115的隔离造成的共享字线113和控制栅极112之间的短路问题，从而避免了分栅快闪存储器的失效问题。在沿所述字线栅极110延伸方向上，所述共享字线113的刻蚀长度b，所述SiN层115的被误刻蚀长度a，以及所述逻辑区距离存储区功能区域的距离c之间满足关系式：a＜b＜c。
本实施例还提供了一种分栅快闪存储器，其通过上述所述的分栅快闪存储器的制备方法制备而成。
综上所述，本发明提供的一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法包括以下步骤：提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，所述字线栅极在沿其延伸方向的端面处发生短路；在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极沿其延伸方向的端面上暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域；以及以所述图形化的掩模层为掩模，刻蚀所述多晶硅层，以及暴露出的所述字线栅极，并去除剩余所述图形化的掩模层，形成逻辑栅极，从而形成分栅快闪存储器。本发明通过在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极沿其延伸方向的端面上暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域，使得在刻蚀形成逻辑栅极时，字线栅极端面上的部分长度的共享字线被刻蚀掉，避免共享字线和控制栅极之间在存储器边缘因隔离氮化硅缺失导致的的短路问题，从而避免了分栅快闪存储器的失效问题。
进一步的，本发明通过在沿所述字线栅极延伸方向上，所述共享字线的刻蚀长度b，所述SiN层的被误刻蚀长度a，以及所述逻辑区距离存储区功能区域的距离c之间满足关系式：a＜b＜c；所述逻辑区距离存储区功能区域的距离c小于1.1μm，进一步的避免共享字线和控制栅极之间由于存储器边缘因隔离氮化硅缺失导致的短路问题，从而避免了分栅快闪存储器的失效问题。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种分栅快闪存储器的制备方法，其特征在于，包括以下步骤：
提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，所述字线栅极在沿其延伸方向的端面处发生短路，其中，所述字线栅极包括形成于所述半导体衬底上的浮栅和控制栅极，以及嵌设在所述浮栅和控制栅极中的共享字线和SiN层，其中，所述SiN层位于共享字线与控制栅极之间；
在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极沿其延伸方向的端面上暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域；以及
以所述图形化的掩模层为掩模，刻蚀所述多晶硅层，以及暴露出的所述字线栅极中的共享字线，并去除剩余所述图形化的掩模层，形成逻辑栅极，从而形成分栅快闪存储器；其中，在沿所述字线栅极延伸方向上，所述共享字线的刻蚀长度b，所述SiN层的被误刻蚀长度a之间满足关系式：a＜b。
2.如权利要求1所述的制备方法，其特征在于，所述图形化的掩模层在沿所述字线栅极延伸方向上暴露出字线栅极的长度大于0.2μm。
3.如权利要求1所述的制备方法，其特征在于，以所述图形化的掩模层为掩模，刻蚀所述多晶硅层，以及暴露出的所述字线栅极中的共享字线，并去除剩余所述图形化的掩模层，形成逻辑栅极，从而形成分栅快闪存储器，具体包括：
以所述图形化的掩模层为掩模，通过干法刻蚀工艺刻蚀所述多晶硅层，以及暴露出的所述字线栅极中的共享字线，并去除剩余所述图形化的掩模层，形成逻辑栅极，从而形成分栅快闪存储器。
4.如权利要求3所述的制备方法，其特征在于，在沿所述字线栅极延伸方向上，所述共享字线的刻蚀长度b，所述SiN层的被误刻蚀长度a，以及所述逻辑区距离存储区功能区域的距离c之间满足关系式：a＜b＜c。
5.如权利要求4所述的制备方法，其特征在于，所述逻辑区距离存储区功能区域的距离c小于1.1μm。
6.如权利要求5所述的制备方法，其特征在于提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，所述字线栅极在沿其延伸方向的端面处发生短路，具体包括以下步骤：
提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极以及包裹所述字线栅极的保护层，所述半导体衬底上还形成有多晶硅层；
在所述多晶硅层上形成图形化的初始掩模层，所述图形化的初始掩模层在所述存储区具有一开口；
以所述图形化的初始掩模层为掩模，对所述开口处的所述多晶硅层进行蚀刻，并暴露出所述存储区的保护层以及所述字线栅极沿其延伸方向的端面；以及
对所述保护层进行蚀刻，以暴露出所述保护层包裹的共享字线、控制栅极，以及所述保护层覆盖的半导体衬底，所述字线栅极沿其延伸方向的端面处的SiN层被刻蚀掉，使得所述控制栅极和共享字线之间发生短路。
7.如权利要求6所述的制备方法，其特征在于，所述图形化的掩模层包括图形化的光刻胶层。
8.一种分栅快闪存储器，其特征在于，通过如权利要求1-7中任一项所述的制备方法制备而成。
CN201911235788.3A 2019-12-05 2019-12-05 分栅快闪存储器及其制备方法 Active CN110911414B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911235788.3A CN110911414B (zh) 2019-12-05 2019-12-05 分栅快闪存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911235788.3A CN110911414B (zh) 2019-12-05 2019-12-05 分栅快闪存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN110911414A CN110911414A (zh) 2020-03-24
CN110911414B true CN110911414B (zh) 2023-06-02

Family

ID=69823318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911235788.3A Active CN110911414B (zh) 2019-12-05 2019-12-05 分栅快闪存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN110911414B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293120B (zh) * 2020-04-01 2023-05-26 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956563A (zh) * 2011-08-24 2013-03-06 中芯国际集成电路制造(上海)有限公司 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法
CN109887914A (zh) * 2019-03-07 2019-06-14 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488645B2 (en) * 2005-04-13 2009-02-10 United Microelectronics Corp. Method of fabricating a non-volatile memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956563A (zh) * 2011-08-24 2013-03-06 中芯国际集成电路制造(上海)有限公司 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法
CN109887914A (zh) * 2019-03-07 2019-06-14 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法

Also Published As

Publication number Publication date
CN110911414A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
CN111293120B (zh) 分栅快闪存储器及其制备方法
US9831354B2 (en) Split-gate flash memory having mirror structure and method for forming the same
US6746920B1 (en) Fabrication method of flash memory device with L-shaped floating gate
US9111871B2 (en) Semiconductor structure and method for forming the same
US8877585B1 (en) Non-volatile memory (NVM) cell, high voltage transistor, and high-K and metal gate transistor integration
CN110911414B (zh) 分栅快闪存储器及其制备方法
CN109887914B (zh) 分栅快闪存储器及其制备方法
US20200144275A1 (en) Flash memories and methods for manufacturing the same
US7951674B2 (en) Method for fabricating a SONOS memory
CN112820649B (zh) 一种分栅快闪存储器及其制备方法
CN105261594B (zh) 自对准分离栅闪存的形成方法
CN110767658A (zh) 闪存器件的形成方法
US20160071960A1 (en) Non-volatile memory (nvm) cell and a method of making
CN111370414B (zh) 分栅快闪存储器及其制备方法
CN103972176B (zh) 半导体器件的制备方法
US20030034517A1 (en) Structure of split-gate eeprom memory cell
CN115084030A (zh) 一种高压器件的形成方法及高压器件
CN110098190B (zh) 闪存存储器及其制备方法
US20070001214A1 (en) Method of manufacturing flash memory device
CN112530963B (zh) 闪存器件及其制作方法
CN102130064B (zh) Eeprom中调节隔离结构高度的方法
CN112242398B (zh) 存储器的制造方法
CN113764530A (zh) 半导体结构及其形成方法
CN116033755A (zh) 一种优化sonos存储器ono栅介质阻挡氧化层均匀性的方法
CN114005788A (zh) Nand闪存器件及形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant