CN109887914A - 分栅快闪存储器及其制备方法 - Google Patents
分栅快闪存储器及其制备方法 Download PDFInfo
- Publication number
- CN109887914A CN109887914A CN201910173007.6A CN201910173007A CN109887914A CN 109887914 A CN109887914 A CN 109887914A CN 201910173007 A CN201910173007 A CN 201910173007A CN 109887914 A CN109887914 A CN 109887914A
- Authority
- CN
- China
- Prior art keywords
- preparation
- layer
- memory block
- split
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 109
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 81
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 229920005591 polysilicon Polymers 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 239000011241 protective layer Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 13
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 150000001335 aliphatic alkanes Chemical class 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000013078 crystal Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000004064 dysfunction Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种分栅快闪存储器及其制备方法，分栅快闪存储器的制备方法包括提供一半导体衬底，半导体衬底包括相邻的存储区和逻辑区，存储区形成有字线栅极和保护层，半导体衬底上还形成有多晶硅层；在多晶硅层上形成图形化的掩模层，图形化的掩模层在存储区具有一开口；以图形化的掩模层为掩模，对开口处的多晶硅层进行各向同性蚀刻；对逻辑区的多晶硅层进行蚀刻；以及对保护层进行蚀刻，以形成分栅快闪存储器。通过在半导体衬底上仅形成多晶硅层，同时通过对存储区的多晶硅层进行各向同性蚀刻，使得存储区中靠近逻辑区的位置不形成多晶硅残留物，以改善分栅快闪存储器的良率，以及提高了生产效率，还提高了存储区的面积利用率。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种分栅快闪存储器及其制备方法。
背景技术
在目前的半导体产业中，存储器件在集成电路产品中占了相当大的比例，存储器中的快闪存储器的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
快闪存储器分为两种类型：叠栅(stack gate)快闪存储器和分栅(split gate)快闪存储器。叠栅快闪存储器具有浮栅和控制栅，其中，控制栅位于浮栅上方，制造叠栅快闪存储器的方法比制造分栅快闪存储器简单，然而叠栅快闪存储器存在过擦除问题。与叠栅快闪存储器不同的是，分栅快闪存储器在浮栅的一侧形成作为擦除栅极的字线，字线作为控制栅，在擦写性能上，分栅快闪存储器有效地避免了叠栅快闪存储器的过擦除效应，电路设计相对简单。而且，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。
分栅快闪存储器包括具有存储区和逻辑区的半导体衬底，在所述半导体衬底的逻辑区上形成逻辑晶体管栅极时，容易在所述存储区中靠近逻辑区的位置(即，所述存储区的边界处)出现多晶硅残留，该残留在制备分栅快闪存储器的后续工艺中经常会发生剥离的现象，其造成了分栅快闪存储器的电性功能不良和/或存储功能不良，从而影响了分栅快闪存储器的良率。
发明内容
本发明的目的在于提供一种分栅快闪存储器及其制备方法，以解决存储区的边界出现的多晶硅残留对分栅快闪存储器良率的影响。
为解决上述技术问题，本发明提供一种分栅快闪存储器的制备方法，包括以下步骤：
提供一半导体衬底，所述半导体衬底包括相邻的存储区和逻辑区，所述存储区形成有字线栅极以及包裹所述字线栅极的保护层，所述半导体衬底上还形成有多晶硅层；
在所述多晶硅层上形成图形化的掩模层，所述图形化的掩模层在所述存储区具有一开口；
以所述图形化的掩模层为掩模，对所述开口处的所述多晶硅层进行各向同性蚀刻，并暴露出所述存储区的保护层；
对所述逻辑区的多晶硅层进行蚀刻，以形成所述逻辑晶体管栅极；以及
对所述保护层进行蚀刻，以形成分栅快闪存储器。
可选的，以所述图形化的掩模层为掩模，对所述开口处的所述多晶硅层进行干法刻蚀工艺。
进一步的，所述干法刻蚀的工艺气体包括氧气和甲烷的混合气体，所述氧气的气体流量为45sccm-80sccm，所述甲烷的气体流量为120sccm -190sccm。
进一步的，所述工艺气体的输出功率为400W-900W。
进一步的，所述干法刻蚀所花费的工艺时长为30s-100s。
进一步的，所述保护层的材料包括氮化硅。
进一步的，所述字线栅极包括形成于所述半导体衬底上的浮栅和控制栅，以及嵌设在所述浮栅和控制栅中的共享字线。
进一步的，包裹所述字线栅极的保护层与所述逻辑区间隔设置。
进一步的，所述图形化的掩模层包括图形化的光刻胶层。
本发明还提供一种分栅快闪存储器，由上述所述的分栅快闪存储器的制备方法制备而成。
与现有技术相比存在以下有益效果：
本发明提供的一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法通过在所述半导体衬底上仅形成多晶硅层，同时通过对所述存储区的多晶硅层进行各向同性蚀刻，使得在所述半导体衬底的存储区中靠近逻辑区的位置不形成多晶硅残留物，以改善分栅快闪存储器的良率，以及提高了生产效率，还提高了存储区的面积利用率。
附图说明
图1为一种分栅快闪存储器的制备过程中出现问题的结构示意图；
图2为本发明一实施例的分栅快闪存储器的制备方法的流程示意图；
图3a-3e为本发明一实施例的分栅快闪存储器在各步骤中的结构示意图。
附图标记说明：
a-多晶硅残留；
100-半导体衬底；100a-存储区；100b-逻辑区；
110-字线栅极；111-浮栅；112-控制栅；113-共享字线；
120-保护层；130-多晶硅层；140-逻辑晶体管栅极；
200-图形化的掩模层。
具体实施方式
如背景技术中所提及，在所述半导体衬底的逻辑区上形成逻辑晶体管栅极时，容易在所述存储区的边界出现多晶硅残留。具体的来说，在形成逻辑区的逻辑晶体管栅极时：首先，需要在所述逻辑区和存储区的半导体衬底上形成多晶硅层、氧化层和光刻胶，其中，所述存储区包括字线栅极和包裹所述字线栅极的保护层，所述氧化层用于在后续光刻工艺中防止多晶硅层表面存在光刻胶的残留物；接着，图形化所述光刻胶以在逻辑晶体管的栅极区域以外的位置形成开口，即，图形化所述光刻胶在所述存储区具有开口；之后，在所述开口处对所述多晶硅层和氧化层进行各向异性蚀刻，以去除所述存储区的半导体衬底上的所述氧化层和多晶硅层。
发明人研究发现，由于各向异形蚀刻工艺的特性，位于所述存储区的字线栅极较其边界处的高度高，使得在字线栅极侧壁上的多晶硅层厚度较厚，在所述开口处(即存储区)对所述多晶硅层和氧化层进行各向异性蚀刻后，在字线栅极侧壁处出现多晶硅残留a的问题，如图1所示。该多晶硅残留a在去除所述保护层时被孤立突显出来，以形成孤立的凸起状缺陷，该缺陷在后续工艺例如是清洁工艺中出现剥离产生颗粒状残留物，该颗粒状残留物进入所述半导体衬底的存储区和/逻辑区，造成分栅快闪存储器的电性功能不良和/或存储功能不良，从而影响了分栅快闪存储器的良率。
发明人还研究发现，实际上在不形成氧化层的情况下，在所述多晶硅层上也不会存在光刻胶残留的问题。
基于上述研究，本发明提供一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法中，通过在所述半导体衬底上仅形成多晶硅层，同时通过对所述存储区的多晶硅层进行各向同性蚀刻，使得在所述半导体衬底的存储区靠近逻辑区的位置不形成多晶硅残留物，以改善分栅快闪存储器的良率，以及提高了生产效率，还提高了存储区的面积利用率。
为使本发明的目的、优点和特征更加清楚，以下结合附图对本发明提出的一种分栅快闪存储器及其制备方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，除非内容另外明确指出外。如在本发明中所使用的，术语“或”通常是以包括“和/或”的含义而进行使用的，除非内容另外明确指出外。
图2为本实施例的分栅快闪存储器的制备方法的流程示意图。如图2 所示，本实施例提供了一种分栅快闪存储器的制备方法，包括以下步骤：
步骤S10：提供一半导体衬底，所述半导体衬底包括相邻的存储区和逻辑区，所述存储区形成有字线栅极以及包裹所述字线栅极的保护层，所述半导体衬底上还形成有多晶硅层；
步骤S20：在所述多晶硅层上形成图形化的掩模层，所述图形化的掩模层在所述存储区具有一开口；
步骤S30：以所述图形化的掩模层为掩模，对所述开口处的所述多晶硅层进行各向同性蚀刻，并暴露出所述存储区的保护层；
步骤S40：对所述逻辑区的多晶硅层进行蚀刻，以形成所述逻辑晶体管栅极；以及
步骤S50：对所述保护层进行蚀刻，以形成分栅快闪存储器。
下面结合图2-3对本实施例所公开的一种分栅快闪存储器的制备方法进行更详细的介绍。
图3a为本实施例所提供的半导体衬底的结构示意图。如图3a所示，首先执行步骤S10，提供一半导体衬底100，所述半导体衬底100包括相邻的存储区100a和逻辑区100b，所述存储区100a形成有字线栅极110以及包裹所述字线栅极的保护层120，所述半导体衬底100上还形成有多晶硅层130。
所述半导体衬底100可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，详细的，所述半导体衬底 100例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon) 基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。所述保护层120的材料例如是氮化硅，所述字线栅极110 例如是包括形成于所述半导体衬底100上的浮栅111和控制栅112，以及嵌设在所述浮栅111和控制栅112中的共享字线113。需要说明的是，包裹有保护层120的所述字线栅极110并未完全覆盖所述存储区100a，使得包裹有保护层120的所述字线栅极110与所述逻辑区之间具有一定的间隔，该间隔用于避免所述字线栅极110对所述逻辑区100b的电气影响。所述逻辑区100b用于形成逻辑晶体管栅极，在所述逻辑区100b的半导体衬底100 上例如是形成有栅氧化层。所述半导体衬底100上还形成有多晶硅层130，即，所述多晶硅层130覆盖了所述存储区100a的保护层120、所述存储区 100a中未被保护层120覆盖的位置以及所述逻辑区100b的栅氧化层。本实施例例如是采用化学气相沉积工艺在所述半导体衬底100的存储区100a和逻辑区100b上沉积所述多晶硅层130来作为用于形成逻辑晶体管栅极。此时，所述存储区100a的字线栅极上方的所述多晶硅层130的高度高于所述逻辑区100b的所述多晶硅层130的高度。
图3b为本实施例形成图形化的光刻胶后的结构示意图。如图3b所示，接着执行步骤S20，在所述多晶硅层130上形成图形化的掩模层200，所述图形化的掩模层200在所述存储区100a具有一开口。其中，所述图形化的掩模层200例如是图形化的光刻胶层。
在本实施例中，没有了在步骤S10与步骤S20之间在所述多晶硅层上形成氧化层的步骤，其节省了工艺步骤，缩短了工艺时间，提高了生效效率。
图3c为本实施例暴露出所述存储区的保护层后的结构示意图。如图3c 所示，接着执行步骤S30，以所述图形化的掩模层200为掩模，对所述开口处的所述多晶硅层130进行各向同性蚀刻，并暴露所述存储区100a包裹所述字线栅极的保护层120，以及所述保护层120未覆盖的半导体衬底100。具体的，以所述图形化的掩模层200为掩模，对所述开口处的所述多晶硅层130进行各向同性蚀刻，并暴露出所述存储区100a的保护层120，同时还暴露出所述存储区中未被所述保护层120覆盖的半导体衬底100，此时，所述存储区100a中的所述多晶硅层130被完全蚀刻掉。可知，在此处采用各向同性蚀刻使得保护层120侧壁上的所述多晶硅层130可以被完全蚀刻掉，而不会向各向异性蚀刻时在所述保护层120的侧壁上出现多晶硅残留，进一步的，由于此处无多晶硅残留，缩小了所述存储区100a的边界(即，所述存储区100a中靠近逻辑区100b的位置)所占的面积，以提高所述存储区100a的面积利用率。
在本步骤中，所述各向同性蚀刻例如是通过干法刻蚀工艺来实现，该干法刻蚀的工艺气体包括氧气和甲烷的混合气体，其中，所述工艺气体的输出功率为400W-900W，所述氧气的气体流量为45sccm-80sccm，所述甲烷的气体流量为120sccm-190sccm，该步骤所花费的工艺时长为30s-100s，该干法刻蚀的环境温度为室温，例如是20℃、25℃等常用室温温度。
图3d为本实施例形成所述逻辑晶体管栅极后的结构示意图。如图3d 所示，接着执行步骤S40，对所述逻辑区100b的多晶硅层130进行蚀刻，以形成所述逻辑晶体管栅极140。本步骤采用的工艺为常规的蚀刻工艺，在此不一一赘述。
图3e为本实施例形成分栅快闪存储器后的结构示意图。如图3e所示，接着执行步骤S50，对所述保护层120进行蚀刻，以形成分栅快闪存储器。
在本步骤中，对所述保护层120进行蚀刻，暴露出了所述字线栅极110，在所述保护层120去除时，由于在其侧壁上不存在多晶硅残留，其避免了形成孤立的凸起状缺陷，避免了因为该多晶硅残留引起了分栅快闪存储器的电性功能不良和/或存储功能不良的问题，从而提高了分栅快闪存储器的良率。
本实施例还提供了一种分栅快闪存储器，其通过上述所述的分栅快闪存储器的制备方法制备而成。
综上所述，本发明提供的分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法通过在所述半导体衬底上仅形成多晶硅层，同时通过对所述存储区的多晶硅层进行各向同性蚀刻，使得在所述半导体衬底的存储区中靠近逻辑区的位置不形成多晶硅残留物，以改善分栅快闪存储器的良率，以及提高了生产效率，还提高了存储区的面积利用率。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种分栅快闪存储器的制备方法，其特征在于，包括以下步骤：
提供一半导体衬底，所述半导体衬底包括相邻的存储区和逻辑区，所述存储区形成有字线栅极以及包裹所述字线栅极的保护层，所述半导体衬底上还形成有多晶硅层；
在所述多晶硅层上形成图形化的掩模层，所述图形化的掩模层在所述存储区具有一开口；
以所述图形化的掩模层为掩模，对所述开口处的所述多晶硅层进行各向同性蚀刻，并暴露出所述存储区的保护层；
对所述逻辑区的多晶硅层进行蚀刻，以形成所述逻辑晶体管栅极；以及
对所述保护层进行蚀刻，以形成分栅快闪存储器。
2.如权利要求1所述的制备方法，其特征在于，以所述图形化的掩模层为掩模，对所述开口处的所述多晶硅层进行干法刻蚀工艺。
3.如权利要求2所述的制备方法，其特征在于，所述干法刻蚀的工艺气体包括氧气和甲烷的混合气体，所述氧气的气体流量为45sccm-80sccm，所述甲烷的气体流量为120sccm-190sccm。
4.如权利要求3所述的制备方法，其特征在于，所述工艺气体的输出功率为400W-900W。
5.如权利要求3所述的制备方法，其特征在于，所述干法刻蚀所花费的工艺时长为30s-100s。
6.如权利要求1-5中任一项所述的制备方法，其特征在于，所述保护层的材料包括氮化硅。
7.如权利要求1-5中任一项所述的制备方法，其特征在于，所述字线栅极包括形成于所述半导体衬底上的浮栅和控制栅，以及嵌设在所述浮栅和控制栅中的共享字线。
8.如权利要求1-5中任一项所述的制备方法，其特征在于，包裹所述字线栅极的保护层与所述逻辑区间隔设置。
9.如权利要求1-5中任一项所述的制备方法，其特征在于，所述图形化的掩模层包括图形化的光刻胶层。
10.一种分栅快闪存储器，其特征在于，通过如权利要求1-9所述的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910173007.6A CN109887914B (zh) | 2019-03-07 | 2019-03-07 | 分栅快闪存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910173007.6A CN109887914B (zh) | 2019-03-07 | 2019-03-07 | 分栅快闪存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109887914A true CN109887914A (zh) | 2019-06-14 |
| CN109887914B CN109887914B (zh) | 2021-04-23 |
Family
ID=66931189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910173007.6A Active CN109887914B (zh) | 2019-03-07 | 2019-03-07 | 分栅快闪存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109887914B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911414A (zh) * | 2019-12-05 | 2020-03-24 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制备方法 |
| CN112820649A (zh) * | 2021-02-05 | 2021-05-18 | 上海华虹宏力半导体制造有限公司 | 一种分栅快闪存储器及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1494117A (zh) * | 2002-09-27 | 2004-05-05 | ������������ʽ���� | 多晶硅的蚀刻方法 |
| CN1719599A (zh) * | 2004-07-06 | 2006-01-11 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN104766782A (zh) * | 2014-01-03 | 2015-07-08 | 北大方正集团有限公司 | 一种dmos产品碗口处多晶硅残留的处理方法 |
| CN104779151A (zh) * | 2014-01-13 | 2015-07-15 | 北大方正集团有限公司 | 一种多晶硅刻蚀方法 |
| CN105552033A (zh) * | 2015-12-31 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | E-Flash栅极形成方法 |
| CN107210202A (zh) * | 2015-01-23 | 2017-09-26 | 硅存储技术公司 | 用金属栅和逻辑器件形成自对准分裂栅存储单元阵列的方法 |
-
2019
- 2019-03-07 CN CN201910173007.6A patent/CN109887914B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1494117A (zh) * | 2002-09-27 | 2004-05-05 | ������������ʽ���� | 多晶硅的蚀刻方法 |
| CN1719599A (zh) * | 2004-07-06 | 2006-01-11 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN104766782A (zh) * | 2014-01-03 | 2015-07-08 | 北大方正集团有限公司 | 一种dmos产品碗口处多晶硅残留的处理方法 |
| CN104779151A (zh) * | 2014-01-13 | 2015-07-15 | 北大方正集团有限公司 | 一种多晶硅刻蚀方法 |
| CN107210202A (zh) * | 2015-01-23 | 2017-09-26 | 硅存储技术公司 | 用金属栅和逻辑器件形成自对准分裂栅存储单元阵列的方法 |
| CN105552033A (zh) * | 2015-12-31 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | E-Flash栅极形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911414A (zh) * | 2019-12-05 | 2020-03-24 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制备方法 |
| CN110911414B (zh) * | 2019-12-05 | 2023-06-02 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制备方法 |
| CN112820649A (zh) * | 2021-02-05 | 2021-05-18 | 上海华虹宏力半导体制造有限公司 | 一种分栅快闪存储器及其制备方法 |
| CN112820649B (zh) * | 2021-02-05 | 2024-04-09 | 上海华虹宏力半导体制造有限公司 | 一种分栅快闪存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109887914B (zh) | 2021-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111293120B (zh) | 分栅快闪存储器及其制备方法 | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| WO2011084915A2 (en) | Method of making a semiconductor structure useful in making a split gate non-volatile memory cell | |
| CN103400803B (zh) | 闪存存储单元的形成方法 | |
| CN104681493A (zh) | 半导体结构的形成方法 | |
| CN109378314B (zh) | 一种闪存器件的制造方法 | |
| CN109887914A (zh) | 分栅快闪存储器及其制备方法 | |
| CN106340520B (zh) | 半导体器件的形成方法 | |
| US9984933B1 (en) | Silicon liner for STI CMP stop in FinFET | |
| US11856767B2 (en) | Method for improving control gate uniformity during manufacture of processors with embedded flash memory | |
| CN110767658A (zh) | 闪存器件的形成方法 | |
| US9397201B2 (en) | Non-volatile memory (NVM) cell and a method of making | |
| US7951674B2 (en) | Method for fabricating a SONOS memory | |
| CN110911414B (zh) | 分栅快闪存储器及其制备方法 | |
| CN103972176B (zh) | 半导体器件的制备方法 | |
| US20200176609A1 (en) | Flash memories and methods for forming the same | |
| CN106803509B (zh) | 一种解决分栅快闪存储器编程串扰失效的工艺制造方法 | |
| US20190181148A1 (en) | Flash memories and methods for manufacturing the same | |
| CN112820649B (zh) | 一种分栅快闪存储器及其制备方法 | |
| CN111370414B (zh) | 分栅快闪存储器及其制备方法 | |
| CN109461739A (zh) | 一种改善sonos存储器之多晶硅薄膜沉积特性的方法 | |
| CN109216259A (zh) | 一种存储器的制作方法 | |
| CN112530974B (zh) | 半导体结构、集成电路以及形成半导体结构的方法 | |
| CN110098190A (zh) | 闪存存储器及其制备方法 | |
| CN106876399A (zh) | 一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |