CN102696108A - 制造用于制造分裂栅极非易失性存储器单元的半导体结构的方法 - Google Patents
制造用于制造分裂栅极非易失性存储器单元的半导体结构的方法 Download PDFInfo
- Publication number
- CN102696108A CN102696108A CN2011800055668A CN201180005566A CN102696108A CN 102696108 A CN102696108 A CN 102696108A CN 2011800055668 A CN2011800055668 A CN 2011800055668A CN 201180005566 A CN201180005566 A CN 201180005566A CN 102696108 A CN102696108 A CN 102696108A
- Authority
- CN
- China
- Prior art keywords
- layer
- selection
- gate dielectric
- sidewall
- selection grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 238000000034 method Methods 0.000 claims abstract description 78
- 238000003860 storage Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 15
- 210000004027 cell Anatomy 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 239000002800 charge carrier Substances 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Abstract
本发明提供一种在半导体层(12)上制造半导体器件(10)的方法。该方法包括：在半导体层(12)上方形成选择栅极电介质层(14)；在选择栅极电介质层(12)上方形成选择栅极层(16)；以及通过去除选择栅极层中的至少一部分来形成选择栅极层(16)的侧壁。该方法还包括：在选择栅极层(16)的侧壁的至少一部分上以及选择栅极层(16)的至少一部分下方，生长牺牲层(22)；以及去除牺牲层(22)，以暴露选择栅极层的侧壁的至少一部分的表面以及选择栅极层下方的半导体层的表面。该方法还包括形成控制栅极电介质层(28)、电荷存储层(32)和控制栅极层(34)。
Description
技术领域
总的来说，本公开涉及制造半导体结构的方法，且更具体地，涉及用于制造分裂栅极非易失性存储器单元的方法。
背景技术
已开发了分裂栅极非易失性存储器(NVM)作为提供相对于典型的浮栅极上控制栅极的优点。一个优点在于对于未选择的但在被选行上或者替代地在被选列上的存储器单元减少了编程扰动。通常，被选行或被选列上的单元最可能成为扰动的问题而与对被选单元执行的操作无关。在分裂栅极存储器单元已经基本上解决了对于被选行或列上的单元的编程扰动问题的情况下，对于未选择的行或未选择的列上的单元的扰动问题变得显著。原因之一在于，与对被选行或列上的单元所施加的应力相比，对未选择的行和列上的单元所施加的特定应力施加更多的周期。
因而，需要对于扰动问题进行改进。
附图说明
本发明通过示例的方式示出并且不受附图限制，附图中相同的附图标记表示相似的元件。图中的元件仅为了简明清楚而示出，并且未必按比例绘制。
图1是根据第一实施例的处理中的阶段的半导体器件；
图2是处理中随后阶段的图1的半导体器件；
图3是处理中随后阶段的图2的半导体器件；
图4是处理中随后阶段的图3的半导体器件；
图5是处理中随后阶段的图4的半导体器件；
图6是处理中随后阶段的图5的半导体器件；
图7是处理中随后阶段的图6的半导体器件；
图8是处理中随后阶段的图7的半导体器件；
图9是处理中随后阶段的图8的半导体器件；
图10是提供分裂栅极NVM单元的处理中随后阶段的图9的半导体器件；
图11是提供分裂栅极NVM单元的处理中随后阶段的图10的半导体器件。
具体实施方式
一种制造用于制造分裂栅极存储器单元的半导体结构的方法，包括：在与将执行控制栅极之处相邻的区域中在选择栅极之下形成切口(undercut)。此区域包括选择栅极的拐角(corner)。通过生长牺牲层、去除牺牲层并且然后生长用于控制栅极的栅极电介质而使该拐角倒圆(round)。此工艺具有使拐角倒圆的作用，因而能减少电场从拐角放射到衬底中对于控制栅极和选择栅极之间的给定电压差可能出现不需要的载流子产生的区域。因此，对于控制栅极和选择栅极之间的给定电压差，由拐角处的电场引起的衬底中的载流子产生减少。通过减少载流子产生，在编程期间对于被擦除的、未选择的位的扰动较少。通过参照下列的描述以及附图可以更好地对此加以理解。
本文中所描述的半导体衬底可以是任何半导体材料或材料的组合，诸如砷化镓、锗硅、绝缘体上硅(SOI)、硅、单晶硅等及以上各项的组合。所示出的全部都是采用半导体材料的顶部部分。
图1所示为半导体器件10，其包括半导体衬底12、半导体衬底12上的栅极电介质14、在栅极电介质14的一部分上方的将用于选择栅极的导电层16以及导电层16上的抗反射涂层(ARC)18。所描述的示例中的衬底12为单晶硅。栅极电介质14可以是对栅极电介质而言常见的生长的氧化物，且其厚度可以是2纳米。也可使用高K电介质，并可能具有不同的厚度。导电层16在本示例中可以是150纳米，但也可以是其他的厚度，并且采用掺杂的多晶硅。导电层16已经根据图案被进行了蚀刻而留下了侧面，如图1所示。该侧面的底部部分具有相对较尖锐的拐角，该拐角可以称为下拐角。将对导电层16执行后续蚀刻，以提供对将要形成的选择栅极的边界的附加限定。
图2所示为执行各向同性蚀刻而去除与图1和2所示导电层16的侧面相邻的区域中的栅极电介质14，并且在下部拐角下方进行蚀刻而在下部拐角处留下位于导电层16下方的切口20之后的半导体器件10。对于栅极电介质14为氧化硅的情况，这容易使用HF湿法蚀刻来实现。也可使用其他的各向同性蚀刻。对于栅极电介质14为高K电介质的情况，可以使用不同的蚀刻剂，即在高K电介质和衬底12的半导体材料之间具有选择性的蚀刻剂。蚀刻剂极少具有完美的选择性，使得在此蚀刻期间在导电层16的下部拐角发生少量倒圆。此蚀刻将衬底12中与导电层16的侧面相邻的部分暴露。
在执行得到图2所示切口20的各向同性蚀刻之前，一种可能是执行特殊蚀刻，该特殊蚀刻在导电层16的侧面接触栅极电介质14之处蚀刻更多。此蚀刻是已知的但难以控制。如果此类蚀刻可以受到充分控制，则用此类蚀刻开始倒圆工艺可以是有益的。
图3所示为在衬底12的暴露的部分上以及导电层16的侧面上生长牺牲层22之后的半导体器件10。其厚度可以大约为5纳米。牺牲层22延伸到切口20中，并具有使下部拐角进一步倒圆的作用。牺牲层22可以为氧化硅。
图4所示为半导体器件10，该半导体器件10示出了可以称为反向掺杂(counterdoping)的掺杂类型与衬底12相反的注入24，以在导电层16的侧面与牺牲层22对准的衬底26中形成区域26。通常，衬底12具有轻的P掺杂。在本示例中，区域26是由注入24形成的N型。
图5所示为再次使用可以是HF的湿法蚀刻去除牺牲层22之后的半导体器件10。此蚀刻有效地去除牺牲层22，并使下部拐角进一步倒圆。切口20与下部拐角的倒圆相对应地在形状上有某种程度的改变。
图6所示为生长栅极电介质层28以填充切口20并使下部拐角进一步倒圆从而得到倒圆的下部拐角30之后的半导体器件10。在衬底12上生长栅极电介质层也会导致其在导电层16的侧面生长。栅极电介质层28的厚度可以大约为5纳米。倒圆的下部拐角30由形成切口20、生长牺牲层22、去除牺牲层22以及生长栅极电介质层28而得到。
图7所示为在栅极电介质层28和ARC 18上形成纳米晶的存储层32和绝缘材料之后的半导体器件10。存储层32可以是使用纳米晶作为电荷存储元件的电荷存储层。
图8所示为在存储层32上方沉积导电层34之后的半导体器件10。其可以是掺杂的多晶硅，这从处理的观点看是方便的，但也可以是其他导电材料。将在后续步骤中对导电层34图案化，以得到控制栅极。
图9所示为对ARC 18上方的导电层34蚀刻以在导电层16上方形成导电层34的侧面之后的半导体器件10。
图10所示为蚀刻导电层34和导电层16并且导电层16的所得部分形成选择栅极且导电层34的所得部分形成控制栅极之后的半导体器件10。
图11所示为形成漏极36和源极38而得到分裂栅极非易失性存储器单元之后的半导体器件10。
倒圆的拐角30有益于减小通常在拐角处形成的高电场。如果拐角较尖锐，则该电场较高。由于倒圆的拐角，电场较低。当在对其他单元编程期间未选择图11的存储器单元时，在控制栅极34和选择栅极16之间会产生电压差，而该电压差在拐角30处会产生电场延伸到衬底12中，包括存储层32的下方。如果电场足够高，则会产生不需要的载流子。如果这些载流子具有充足的能量，则会隧穿到附近的纳米晶。因此，通过减小尖锐度而得到倒圆的拐角30，减小了延伸到衬底12中的电场，并且因而减小能够隧穿到存储层32的纳米晶的载流子。
至此，应予以理解的是，提供了一种在半导体层上制造半导体器件的方法。该方法包括在半导体层上方形成选择栅极电介质层。该方法进一步包括在选择栅极电介质层上方形成选择栅极层。该方法进一步包括：通过去除选择栅极层的至少一部分，来形成选择栅极层的侧壁。该方法进一步包括：在选择栅极层的侧壁的至少一部分上以及选择栅极层的至少一部分下方，生长牺牲层。该方法进一步包括：去除牺牲层，以得到选择栅极层的侧壁的至少一部分的暴露表面以及在选择栅极层下方的半导体层的暴露表面。该方法进一步包括：在选择栅极层下方的半导体层的暴露表面的至少一部分以及选择栅极层的侧壁的至少一部分的暴露表面的至少一部分上方，形成控制栅极电介质层。该方法进一步包括。该方法进一步包括在控制栅极电介质层上方形成电荷存储层。该方法进一步包括在电荷存储层上方形成控制栅极层。该方法可具有进一步的特征：牺牲层包括由牺牲氧化物层和牺牲氮氧化物层组成的组中的一种。该方法可具有进一步的特征：形成电荷存储层的步骤包括形成包括由纳米晶和氮化物组成的组中的一种的层。该方法可包括：在去除牺牲层的步骤之前，将掺杂剂注入到半导体层中的至少一区域中，其中，半导体层的该区域与选择栅极层的侧壁相邻。该方法可包括：在生长牺牲层的步骤之前，去除选择栅极电介质层中位于选择栅极层之下的部分，以在选择栅极层下方形成切口。该方法可具有进一步的特征：生长牺牲层的步骤进一步包括在位于选择栅极层下方的切口中生长牺牲层。该方法可具有进一步的特征：去除选择栅极电介质层中位于选择栅极层之下的部分包括选择性地蚀刻选择栅极电介质层。该方法可进一步包括：在去除选择栅极电介质层中位于选择栅极层之下的部分以形成切口之前，在选择栅极层的侧壁中形成槽口(notch)，其中，该槽口形成在侧壁中与选择栅极电介质层相邻的区域中。该方法可具有进一步的特征：生长牺牲层的步骤进一步包括：在形成在侧壁中与选择栅极电介质层相邻的区域中的槽口中生长牺牲层。
此外，还描述了一种在半导体层上制造半导体器件的方法。该方法包括在半导体层上方形成选择栅极电介质层。该方法进一步包括在选择栅极电介质层上方形成选择栅极层。该方法进一步包括：通过去除选择栅极层的至少一部分，来形成选择栅极层的侧壁。该方法进一步包括：去除选择栅极电介质层中位于选择栅极层之下的部分，以在选择栅极层下方形成切口。该方法进一步包括：在选择栅极层的侧壁的至少一部分以及在选择栅极层下方的切口上，生长牺牲层。该方法进一步包括：去除牺牲层，以得到选择栅极层的侧壁的至少一部分的暴露表面以及在选择栅极层下方的半导体层的暴露表面。该方法进一步包括：在选择栅极层下方的半导体层的暴露表面的至少一部分以及选择栅极层的侧壁的至少一部分的暴露表面的至少一部分上方，形成控制栅极电介质层。该方法进一步包括在控制栅极电介质层上方形成电荷存储层。该方法进一步包括在电荷存储层上方形成控制栅极层。该方法可具有进一步的特征：去除选择栅极电介质层中位于选择栅极层之下的部分的步骤包括选择性蚀刻选择栅极电介质层。该方法可具有进一步的特征：牺牲层包括牺牲氧化物层和牺牲氮氧化物层中的至少一种。该方法可具有进一步的特征：形成电荷存储层的步骤包括形成包括纳米晶和氮化物中的至少一种的层。该方法可进一步包括：在生长牺牲层的步骤之后，将掺杂剂注入到半导体层中的至少一区域中，其中，半导体层的该区域与选择栅极层的侧壁相邻。该方法可进一步包括：在去除选择栅极电介质层中位于选择栅极层之下的部分以形成切口之前，在选择栅极层的侧壁中形成槽口，其中，该槽口形成在侧壁中与选择栅极电介质层相邻的区域中。该方法可具有进一步的特征：生长牺牲层的步骤进一步包括：在侧壁中与选择栅极电介质层相邻的区域中的槽口中生长牺牲层。
此外，还描述了一种在半导体层上制造半导体器件的方法。该方法包括在半导体层上方形成选择栅极电介质层。该方法进一步包括在选择栅极电介质层上方形成选择栅极层。该方法进一步包括：通过去除选择栅极层的至少一部分，来形成选择栅极层的侧壁。该方法进一步包括：在选择栅极层的侧壁中形成槽口，其中，槽口形成在侧壁中与选择栅极电介质层相邻的区域中。该方法进一步包括：去除选择栅极电介质层中位于选择栅极层之下的部分，以在选择栅极层下方形成切口。该方法进一步包括：在选择栅极层的侧壁的至少一部分、在选择栅极层下方的切口，以及在侧壁中与选择栅极电介质层相邻的区域中形成的槽口上，生长牺牲层。该方法进一步包括：去除牺牲层，以暴露选择栅极层的侧壁的至少一部分的表面以及在选择栅极层下方的半导体层的表面。该方法进一步包括：在选择栅极层下方的半导体层的暴露表面的至少一部分以及选择栅极层的侧壁的至少一部分的暴露表面的至少一部分的上方，形成控制栅极电介质层。该方法进一步包括在控制栅极电介质层上方形成电荷存储层。该方法进一步包括在电荷存储层上方形成控制栅极层。该方法可具有进一步的特征：去除选择电介质层中位于选择栅极层之下的部分的步骤包括选择性蚀刻选择栅极电介质层。该方法可具有进一步的特征：牺牲层包括牺牲氧化物层和牺牲氮氧化物层中的至少一种。该方法可具有进一步的特征：形成电荷存储层的步骤包括：形成包括纳米晶和氮化物中的至少一种的层。
虽然已经关于特定导电类型或电势极性来描述了本发明，但本领域技术人员应认识到，导电类型和电势极性可以相反。
此外，说明书和权利要求书中的术语“前”、“后”、“顶部”、“底部”、“上方”、“下方”等是用于描述性目的而未必用于描述永久性相对位置。应理解的是，如此使用的术语在适当的条件下是可互换的，以使本文所描述的本发明的实施例例如能够以不同于本文所示出的或者以其他方式描述的方位不同的方位来操作。
虽然本文中已经关于特定实施例描述了本发明，但在不脱离由随附的权利要求书所阐释的本发明的范围的情况下，可以做出各种修改和改变。例如，描述了顶部氧化物和底部氧化物，但可用其他绝缘材料替换。因此，说明书和附图将认为是示例性的而非限制性的，并且所有这样的修改都旨在落在本发明的范围内。本文针对特定实施例描述的任何益处、优点或解决问题的方案并非意图解释为任何或所有权利要求中的关键性的、所要求的或者必不可少的特征或要素。
此外，如本文中所使用的术语“一(a)”或“一个(an)”被定义为一个或多于一个。而且，权利要求中的介绍性短语例如“至少一个”和“一个或多个”的用法不应解释为暗示由不定冠词“一(a)”或“一个(an)”介绍的另一权利要求要素将包含这种介绍的权利要求要素的任何特定权利要求限定为仅包含一个此类要素的发明，即使当同一权利要求包括介绍性短语“一个或多个”或“至少一个”和诸如“一(a)”或“一个(an)”的不定冠词时也一样。这同样适用于定冠词的用法。
除非另外说明，否则诸如“第一”和“第二”的术语用于任意区分此类术语描述的要素。因此，这些术语未必意图指示此类要素在时间或其他方面的优选次序。
Claims (20)
1.一种用于在半导体层上制造半导体器件的方法，所述方法包括：
在所述半导体层上方形成选择栅极电介质层；
在所述选择栅极电介质层上方形成选择栅极层；
通过去除至少一部分所述选择栅极层，来形成所述选择栅极层的侧壁；
在所述选择栅极层的至少一部分所述侧壁上以及在至少一部分所述选择栅极层下方，生长牺牲层；
去除所述牺牲层，以得到所述选择栅极层的所述至少一部分侧壁的暴露表面以及在所述选择栅极层下方的所述半导体层的暴露表面；
在所述选择栅极层下方所述半导体层的至少一部分所述暴露表面以及所述选择栅极层的所述至少一部分侧壁的至少一部分所述暴露表面的上方，形成控制栅极电介质层；
在所述控制栅极电介质层上方形成电荷存储层；以及
在所述电荷存储层上方形成控制栅极层。
2.根据权利要求1所述的方法，其中，所述牺牲层包括由牺牲氧化物层和牺牲氮氧化物层组成的组中的一种。
3.根据权利要求1所述的方法，其中，形成所述电荷存储层的步骤包括：形成包括由纳米晶和氮化物组成的组中之一的层。
4.根据权利要求1所述的方法，进一步包括：在去除所述牺牲层的步骤之前，将掺杂剂注入到所述半导体层的至少一个区域中，其中，所述半导体层的所述区域与所述选择栅极层的所述侧壁相邻。
5.根据权利要求1所述的方法，进一步包括：在生长所述牺牲层的步骤之前，去除所述选择栅极电介质层中位于所述选择栅极层之下的部分，以在所述选择栅极层下方形成切口。
6.根据权利要求5所述的方法，其中，生长所述牺牲层的步骤进一步包括：在位于所述选择栅极层下方的所述切口中生长所述牺牲层。
7.根据权利要求5所述的方法，其中，去除所述选择栅极电介质层中位于所述选择栅极层之下的部分的步骤包括：选择性地蚀刻所述选择栅极电介质层。
8.根据权利要求5所述的方法，进一步包括：在去除所述选择栅极电介质层中位于所述选择栅极层之下的部分以形成所述切口之前，在所述选择栅极层的所述侧壁中形成槽口，其中，所述槽口形成在所述侧壁中与所述选择栅极电介质层相邻的区域中。
9.根据权利要求8所述的方法，其中，生长所述牺牲层的步骤进一步包括：在形成在所述侧壁中与所述选择栅极电介质层相邻的所述区域中的所述槽口中生长所述牺牲层。
10.一种用于在半导体层上制造半导体器件的方法，所述方法包括：
在所述半导体层上方形成选择栅极电介质层；
在所述选择栅极电介质层上方形成选择栅极层；
通过去除至少一部分所述选择栅极层，来形成所述选择栅极层的侧壁；
去除所述选择栅极电介质层中位于所述选择栅极层之下的部分，以在所述选择栅极层下方形成切口；
在所述选择栅极层的至少一部分所述侧壁以及在所述选择栅极层下方的所述切口上，生长牺牲层；
去除所述牺牲层，以得到所述选择栅极层的所述至少一部分侧壁的暴露表面以及在所述选择栅极层下方的所述半导体层的暴露表面；
在所述选择栅极层下方所述半导体层的至少一部分所述暴露表面以及所述选择栅极层的所述至少一部分侧壁的至少一部分所述暴露表面的上方，形成控制栅极电介质层；
在所述控制栅极电介质层上方形成电荷存储层；以及
在所述电荷存储层上方形成控制栅极层。
11.根据权利要求要求10所述的方法，其中，去除所述选择栅极电介质层中位于所述选择栅极层之下的部分的步骤包括：选择性蚀刻所述选择栅极电介质层。
12.根据权利要求10所述的方法，其中，所述牺牲层包括牺牲氧化物层和牺牲氮氧化物层中的至少一种。
13.根据权利要求10所述的方法，其中，形成所述电荷存储层的步骤包括：形成包括纳米晶和氮化物中至少一种的层。
14.根据权利要求10所述的方法，进一步包括：在生长所述牺牲层的步骤之后，将掺杂剂注入所述半导体层中的至少一个区域中，其中，所述半导体层的所述区域与所述选择栅极层的所述侧壁相邻。
15.根据权利要求10所述的方法，进一步包括：在去除所述选择栅极电介质层中位于所述选择栅极层之下的部分以形成所述切口之前，在所述选择栅极层的所述侧壁中形成槽口，其中，所述槽口形成在所述侧壁中与所述选择栅极电介质层相邻的区域中。
16.根据权利要求15所述的方法，其中，生长所述牺牲层的步骤进一步包括：在所述侧壁中与所述选择栅极电介质层相邻的所述区域中的所述槽口中生长所述牺牲层。
17.一种用于在半导体层上制造半导体器件的方法，所述方法包括：
在所述半导体层上方形成选择栅极电介质层；
在所述选择栅极电介质层上方形成选择栅极层；
通过去除至少一部分所述选择栅极层，来形成所述选择栅极层的侧壁；
在所述选择栅极层的所述侧壁中形成槽口，其中，所述槽口形成在所述侧壁中与所述选择栅极电介质层相邻的区域中；
去除所述选择栅极电介质层中位于所述选择栅极层之下的部分，以在所述选择栅极层下方形成切口；
在所述选择栅极层的至少一部分所述侧壁、在所述选择栅极层下方的所述切口、以及在所述侧壁中与所述选择栅极电介质层相邻的区域中形成的所述槽口上，生长牺牲层；
去除所述牺牲层，以暴露所述选择栅极层的所述至少一部分所述侧壁的表面以及在所述选择栅极层下方的所述半导体层的表面；
在所述选择栅极层下方的所述半导体层的至少一部分所述暴露表面以及所述选择栅极层的所述至少一部分侧壁的至少一部分所述暴露表面的上方，形成控制栅极电介质层；
在所述控制栅极电介质层上方形成电荷存储层；以及
在所述电荷存储层上方形成控制栅极层。
18.根据权利要求17所述的方法，其中，去除所述选择电介质层中位于所述选择栅极层之下的部分的步骤包括：选择性蚀刻所述选择栅极电介质层。
19.根据权利要求17所述的方法，其中，所述牺牲层包括牺牲氧化物层和牺牲氮氧化物层中的至少一种。
20.根据权利要求17所述的方法，其中，形成所述电荷存储层的步骤包括：形成包括纳米晶和氮化物中至少之一的层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/683,972 US7985649B1 (en) | 2010-01-07 | 2010-01-07 | Method of making a semiconductor structure useful in making a split gate non-volatile memory cell |
| US12/683,972 | 2010-01-07 | ||
| PCT/US2011/020029 WO2011084915A2 (en) | 2010-01-07 | 2011-01-03 | Method of making a semiconductor structure useful in making a split gate non-volatile memory cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102696108A true CN102696108A (zh) | 2012-09-26 |
| CN102696108B CN102696108B (zh) | 2015-05-06 |
Family
ID=44224943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180005566.8A Expired - Fee Related CN102696108B (zh) | 2010-01-07 | 2011-01-03 | 制造用于制造分裂栅极非易失性存储器单元的半导体结构的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7985649B1 (zh) |
| JP (1) | JP5761866B2 (zh) |
| CN (1) | CN102696108B (zh) |
| TW (1) | TWI528421B (zh) |
| WO (1) | WO2011084915A2 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8669609B2 (en) * | 2011-02-28 | 2014-03-11 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) cell for endurance and method of making |
| US8643123B2 (en) * | 2011-04-13 | 2014-02-04 | Freescale Semiconductor, Inc. | Method of making a semiconductor structure useful in making a split gate non-volatile memory cell |
| US8741704B2 (en) * | 2012-03-08 | 2014-06-03 | International Business Machines Corporation | Metal oxide semiconductor (MOS) device with locally thickened gate oxide |
| US8724399B2 (en) | 2012-04-20 | 2014-05-13 | Freescale Semiconductor, Inc. | Methods and systems for erase biasing of split-gate non-volatile memory cells |
| US9165652B2 (en) | 2012-08-20 | 2015-10-20 | Freescale Semiconductor, Inc. | Split-gate memory cells having select-gate sidewall metal silicide regions and related manufacturing methods |
| US8853027B2 (en) | 2012-10-01 | 2014-10-07 | Freescale Semiconductor, Inc. | Split gate flash cell |
| US9331182B2 (en) * | 2012-11-07 | 2016-05-03 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor devices with a gate conductor formed as a spacer, and methods for manufacturing the same |
| TWI493660B (zh) * | 2012-12-04 | 2015-07-21 | Macronix Int Co Ltd | 非揮發性記憶體及其製作方法 |
| US8884358B2 (en) * | 2013-01-24 | 2014-11-11 | Freescale Semiconductor, Inc. | Method of making a non-volatile memory (NVM) cell structure |
| US9331160B2 (en) | 2013-08-20 | 2016-05-03 | Freescale Semiconductor, Inc. | Split-gate non-volatile memory cells having gap protection zones |
| US9397176B2 (en) * | 2014-07-30 | 2016-07-19 | Freescale Semiconductor, Inc. | Method of forming split gate memory with improved reliability |
| US9589860B2 (en) | 2014-10-07 | 2017-03-07 | Nxp Usa, Inc. | Electronic devices with semiconductor die coupled to a thermally conductive substrate |
| US9875987B2 (en) | 2014-10-07 | 2018-01-23 | Nxp Usa, Inc. | Electronic devices with semiconductor die attached with sintered metallic layers, and methods of formation of such devices |
| US9698116B2 (en) | 2014-10-31 | 2017-07-04 | Nxp Usa, Inc. | Thick-silver layer interface for a semiconductor die and corresponding thermal layer |
| US9514945B2 (en) | 2014-12-12 | 2016-12-06 | Freescale Semiconductor, Inc. | Nanocrystal memory and methods for forming same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5267194A (en) * | 1991-08-30 | 1993-11-30 | Winbond Electronics Corporation | Electrically erasable programmable read-only-memory cell with side-wall floating gate |
| US6469341B1 (en) * | 1998-05-11 | 2002-10-22 | Mosel Vitelic, Inc. | Method and device for producing undercut gate for flash memory |
| US6573555B1 (en) * | 1999-04-23 | 2003-06-03 | Taiwan Semiconductor Manufacturing Company | Source side injection programming and tip erasing P-channel split gate flash memory cell |
| US6635922B1 (en) * | 1999-04-26 | 2003-10-21 | Taiwan Semiconductor Manufacturing Company | Method to fabricate poly tip in split gate flash |
| US7030444B2 (en) * | 2004-02-25 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Space process to prevent the reverse tunneling in split gate flash |
| CN1983638A (zh) * | 2005-12-15 | 2007-06-20 | 奇梦达股份公司 | 晶体管、存储单元、存储单元阵列及其形成方法 |
| US7253470B1 (en) * | 2006-08-10 | 2007-08-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Floating gate with unique profile by means of undercutting for split-gate flash memory device |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2902665A1 (de) * | 1979-01-24 | 1980-08-07 | Siemens Ag | Verfahren zum herstellen von integrierten mos-schaltungen in silizium-gate- technologie |
| US4794565A (en) * | 1986-09-15 | 1988-12-27 | The Regents Of The University Of California | Electrically programmable memory device employing source side injection |
| US5029130A (en) * | 1990-01-22 | 1991-07-02 | Silicon Storage Technology, Inc. | Single transistor non-valatile electrically alterable semiconductor memory device |
| JP2697392B2 (ja) * | 1991-07-30 | 1998-01-14 | ソニー株式会社 | 相補型半導体装置の製造方法 |
| JP2929944B2 (ja) * | 1994-09-09 | 1999-08-03 | 株式会社デンソー | 半導体装置の製造方法 |
| US6015736A (en) * | 1997-12-19 | 2000-01-18 | Advanced Micro Devices, Inc. | Method and system for gate stack reoxidation control |
| JPH11330468A (ja) * | 1998-05-20 | 1999-11-30 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| US6313498B1 (en) * | 1999-05-27 | 2001-11-06 | Actrans System Inc. | Flash memory cell with thin floating gate with rounded side wall, and fabrication process |
| TW432512B (en) * | 1999-11-16 | 2001-05-01 | Winbond Electronics Corp | Manufacturing of split-gate flash memory |
| US6451645B1 (en) * | 2000-07-12 | 2002-09-17 | Denso Corp | Method for manufacturing semiconductor device with power semiconductor element and diode |
| EP2323164B1 (en) * | 2000-08-14 | 2015-11-25 | SanDisk 3D LLC | Multilevel memory array and method for making same |
| JP2004343014A (ja) * | 2003-05-19 | 2004-12-02 | Sharp Corp | 半導体記憶装置、半導体装置、及びそれらの製造方法、並びに携帯電子機器、並びにｉｃカード |
| US7202170B2 (en) * | 2004-01-20 | 2007-04-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of improving etching profile of floating gates for flash memory devices |
| US7211858B2 (en) * | 2005-07-25 | 2007-05-01 | Freescale Semiconductor, Inc. | Split gate storage device including a horizontal first gate and a vertical second gate in a trench |
| JP2009054707A (ja) * | 2007-08-24 | 2009-03-12 | Renesas Technology Corp | 半導体記憶装置およびその製造方法 |
| JP2009088241A (ja) * | 2007-09-28 | 2009-04-23 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US8178406B2 (en) * | 2007-10-29 | 2012-05-15 | Freescale Semiconductor, Inc. | Split gate device and method for forming |
| US7795091B2 (en) * | 2008-04-30 | 2010-09-14 | Winstead Brian A | Method of forming a split gate memory device and apparatus |
| JP2010108976A (ja) * | 2008-10-28 | 2010-05-13 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP5538838B2 (ja) * | 2009-11-25 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2010
- 2010-01-07 US US12/683,972 patent/US7985649B1/en not_active Expired - Fee Related
-
2011
- 2011-01-03 CN CN201180005566.8A patent/CN102696108B/zh not_active Expired - Fee Related
- 2011-01-03 JP JP2012548063A patent/JP5761866B2/ja not_active Expired - Fee Related
- 2011-01-03 WO PCT/US2011/020029 patent/WO2011084915A2/en active Application Filing
- 2011-01-07 TW TW100100687A patent/TWI528421B/zh not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5267194A (en) * | 1991-08-30 | 1993-11-30 | Winbond Electronics Corporation | Electrically erasable programmable read-only-memory cell with side-wall floating gate |
| US6469341B1 (en) * | 1998-05-11 | 2002-10-22 | Mosel Vitelic, Inc. | Method and device for producing undercut gate for flash memory |
| US6573555B1 (en) * | 1999-04-23 | 2003-06-03 | Taiwan Semiconductor Manufacturing Company | Source side injection programming and tip erasing P-channel split gate flash memory cell |
| US6635922B1 (en) * | 1999-04-26 | 2003-10-21 | Taiwan Semiconductor Manufacturing Company | Method to fabricate poly tip in split gate flash |
| US7030444B2 (en) * | 2004-02-25 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Space process to prevent the reverse tunneling in split gate flash |
| CN1983638A (zh) * | 2005-12-15 | 2007-06-20 | 奇梦达股份公司 | 晶体管、存储单元、存储单元阵列及其形成方法 |
| US7253470B1 (en) * | 2006-08-10 | 2007-08-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Floating gate with unique profile by means of undercutting for split-gate flash memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US7985649B1 (en) | 2011-07-26 |
| TWI528421B (zh) | 2016-04-01 |
| JP5761866B2 (ja) | 2015-08-12 |
| TW201135816A (en) | 2011-10-16 |
| US20110165749A1 (en) | 2011-07-07 |
| JP2013516790A (ja) | 2013-05-13 |
| WO2011084915A3 (en) | 2011-10-06 |
| CN102696108B (zh) | 2015-05-06 |
| WO2011084915A2 (en) | 2011-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102696108B (zh) | 制造用于制造分裂栅极非易失性存储器单元的半导体结构的方法 | |
| CN104425284B (zh) | 基体鳍式场效晶体管不依赖栅极长度的气孔上覆硅架构 | |
| US10748922B2 (en) | Memory arrays and methods used in forming a memory array | |
| US8159018B2 (en) | Non-volatile memory device | |
| CN100524653C (zh) | 各向异性湿蚀刻的器件制造方法及对应器件 | |
| US20040014280A1 (en) | Non-Volatile memory cell and fabrication method | |
| CN102468326A (zh) | 接触电极制造方法和半导体器件 | |
| US10665469B2 (en) | Arrays of elevationally-extending strings of memory cells and methods used in forming an array of elevationally-extending strings of memory cells | |
| CN103563080A (zh) | 具有嵌入的栅电极的自对准碳电子装置 | |
| US8778762B2 (en) | Methods of forming vertically-stacked structures, and methods of forming vertically-stacked memory cells | |
| CN102282651A (zh) | 具有非平面浮动栅极的存储器晶体管及其制造方法 | |
| CN102945832B (zh) | 闪存器件的形成方法 | |
| CN103383962A (zh) | 半导体结构及其制造方法 | |
| JP2015037191A (ja) | 不揮発性メモリセル、高電圧トランジスタ、ならびに高ｋ金属ゲートトランジスタの一体化 | |
| US20170194444A1 (en) | Methods and structures for a split gate memory cell structure | |
| US20150115346A1 (en) | Semiconductor memory device and method for manufacturing the same | |
| CN110364531A (zh) | 存储器及其形成方法 | |
| CN106340520A (zh) | 半导体器件的形成方法 | |
| CN102543990B (zh) | 应变硅半导体结构 | |
| CN102637647A (zh) | 闪存的存储单元的形成方法 | |
| CN106206446A (zh) | 嵌入逻辑电路的快闪存储器的制作方法 | |
| CN111863826B (zh) | 图形化掩膜的制作方法及三维nand存储器的制作方法 | |
| CN104022119A (zh) | 分裂栅极非易失性存储器(nvm)单元及其方法 | |
| CN111540741A (zh) | 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法 | |
| KR100457227B1 (ko) | 플레시 이이피롬셀 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150506 Termination date: 20200103 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |