CN104766782A - 一种dmos产品碗口处多晶硅残留的处理方法 - Google Patents

一种dmos产品碗口处多晶硅残留的处理方法 Download PDF

Info

Publication number
CN104766782A
CN104766782A CN201410003410.1A CN201410003410A CN104766782A CN 104766782 A CN104766782 A CN 104766782A CN 201410003410 A CN201410003410 A CN 201410003410A CN 104766782 A CN104766782 A CN 104766782A
Authority
CN
China
Prior art keywords
processing method
etching
dmos
product
predetermined process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410003410.1A
Other languages
English (en)
Inventor
陈定平
朱爱兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201410003410.1A priority Critical patent/CN104766782A/zh
Publication of CN104766782A publication Critical patent/CN104766782A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Abstract

本发明提供一种DMOS产品碗口处多晶硅残留的处理方法，涉及半导体制造技术领域，为解决现有技术中DMOS产品碗口处多晶硅残留清除不彻底的问题而发明；所述处理方法包括如下步骤：使用各向同性的干刻机台对DMOS产品碗口处多晶硅残留进行刻蚀。本发明提供的方案刻蚀速率快，可彻底清除DMOS产品碗口处多晶硅残留，且刻蚀后的条宽损失和条宽均匀性满足产品的工艺要求。

Description

一种DMOS产品碗口处多晶硅残留的处理方法
技术领域
本发明涉及半导体制造技术领域，特别是指一种DMOS产品碗口处多晶硅残留的处理方法。
背景技术
目前，DMOS的两部二氧化硅湿刻分别是一次湿法刻蚀和二次湿法刻蚀，如图1所示，前者是沿a轨迹做Body用，BOE湿刻后注入；后者是沿b轨迹做Well用、湿刻后注入，两者均要求不损伤衬底(Si)所以要求湿法腐蚀、不容许干刻(Plasma Etch）。
DMOS产品在两步二氧化硅湿刻后侧壁凹进成碗口,多晶硅(Poly-Si)淀积后此处非常厚，刻蚀前如图1所示；干刻后往往留下残留c，如图2所示。刻蚀包括各向同性刻蚀和各向异性刻蚀，湿法腐蚀或微波产生等离子体刻蚀均为各向同性刻蚀，如图3所示；电压产生的等离子体刻蚀为各向异性，如图4所示，图3与图4中的d均为反应性离子，用于化学反应刻蚀；e均为轰击离子，用于物理反应刻蚀；f均为光刻胶，用于防止不需要刻蚀的地方被刻蚀掉；各向同性刻蚀与各向异性刻蚀相比化学反应刻蚀多于物理反应刻蚀。
现有干刻技术采用的反应离子RIE各向异性刻蚀机台，比如P5000或Lam4400只能做纵向(Y方向)刻蚀，增加过腐蚀时间的同时聚合物Polymer也会随着增加，反过来阻止干刻的进行，碗口处始终有多晶硅残留，如图2所示，达不到消除碗口处多晶硅残留的目的。
发明内容
本发明要解决的技术问题是提供一种DMOS产品碗口处多晶硅残留的处理方法，解决现有技术中DMOS产品碗口处多晶硅残留清除不彻底的问题。
为解决上述技术问题，本发明的实施例提供一种DMOS产品碗口处多晶硅残留的处理方法，包括如下步骤：
使用各向同性的干刻机台对DMOS产品碗口处多晶硅残留进行刻蚀。
上述的处理方法，其中，所述干刻机台在纵向刻蚀的同时也进行横向刻蚀。
上述的处理方法，其中，进行刻蚀的步骤具体如下：
在预设工艺压力的真空下，预设工艺时间内微波将四氟化碳CF4电离出反应性离子氟F*和碳C*，所述F*和所述C*分别与多晶硅Si和氧气O2发生化学反应而刻蚀。
上述的处理方法，其中，所述预设工艺压力为2.0托。
上述的处理方法，其中，所述微波的功率为1000瓦。
上述的处理方法，其中，所述CF4的浓度为1.5升/分钟。
上述的处理方法，其中，所述O2的浓度为0.5升/分钟。
上述的处理方法，其中，所述预设工艺时间为60秒。
上述的处理方法，其中，所述干刻机台的型号为AE2001。
本发明的上述技术方案的有益效果如下：
上述方案中，所述处理方法的刻蚀速率快，可彻底清除DMOS产品碗口处多晶硅残留，且刻蚀后的条宽损失和条宽均匀性满足产品的工艺要求。
附图说明
图1为现有技术中DMOS产品碗口处多晶硅淀积刻蚀前示意图；
图2为现有技术中DMOS产品碗口处多晶硅进行刻蚀后残留示意图；
图3为现有技术中各向同性刻蚀示意图；
图4为现有技术中各向异性刻蚀示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明针对现有的DMOS产品碗口处多晶硅残留清除不彻底的问题，提供一种DMOS产品碗口处多晶硅残留的处理方法，包括如下步骤：
使用各向同性的干刻机台对DMOS产品碗口处多晶硅残留进行刻蚀。
其中，所述干刻机台在纵向刻蚀的同时也进行横向刻蚀。
本发明实施例提供的所述处理方法中的所述干刻机台优先选择型号为AE2001，当然也可以选择其他能够达到技术目的的型号，在此不一一举例。
具体的，进行刻蚀的步骤具体如下：
在预设工艺压力的真空下，预设工艺时间内微波将四氟化碳CF4电离出反应性离子氟F*和碳C*，所述F*和所述C*分别与多晶硅Si和氧气O2发生化学反应而刻蚀。
由于各向同性干刻机根据常规菜单进行操作时反应速度慢、条宽损失过大、条宽均匀性差，所以本发明实施例提供的所述处理方法对菜单进行了改进：其中，所述预设工艺压力为2.0托；所述微波的功率为1000瓦；所述CF4的浓度为1.5升/分钟；所述O2的浓度为0.5升/分钟；所述预设工艺时间为60秒。本发明实施例提供的所述处理方法的具体执行菜单如表1所示：
参数 单位 数值
微波功率 瓦 1000
工艺压力 托 2.0
四氟化碳（CF4） 升/分钟 1.5
氧气（O2） 升/分钟 0.5
工艺温度 ℃ 90
工艺时间 秒 60
表1本发明实施例所述处理方法具体执行菜单的参数表
本发明实施例提供的所述处理方法在工艺压力为2.0托的真空下，功率为1000瓦的微波将浓度为1.5升/分钟的CF4电离成反应性离子氟F*和碳C*，所述F*和所述C*分别与多晶硅Si和浓度为0.5升/分钟的氧气O2发生化学反应而蚀刻,反应式为：CF4→CF3+F*，Si+4F*→SiF4，O2+C*→CO2。其中，本发明实施例提供的所述处理方法中工艺温度为90℃，工艺时间为60秒。由于化学反应是各项同性的，所以可横向消除台阶处厚的多晶硅。
本发明实施例提供的所述处理方法调大CF4加快了刻蚀速率，调小O2增加了反应时的侧壁副产物淀积，增加了条宽，且能够完全消除DMOS产品碗口处多晶硅残留，条宽均匀性差也符合工艺要求。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种DMOS产品碗口处多晶硅残留的处理方法，其特征在于，包括如下步骤：
使用各向同性的干刻机台对DMOS产品碗口处多晶硅残留进行刻蚀。
2.根据权利要求1所述的处理方法，其特征在于，所述干刻机台在纵向刻蚀的同时也进行横向刻蚀。
3.根据权利要求1所述的处理方法，其特征在于，进行刻蚀的步骤具体如下：
在预设工艺压力的真空下，预设工艺时间内微波将四氟化碳CF4电离出反应性离子氟F*和碳C*，所述F*和所述C*分别与多晶硅Si和氧气O2发生化学反应而刻蚀。
4.根据权利要求3所述的处理方法，其特征在于，所述预设工艺压力为2.0托。
5.根据权利要求3所述的处理方法，其特征在于，所述微波的功率为1000瓦。
6.根据权利要求3所述的处理方法，其特征在于，所述CF4的浓度为1.5升/分钟。
7.根据权利要求3所述的处理方法，其特征在于，所述O2的浓度为0.5升/分钟。
8.根据权利要求3所述的处理方法，其特征在于，所述预设工艺时间为60秒。
9.根据权利要求1所述的处理方法，其特征在于，所述干刻机台的型号为AE2001。
CN201410003410.1A 2014-01-03 2014-01-03 一种dmos产品碗口处多晶硅残留的处理方法 Pending CN104766782A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410003410.1A CN104766782A (zh) 2014-01-03 2014-01-03 一种dmos产品碗口处多晶硅残留的处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410003410.1A CN104766782A (zh) 2014-01-03 2014-01-03 一种dmos产品碗口处多晶硅残留的处理方法

Publications (1)

Publication Number Publication Date
CN104766782A true CN104766782A (zh) 2015-07-08

Family

ID=53648545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410003410.1A Pending CN104766782A (zh) 2014-01-03 2014-01-03 一种dmos产品碗口处多晶硅残留的处理方法

Country Status (1)

Country Link
CN (1) CN104766782A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887914A (zh) * 2019-03-07 2019-06-14 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902994B2 (en) * 2003-08-15 2005-06-07 United Microelectronics Corp. Method for fabricating transistor having fully silicided gate
CN103151256A (zh) * 2011-12-06 2013-06-12 上海华虹Nec电子有限公司 去除栅极边墙下残留多晶硅的干法刻蚀方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902994B2 (en) * 2003-08-15 2005-06-07 United Microelectronics Corp. Method for fabricating transistor having fully silicided gate
CN103151256A (zh) * 2011-12-06 2013-06-12 上海华虹Nec电子有限公司 去除栅极边墙下残留多晶硅的干法刻蚀方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
樱井良文等: "《新陶瓷超精密工学》", 31 August 1984 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887914A (zh) * 2019-03-07 2019-06-14 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法

Similar Documents

Publication Publication Date Title
TWI671786B (zh) 清潔高深寬比通孔
KR20190049482A (ko) 스택 내에 피처들을 에칭하기 위한 방법
CN105244372A (zh) 对被处理体进行处理的方法
KR20150109401A (ko) 실리콘 질화물 유전체 필름을 패터닝하는 방법
WO2003037497A2 (en) Method of etching high aspect ratio features
JP2011527486A5 (zh)
KR102280572B1 (ko) 플라즈마 처리 방법
CN108847391B (zh) 一种非等离子干法刻蚀方法
KR20160075330A (ko) 실리콘 에칭 및 세정
KR102287682B1 (ko) 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정
JP2017112293A (ja) 溝を有するシリコンカーバイド基板の製造方法
TW201426861A (zh) 半導體結構的刻蝕方法
CN103208421A (zh) 一种提高氮化硅层和氧化层刻蚀选择比的方法
CN104766782A (zh) 一种dmos产品碗口处多晶硅残留的处理方法
JP6579786B2 (ja) プラズマエッチング方法
TWI806871B (zh) 多孔低介電常數介電蝕刻
JP2009206130A (ja) ドライエッチング方法及びドライエッチング装置
JP5642427B2 (ja) プラズマ処理方法
CN103681306A (zh) 一种平缓光滑侧壁形貌的氮氧硅刻蚀方法
WO2016177251A1 (zh) 一种干刻蚀方法
JP2010034155A (ja) テクスチャー形成方法及び真空処理装置
CN103871865A (zh) 一种清洁等离子体反应腔侧壁的方法
JP2007141918A (ja) ドライエッチング方法
CN103861844A (zh) Pad刻蚀机台工艺腔的清洁方法
CN103187293B (zh) 半导体器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150708