CN105244372A - 对被处理体进行处理的方法 - Google Patents

对被处理体进行处理的方法 Download PDF

Info

Publication number
CN105244372A
CN105244372A CN201510378428.4A CN201510378428A CN105244372A CN 105244372 A CN105244372 A CN 105244372A CN 201510378428 A CN201510378428 A CN 201510378428A CN 105244372 A CN105244372 A CN 105244372A
Authority
CN
China
Prior art keywords
gas
oxide regions
handled object
plasma
fluorocarbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510378428.4A
Other languages
English (en)
Other versions
CN105244372B (zh
Inventor
渡边光
本田昌伸
辻晃弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN105244372A publication Critical patent/CN105244372A/zh
Application granted granted Critical
Publication of CN105244372B publication Critical patent/CN105244372B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Abstract

本发明提供对被处理体进行处理的方法。一实施方式的方法为对被处理体进行处理而形成从氧化区域通过两个隆起区域之间到达基底层的开口的方法。该方法包括：(1)在氧化区域形成使氮化区域的第二部分在两个隆起区域之间露出的开口的工序；和(2)对开口内的氧化硅制的残渣和第二部分进行蚀刻的工序。在对残渣和第二部分进行蚀刻的工序中，通过将被处理体暴露于包含含有氢气体和NF3气体的混合气体的等离子体中使残渣和第二部分变质，而形成变质区域，并将该变质区域除去。

Description

对被处理体进行处理的方法
技术领域
本发明的实施方式涉及对被处理体进行处理的方法。
背景技术
在具有鳍型场效应晶体管这样的元件的电子器件的制造中，为了形成接点而使用SAC(Self-AlignedContact：自对准接触)加工。
作为SAC加工的对象的被处理体具有基底层、两个隆起区域、氮化区域和氧化区域。基底层例如为多晶硅层。两个隆起区域例如为栅极，由多晶硅构成。这些隆起区域相互离开地设置在基底层上。氮化区域为氮化硅制，设置成为覆盖两个隆起区域和基底层。氧化区域为氧化硅制，设置成覆盖氮化区域。
在SAC加工中，从氧化区域的表面通过两个隆起区域之间的区域到达基底层的孔形成于氧化区域。一般来说，在SAC加工中，为了形成这样的开口，使用碳氟化合物气体的等离子体将氧化区域蚀刻，将与基底层相接的氮化区域蚀刻。此外，在专利文献1中记载有这样的SAC加工。
现有技术文献
专利文献
专利文献1：日本特开2000-307001号公报
发明内容
发明想要解决的技术问题
在利用碳氟化合物气体的等离子体进行的氧化区域的蚀刻中，孔的底、特别是在氮化区域的角部产生由氧化硅形成的残渣。所以，所形成的孔的底的宽度变窄。即使为了将这样的形状的孔加工得更深，要对氮化区域进行蚀刻，也无法充分进行该氮化区域的蚀刻。另外，隆起区域覆盖的氮化区域，特别是氮化区域的角部被碳氟化合物气体的等离子体中的活性种例如氟的活性种削掉。
因而，在SAC中，需要减少覆盖隆起区域的氮化区域的削减，并且对孔这样的开口内的残渣和基底层正上方的氮化区域进行蚀刻
用于解决技术问题的技术方案
一个方面中，提供一种对被处理体进行处理的方法。被处理体包括：基底层；在该基底层上相互离开地设置的两个隆起区域；氮化硅制的氮化区域，其包括覆盖两个隆起区域的第一部分和覆盖基底层的第二部分；和覆盖氮化区域的氧化硅制的氧化区域。本方法是对被处理体进行处理而形成从氧化区域通过两个隆起区域之间到达基底层的开口的方法。该方法包括：(1)在氧化区域形成在两个隆起区域之间使第二部分露出的开口的工序(以下称为“第一工序”)；和(2)对开口内的氧化硅制的残渣和第二部分进行蚀刻的工序(以下称为“第二工序”)，将被处理体暴露于包含含氢气体和NF3气体的混合气体的等离子体中使残渣和第二部分变质而形成变质区域，将该变质区域除去。
在该方法中，使残渣化学地变质为氟硅酸铵而形成变质区域，将该变质区域除去。因而，能够除去孔底的残渣。另外，也能够使氮化硅制的第二部分变质为氟硅酸铵而除去。并且，由于在现有的碳氟化合物气体的等离子体中不能除去残渣，所以至除去第二部分为止，覆盖隆起区域的氮化区域即第一部分、特别是该第一部分的肩部被大幅削掉，但根据本方法，由于残渣被除去，所以能够减少第二部分的除去中的第一部分的削减。
在一实施方式中，第二工序所使用的混合气体可以包含H2气体和NF3气体。根据混合气体，能够将残渣和第二部分一并除去。
在一实施方式中，第二工序包括：(2a)将被处理体暴露于包含NH3气体和NF3气体的混合气体的等离子体中形成变质区域，并将该变质区域除去的工序；和(2b)将被处理体暴露于包含H2气体和NF3气体的混合气体的等离子体中形成变质区域，并将该变质区域除去的工序。
为了使氧化硅变质为氟硅酸铵，需要利用混合气体生成氟化铵。在混合气体包含NH3气体和NF3气体的情况下，能够通过产生低解离的等离子体来生成氟化铵。因而，能够减少成为氮化硅的削减的原因的氟和HF的活性种的产生量，能够相对于氮化硅以比较高的选择性对氧化硅进行蚀刻。另一方面，在混合气体使用含H2气体和NF3气体的混合气体的情况下，能够通过产生高解离的等离子体来生成氟化铵。在使用含H2气体和NF3气体的混合气体的情况下，在高解离的等离子体中生成比较多的氟和HF的活性种。因而，相对于氮化硅的蚀刻的氧化硅的蚀刻选择性变低，但是能够提高氮化硅的蚀刻率。
在上述实施方式中，残渣和第二部分的除去的初始阶段、特别在残渣的除去时，通过使用含NH3气体和NF3气体的混合气体，能够抑制在进行残渣的除去的期间中的第一部分的削减。接着，通过使用含NH3气体和NF3气体的混合气体，能够提高第二部分的蚀刻率。因而，能够进一步减少第一部分的削减，并将残渣和第二部分除去。
在一实施方式中，可以通过对被处理体进行加热而将变质区域除去。或者，在一实施方式中，可以将被处理体暴露于通过将正离子引到电容耦合型的等离子体处理装置的硅制的上部电极而从该上部电极放出的二次电子中，从而将变质区域除去。
在一实施方式中，第一工序包括：(1a)在氮化区域上和氧化区域上形成保护膜的工序(以下称为“第三工序”)，即，将被处理体暴露于碳氟化合物气体的等离子体中，在氮化区域上形成比形成于氧化区域上的保护膜比厚的保护膜；和(1b)对氧化区域进行蚀刻的工序(以下称为“第四工序”)，即，将被处理体暴露于碳氟化合物气体的等离子体中。在该实施方式中，在第三工序中向载置被处理体的载置台供给的高频偏置电力小于在第四工序中向载置台供给的高频偏置电力，在第三工序中，被处理体的温度设定为60℃以上250℃以下的温度。在一实施方式中，第三工序和第四工序可以交替反复进行。另外，在一实施方式中，可以在第三工序中不将高频偏置电力供给到载置台。另外，在一实施方式中，在第三工序中作为碳氟化合物气体可以使用包含C4F6、C4F8和C6F6之中至少一种的气体。
在60℃以上250℃以下的温度环境下，形成于氮化区域上的碳氟化合物的保护膜的厚度，比形成于氧化区域上的该保护膜的厚度大。另外，在被供给比较低的偏置电力的状态下，氮化区域的蚀刻率变低。因而，根据所述实施方式，能够在第三工序中在氮化区域上形成厚的保护膜，能够在第四工序中选择地对氧化区域进行蚀刻时抑制氮化区域的削减。
在一实施方式中，第一工序包括：(1c)将被处理体暴露于包含碳氟化合物气体的处理气体的等离子体中的工序(以下称为“第五工序”)，对氧化区域进行蚀刻且在该氧化区域上形成包含碳氟化合物的堆积物；和(1d)利用堆积物中包含的碳氟化合物的自由基对氧化区域进行蚀刻的工序(以下称为“第六工序”)。在该实施方式中，第五工序和第六工序交替反复进行。
在该实施方式中，氧化区域被第五工序中生成的碳氟化合物气体的等离子体蚀刻，在该氧化区域上形成堆积物。接着，在第六工序中使用堆积物中包含的碳氟化合物的自由基进一步将氧化区域蚀刻。另外，在第六工序中，堆积物的量减少，因而再次进行第五工序，由此进一步进行氧化区域的蚀刻。通过使该第五工序和第六工序交替反复进行，能够防止氧化区域、即氧化硅膜的蚀刻的停止。其结果是能够继续进行氧化区域的蚀刻。
在一实施方式中，在第六工序中，被处理体可以暴露于稀有气体的等离子体中。在该实施方式中，稀有气体原子的离子与堆积物碰撞，由此该堆积物中的碳氟化合物自由基对氧化区域进行蚀刻。此外，在一实施方式的第六工序中，实质上也可以不供给碳氟化合物气体。
一实施方式的方法还包括在第一部分和第二部分上形成另外的保护膜的工序，形成该另外的保护膜的工序在第一工序与第二工序之间进行。形成另外的保护膜的工序中，可以进行碳氟化合物气体的等离子体处理。即，另外的保护膜可以为含碳氟化合物的保护膜。对保护膜的形成有帮助的分子的量在隆起区域的顶部附近多，在形成于氧化区域的开口的深部变少。因而，保护膜的膜厚在隆起区域的顶部附近变大，在开口的深部附近变小。因而，能够进一步抑制第一部分的削减，且对残渣和第二部分进行蚀刻。
一实施方式的方法还包括实施用于除去形成有所述开口的被处理体上的有机物的灰化处理的工序。形成另外的保护膜的工序能够在实施灰化处理的工序与第二工序之间实施。
发明效果
如以上说明的方式，在SAC加工中，能够减少覆盖隆起区域的氮化区域的削减，且能够对孔这样的开口内的残渣和基底层正上方的氮化区域进行蚀刻。
附图说明
图1是表示一实施方式所涉及的对被处理体进行处理的方法的流程图。
图2是表示被处理体的一个例子的截面图。
图3是概略地表示一实施方式所涉及的等离子体处理装置的图。
图4是表示图1所示的工序S1的一实施方式的流程图。
图5是表示与图4所示的各工序相关的被处理体的截面的图。
图6是表示与图4所示的各工序相关的被处理体的截面的图。
图7是表示与图4所示的各工序相关的被处理体的截面的图。
图8是表示图1所示的工序S1的另一实施方式的流程图。
图9是表示与图8所示的各工序相关的被处理体的截面的图。
图10是表示图1所示的工序S3的一实施方式的流程图。
图11是表示与图10所示的各工序相关的被处理体的截面图。
图12是表示图1所示的工序S3的另一实施方式的流程图。
图13是表示与图12所示的各工序相关的被处理体的截面的图。
图14是表示与图12所示的各工序相关的被处理体的截面的图。
图15是表示另一实施方式所涉及的对被处理体进行处理的方法的流程图。
图16表示与图15所示的方法的若干工序相关的被处理体的截面的图。
图17是表示又另一实施方式所涉及的对被处理体进行处理的方法的流程图。
图18是表示又另一实施方式所涉及的对被处理体进行处理方法的流程图。
图19是表示在实验例1、比较实验例1和比较实验例2中测量到的各种尺寸的图。
附图标记说明
10…等离子体处理装置；12…处理容器；ESC…静电吸盘；LE…下部电极；30…上部电极；34…电极板；40…气体源组；50…排气装置；62…第一高频电源；64…第二高频电源；70…电源；Cnt…控制部；W…晶片；100…基底层；102…隆起区域；104…氮化区域；104a…第一部分；104b…第二部分；106…氧化区域；106b…残渣；104c、106c…变质区域。
具体实施方式
以下，参照附图对各种的实施方式详细进行说明。其中，在各附图中，对相同或者相当的部分标注相同的附图标记。
图1是表示一实施方式所涉及的对被处理体进行处理的方法的流程图。图1所示的方法MT是在被处理体(以下称为“晶片W”)形成开口的方法。该方法MT在一个例子中，能够用于在图2所示的被处理体形成孔这样的开口。
图2是表示被处理体的一个例子的截面图。图2所示的晶片W包括基底层100、多个隆起区域102、氮化区域104、氧化区域106和掩模108。该晶片W例如为能够在鳍型电场效应晶体管的制造中得到的生产物。
基底层100例如能够由多晶硅构成。基底层100在一个例子中为设置于基板的鳍型电场效应晶体管的鳍状区域，具有由一对侧面和在该一对侧面的上端之间延伸的上表面规定的形状。在一个例子中，基底层100能够具有大致长方体形状。
多个隆起区域102是设为比基底层100向上方隆起的区域。多个隆起区域102在基底层100上相互离开地设置。例如，多个隆起区域102相互离开地大致平行地排列。这些隆起区域102在一个例子中为鳍型电场效应晶体管的栅极区域，能够为多晶硅制的区域。在该一个例子中，隆起区域102在与作为鳍状区域的基底层100延伸的方向正交的方向上延伸，具有由一对侧面和在该一对侧面的上端之间延伸的上表面规定的形状。例如隆起区域102能够具有大致长方体形状。此外，如果隆起区域102的个数为2以上，则能够为任意的个数。
氮化区域104由氮化硅构成，包括第一部分104a和第二部分104b。第一部分104a设置成覆盖隆起区域102。第一部分104a与隆起区域102的表面相接(接触)。另外，第二部分104b与第一部分104a相连，在相邻的隆起区域102之间设置在基底层100上。
氧化区域106由氮化硅构成。氧化区域106设置成覆盖氮化区域104。即，氧化区域106以覆盖氮化区域104的方式埋入相邻的隆起区域102之间，在隆起区域102和氮化区域104的上方提供大致平坦的面。该氧化区域106在一个例子中能够为鳍型电场效应晶体管的层间绝缘层。
在氧化区域106上设置有掩模108。掩模108具有在相邻的隆起区域102间的上方开口的图案。该掩模108由有机膜构成。此外，掩模108能够通过光刻法作成。
方法MT用于在相邻的隆起区域102之间形成从氧化区域106的上表面到达基底层100的上表面的开口。即，用于在相邻的隆起区域102之间自对准地形成开口例如孔。以下，以形成于晶片W的开口为孔的情况继续说明。该孔在一个例子中能够成为与鳍状区域的源极或者漏极连接的接点用的孔。
以下，对能够利用于方法MT的实施的等离子体处理装置进行说明。图3是概略地表示一实施方式所涉及的等离子体处理装置的图。图3所示的等离子体处理装置10为电容耦合型等离子体蚀刻装置，具有处理容器12。处理容器12具有大致圆筒形状。处理容器12例如由铝构成，其内壁面被实施阳极氧化处理。该处理容器12安全接地。
在处理容器12的底部上设置有大致圆筒状的支承部14。支承部14例如由绝缘材料构成。支承部14在处理容器12内从处理容器12的底部在铅垂方向上延伸。另外，在处理容器12内设置有载置台PD。载置台PD由支承部14支承。
载置台PD在其上表面保持晶片W。载置台PD具有下部电极LE和静电吸盘ESC。下部电极LE包括第一板部件18a和第二板部件18b。第一板部件18a和第二板部件18b例如由铝等金属构成，呈大致圆盘形状。第二板部件18b设置在第一板部件18a上，与第一板部件18a电连接。
在第二板部件18b上设置有静电吸盘ESC。静电吸盘ESC具有将作为导电膜的电极配置在一对绝缘层或者绝缘片间的构造。直流电源22经由开关23与静电吸盘ESC的电极电连接。该静电吸盘ESC利用因来自直流电源22的直流电压而产生的库仑力等静电力对晶片W进行吸附。由此，静电吸盘ESC能够保持晶片W。
在第二板部件18b的周缘部上以包围晶片W的边缘和静电吸盘ESC的方式配置有聚焦环FR。聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR由根据蚀刻对象的膜的材料而适当选择的材料构成，例如能够由石英构成。
在第二板部件18b的内部设置有制冷剂流路24。制冷剂流路24构成温度调节机构。从设置在处理容器12的外部的冷却单元经由配管26a对制冷剂流路24供给制冷剂。供给到制冷剂流路24的制冷剂经由配管26b返回到冷却单元。这样，制冷剂以循环的方式供给到制冷剂流路24。通过控制该制冷剂的温度，来控制由静电吸盘ESC支承的晶片W的温度。
另外，在等离子体处理装置10设置有气体供给线28。气体供给线28将来自传热气体供给机构的传热气体例如He气体供给到静电吸盘ESC的上表面与晶片W的背面之间。
另外，在等离子体处理装置10设置有作为加热元件的加热器HT。加热器HT例如埋入在第二板部件18b内。加热器HT与加热器电源HP连接。从加热器电源HP向加热器HT供给电力，由此来调整载置台PD的温度，来调整载置于该载置台PD上的晶片W的温度。此外，加热器HT可以内置于静电吸盘ESC。
另外，等离子体处理装置10具有上部电极30。上部电极30在载置台PD的上方与该载置台PD相对配置。下部电极LE和上部电极30相互大致平行地设置。在上述上部电极30与下部电极LE之间提供用于对晶片W进行等离子体处理的处理空间S。
上部电极30经由绝缘性屏蔽部件32被支承于处理容器12的上部。在一个实施方式中，上部电极30能够构成为从载置台PD的上表面、即晶片载置面起的铅垂方向上的距离可变。上部电极30能够包括电极板34和电极支承体36。电极板34面对处理空间S，在该电极板34设置有多个气体排出孔34a。该电极板34在一个实施方式中由硅构成。
电极支承体36是能够装卸地支承电极板34的部件，例如能够由铝等导电性材料构成。该电极支承体36能够具有水冷构造。在电极支承体36的内部设置有气体扩散室36a。与气体排出孔34a连通的多个气体流通孔36b从该气体扩散室36a向下方延伸。另外，在电极支承体36形成有将处理气体导入气体扩散室36a的气体导入口36c，气体供给管38与该气体导入口36c连接。
气体源组40经由阀门组42和流量控制器组44与气体供给管38连接。气体源组40具有多个气体源。多个气体源能够包括碳氟化合物气体的来源、氧气(O2气体)的来源、稀有气体的来源、惰性气体的来源、NF3气体的来源、NH3气体的来源和氢气体(H2气体)的来源。此外，惰性气体能够为氮气(N2气体)。另外，稀有气体的来源能够为Ar气体、He气体等任意的稀有气体的来源。另外，碳氟化合物气体能够为包含C4F6、C4F8和C6F6之中至少一种的气体。
阀门组42包括多个阀门，流量控制器组44包括质量流量控制器等多个流量控制器。气体源组40的多个气体源的各个经由阀门组42的对应的阀门和流量控制器组44的对应的流量控制器与气体供给管38连接。
另外，在等离子体处理装置10中，沿着处理容器12的内壁可装卸地设置有沉积物屏蔽件46。沉积物屏蔽件46也设置在支承部14的外周。沉积物屏蔽件46是防止蚀刻副产物(沉积物)附着在处理容器12的部件，能够通过在铝件上覆盖Y2O3等陶瓷而构成。
在处理容器12的底部侧且支承部14与处理容器12的侧壁之间设置有排气板48。排气板48例如能够通过在铝件上覆盖Y2O3等陶瓷而构成。在该排气板48的下方且在处理容器12设置有排气口12e。排气装置50经由排气管52与排气口12e连接。排气装置50具有涡轮分子泵等真空泵，能够将处理容器12内的空间减压至所期望的真空度。另外，在处理容器12的侧壁设置有晶片W的搬入搬出口12g，该搬入搬出口12g能够通过闸阀54开闭。
另外，等离子体处理装置10还包括第一高频电源62和第二高频电源64。第一高频电源62是产生等离子体生成用的第一高频电力的电源，产生27～100MHz的频率、一例中为40MHz的高频电力。第一高频电源62经由匹配器66与下部电极LE连接。匹配器66是用于使第一高频电源62的输出阻抗和负载侧(下部电极LE侧)的输入阻抗匹配的电路。
第二高频电源64是产生用于将离子引入晶片W的第二高频电力、即高频偏置电力的电源，产生400kHz～13.56MHz的范围内的频率、在一个例子中为13MHz的高频偏置电力。第二高频电源64经由匹配器68与下部电极LE连接。匹配器68是用于使第二高频电源64的输出阻抗和负载侧(下部电极LE侧)的输入阻抗匹配的电路。
另外，等离子体处理装置10还具有电源70。电源70与上部电极30连接。电源70对上部电极30施加用于将存在于处理空间S内的正离子引入到电极板34的电压。在一个例子中，电源70为产生负的直流电压的直流电源。在另一个例子中，电源70也可以为产生较低频的交流电压的交流电源。从电源70施加到上部电极的电压能够为-150V以下的电压。即，由电源70施加到上部电极30的电压能够为绝对值在150V以上的负的电压。当从电源70对上部电极30施加这样的电压时，存在于处理空间S的正离子与电极板34碰撞。由此，从电极板34放出二次电子和/或者硅。
另外，在一实施方式中，等离子体处理装置10还具有控制部Cnt。该控制部Cnt为具有处理器、存储部、输入装置、显示装置等的计算机，对等离子体处理装置10的各部进行控制。具体而言，控制部Cnt连接有阀门组42、流量控制器组44、排气装置50、第一高频电源62、匹配器66、第二高频电源64、匹配器68、电源70、加热器电源HP和冷却单元。
控制部Cnt按照基于所输入的处理方案的程序进行动作，送出控制信号。利用来自控制部Cnt的控制信号，能够控制从气体源组供给的气体的选择和流量、排气装置50的排气、来自第一高频电源62和第二高频电源64的电力供给、来自电源70的电压施加、加热器电源HP的电力供给、来自冷却单元的制冷剂流量和制冷剂温度。
再次参照图1，与控制部Cnt的各种控制一起对方法MT的各工序详细地进行说明。如图1所示，在方法MT中，首先实施工序S1。在工序S1中，在氧化区域106形成使第二部分104b在相邻的隆起区域102之间露出的开口。图4是表示图1所示的工序S1的一实施方式的流程图。以下，与图4一起参照图5、图6和图7。图5、图6和图7是表示与图4所示的各工序相关的被处理体的截面的图。
如图4所示，一实施方式的工序S1包括工序SA11～工序SA17。在工序SA11中，使图2所示的晶片W的氧化区域106变质，由此形成有变质区域。具体而言，在工序SA11中，晶片W暴露于第一气体的等离子体中。该第一气体包含氢、氮和氟。例如，第一气体能够为H2气体、N2气体和NF3气体的混合气体或者NH3气体和NF3气体的混合气体。另外，第一气体也可以包含Ar气体等稀有气体。晶片W暴露于该第一气体的等离子体中时，构成氧化区域106的氧化硅变质为氟硅酸铵((NH4)2SiF6)。由此，如图5的(a)所示，氧化区域106的至少一部分变质为变质区域106a。
在使用等离子体处理装置10进行工序SA11的情况下，控制部Cnt控制阀门组42和流量控制器组44，使得从气体源组40进行所述第一气体供给。另外，控制部Cnt为了使第一气体激励，控制第一高频电源62以将高频电力供给到下部电极LE。
在工序SA11中，处理容器12内的压力例如设定为400mTorr～600mTorr(53.33Pa～79.99Pa)的压力。另外，从第一高频电源62供给的高频电力例如设定为800W～1200W之间的电力。另外，在工序SA11中，可以不供给来自第二高频电源64的高频偏置电力。另外，在作为第一气体使用H2气体、N2气体和NF3气体的混合气体的情况下，该混合气体中的NF3气体和H2气体的分压被控制为1：2～1：10的范围内的分压例如为1：2.5的分压。另外，晶片W的温度被控制为60℃以下的温度例如0℃的温度。因此，控制部Cnt能够控制等离子体处理装置10的加热器电源HP，来调整载置台PD的温度。另外，工序SA11的处理时间能够设定为30秒～60秒。
接着，在一实施方式的工序S1中，进行工序SA12。在工序SA12中，变质区域106a被除去。在一个例子中，通过对晶片W进行加热而将变质区域106a除去。在该例中，晶片W例如能够加热到60℃～250℃的温度范围内的温度。在等离子体处理装置10中晶片W被加热的情况下，控制部Cnt控制加热器电源HP，由此对载置台PD的温度进行调整。由此，晶片W被加热。此外，在工序SA12中，可使用等离子体处理装置10之外的加热处理装置将晶片W加热。
另外，在工序SA12的另一个例子中，通过对晶片W照射二次电子而将变质区域106a除去。在使用等离子体处理装置10实施该例的工序SA12的情况下，从气体源组40将惰性气体或者稀有气体供给到处理容器12内，利用排气装置50将处理容器12内的压力减压为设定值。此外，在工序SA12中使用的气体为能够通过使该气体激励而产生的正离子的气体。因而，在工序SA12中，可以使用H2气体。另外，在该例的工序SA12中，从电源70对等离子体处理装置10的上部电极30施加电压。另外，在该例的工序SA12中，为了使气体激励，而从第一高频电源62向下部电极LE供给高频电力。由此，在处理容器12内生成正离子。此外，在该例的工序SA12中，根据需要可以将来自第二高频电源64的高频偏置电力供给到下部电极LE。
在利用二次电子的工序SA12中，处理容器12内的压力例如设定为40mTorr～60mTorr(5.33Pa～7.99Pa)的压力。从第一高频电源62供给的高频电力例如设定为200W～400W之间的电力。另外，可以不供给来自第二高频电源64的高频偏置电力。另外，从电源70向等离子体处理装置10的上部电极30施加的电压能够为其绝对值为1000V的负的直流电压。此外，在工序SA12中向上部电极30施加的负的直流电压的绝对值至少为500V以上即可，例如能够设定为800V～1200V的范围内的绝对值。另外，在作为稀有气体供给Ar气体的情况下，该Ar气体的流量能够设定为300sccm～500sccm的范围内的流量。另外，晶片W的温度被控制为60℃以下的温度例如40℃。另外，处理时间能够设定为20秒～40秒。
根据这些例子所涉及的工序SA12，变质区域106a的氟硅酸铵升华。其结果是，如图5的(b)所示，变质区域106a被除去。
至氮化区域104的上表面露出为止交替实施这些工序SA11和工序SA12规定次数(例如7次)。在工序SA13中，判断工序SA11和工序SA12的反复次数是否满足停止条件。即，在工序SA13中，判断工序SA11和SA12是否实施了规定次数。在不满足该停止条件的情况下，再次反复工序SA11和工序SA12。另一方面，在满足停止条件的情况下，处理转移至工序SA14。这样反复工序SA11和工序SA12的结果是，如图5的(c)所示，氧化区域106被部分地除去，氮化区域104即第一部分104a的上表面露出。这些工序SA11和工序SA12的处理能够相对于氮化区域104以比较高的选择比除去氧化区域106。因而，能够抑制氮化区域104的损伤。
接着，在工序S1中，实施工序SA14。在工序SA14中，在氮化区域104和氧化区域106上形成保护膜。在该工序SA14中，调整保护膜的形成，以使得形成于氮化区域104上的保护膜的厚度比形成于氧化区域106上的保护膜的厚度大。
具体而言，在工序SA14中，晶片W暴露于第二气体的等离子体中。第二气体为包含碳氟化合物气体的气体。碳氟化合物气体能够为含有C4F6、C4F8和C6F6之中至少一种的气体。另外，第二气体能够还包含Ar气体等稀有气体和O2气体。在工序SA14中，进行调整，以使得向下部电极LE供给的高频偏置电力为比在后述的工序SA15中向下部电极LE供给的高频偏置电力小的电力。例如在工序SA14中，不向下部电极LE供给高频偏置电力。由此，氮化区域104的蚀刻率变低，氮化区域104实质上不被蚀刻。
另外，在工序SA14中，晶片W的温度设定为60℃以上250℃以下的温度。由此，如图6的(a)所示，碳氟化合物类的保护膜PF形成于氮化区域104和氧化区域106上，氧化区域106上的保护膜PF的厚度大于氮化区域104上的保护膜PF的厚度。此外，在超过250℃的温度区域中，成为掩模108的玻璃化转变温度，另外，在该温度下，形成于氧化区域106的保护膜的厚度与氮化区域104的保护膜的厚度的差变少。另外，即使在比60℃低的温度下，形成于氧化区域106的保护膜的厚度与氮化区域104的保护膜的厚度的差也变少。
在使用等离子体处理装置10进行工序SA14的情况下，控制部Cnt控制阀门组42和流量控制器组44，以使得从气体源组40供给第二气体。另外，控制部Cnt控制第一高频电源62，以使得向下部电极LE供给高频电力。另外，控制部Cnt控制第二高频电源64以使得高频偏置电力为较低的电力，例如不供给高频偏置电力。另外，控制部Cnt通过控制等离子体处理装置10的加热器电源HP，来调整载置台PD的温度，由此调整晶片W的温度。
例如在工序SA14中，处理容器12内的压力设定为10mTorr～30mTorr(1.333Pa～4Pa)的压力。另外，在工序SA14中，从第一高频电源62向下部电极LE供给60MHz且500W～2000W的高频电力。另外，第二气体中的C4F6气体、Ar气体、O2气体的流量各自设定为15sccm～25sccm的流量、500sccm～600sccm的流量、10sccm～20sccm的流量。另外，工序SA14的处理时间能够为10秒～20秒。
接着，在工序S1中，实施工序SA15。在工序SA15中，氧化区域106被蚀刻。在本例中，存在于相邻的隆起区域102之间的氧化区域106被蚀刻。
具体而言，在工序SA15中，暴露于第三气体的等离子体中。第三气体为包含碳氟化合物气体的气体。碳氟化合物气体能够为包含C4F6、C4F8和C6F6之中至少一种的气体。另外，第三气体能够还包含Ar气体等稀有气体和O2气体。在工序SA15中，对下部电极LE供给比较高的高频偏置电力。由此，如图6的(b)所示，在其上形成有比较薄的保护膜PF的氧化区域106被蚀刻。
在使用等离子体处理装置10进行工序SA15的情况下，控制部Cnt控制阀门组42和流量控制器组44，以使得从气体源组40供给第三气体。另外，控制部Cnt控制第一高频电源62，以使得对下部电极LE供给高频电力。另外，控制部Cnt控制第二高频电源64，以使得对下部电极LE供给高频偏置电力。
例如在工序SA15中，处理容器12内的压力设定为10mTorr～30mTorr(1.333Pa～4Pa)的压力。另外，在工序SA15中，从第一高频电源62向下部电极LE供给60MHz且500W～2000W的高频电力。另外，在工序SA15中，从第二高频电源64向下部电极LE供给1000W～2000W的高频偏置电力。另外，第三气体中的C4F6气体、Ar气体、O2气体的流量各自设定为15sccm～25sccm的流量、500sccm～600sccm的流量、10sccm～20sccm的流量。另外，工序SA15的处理时间能够为10秒～30秒。此外，工序SA15中的晶片W的温度可以为与工序SA14中的晶片W的温度相同的温度，或者为比工序SA14的晶片W的温度低的温度。
这些工序SA14和工序SA15交替实施规定次数。在工序SA16中，判断工序SA14和工序SA15的反复次数是否满足停止条件。即，在工序SA16中，判断工序SA14和SA15是否实施了规定次数。在不满足该停止条件的情况下，再次反复工序SA14和工序SA15。另一方面，在满足停止条件的情况下，工序SA14和工序SA15的实施结束。通过这样交替实施工序SA14和工序SA15规定次数，如图6的(c)所示，存在于相邻的隆起区域102之间的氧化区域106被蚀刻至一定深度。此外，在图6的(c)中，氧化区域106的蚀刻没有到达氮化区域104的第二部分104b的上表面，但是工序SA14和工序SA15可以实施氧化区域106的蚀刻直至到达第二部分104b的上表面。
根据这些工序SA14和工序SA15，能够在露出之后抑制没有形成保护膜的氮化区域104的削减，且对氧化区域106进行蚀刻。当将该工序SA14和工序SA15实施规定次数时，在氮化区域104上能够维持保护膜PF。另外，在含有碳氟化合物的气体的蚀刻中，向氧化区域106上的保护膜的形成和氧化区域106的蚀刻同时进行。因而，在将工序SA14和工序SA15实施了规定次数后，通过实施与工序SA15相同的蚀刻，能够进一步对氧化区域106进行蚀刻。由此，能够提高氧化区域106的蚀刻率。
具体而言，接着工序SA16，能够实施工序SA17。工序SA17中，在与工序SA15相同的条件下，进行存在于相邻的隆起区域102之间的氧化区域106的蚀刻。在使用等离子体处理装置10进行该工序SA17的情况下，控制部Cnt能够实施与工序SA15中的控制相同的控制。当进行该工序SA17时如图7的(a)所示，在晶片W形成使第二部分104b露出的开口OP。但是，如图7的(a)所示，在由第二部分104b和第一部分104a包围的角部，残留有由氧化硅构成的残渣106b。关于该残渣106b的除去在后文述说。
以下对工序S1的另一实施方式进行说明。图8是表示图1所示的工序S1的另一实施方式的流程图。如图8所示，在另一实施方式中，工序S1除了所述工序SA11、工序SA12和工序SA13之外，包括工序SB14和工序SB15。以下，与图8一起参照图9对工序SB14和工序SB15进行说明。图9是表示与图8所示的各工序相关的被处理体的截面的图。
在图8所示的工序S1中，通过实施工序SA11和工序SA12规定次数，晶片W成为图5的(c)所示的状态。在图8所示的工序S1中，对该状态的晶片W实施工序SB14和工序SB15规定次数。
在工序SB14中，晶片W暴露于包含碳氟化合物气体的第四气体的等离子体中。在工序SB14中，通过使第四气体激励而生成等离子体，晶片W暴露于该生成的等离子体中。第四气体为包含碳氟化合物气体的气体。碳氟化合物气体能够为含有C4F6、C4F8和C6F6之中至少一种的气体。另外，第三气体能够还包含Ar气体等稀有气体和O2气体。
在使用等离子体处理装置10实施工序SB14的情况下，从气体源组40向处理容器12内供给第四气体。另外，在工序SB14中，将来自第一高频电源62的高频电力供给到下部电极LE。另外，在工序SB14中，能够将来自第二高频电源64的高频偏置电力供给到下部电极LE。另外，在工序SB14中，利用排气装置50将处理容器12内的空间的压力设定为规定的压力。例如处理容器12内的空间的压力设定为20mTorr(2.666Pa)～50mTorr(6.666Pa)的范围内的压力。并且，在工序SB14中，上部电极30与载置台PD的上表面之间的距离设定为20mm～50mm的范围内的距离。由此，在处理容器12内生成碳氟化合物气体的等离子体，载置于载置台PD上的晶片W暴露于该等离子体中。此外，在工序SB14中，可以对上部电极30施加来自电源70的电压。由电源70施加到上部电极30的电压能够为-150V以下的电压。即，由电源70施加到上部电极30的电压能够为绝对值为150V以上的负的电压。在该工序SB14实施时的等离子体处理装置10的各部的动作能够由控制部Cnt控制。
在工序SB14中，由碳氟化合物产生的原子和/或者分子的活性种、例如氟和/或者碳氟化合物的活性种，与初始具有图5的(c)所示的状态的晶片W的氧化区域106碰撞。由此，在工序SB14中，氧化区域106被蚀刻。另外，在工序SB14中，如图9的(a)所示，含碳氟化合物的堆积物附着于氧化区域106。由此，含碳氟化合物的堆积物DP形成在氧化区域106上。该堆积物DP的膜厚随着工序SB14的实施时间的经过而增加。
另外，在工序SB14中，由碳氟化合物产生的原子和/或者分子的活性种、例如氟和/或者碳氟化合物的活性种也与初始的图5的(c)所示的晶片W的氮化区域104碰撞。该活性种与氮化区域104碰撞时，如图9的(a)所示，从氮化区域104的表面起一定深度的表层部分改性，能够形成改性区域TR。改性区域TR包含构成氮化区域104的硅和氮、第四气体所包含的原子和/或者分子。例如改性区域TR除了硅和氮之外，还能够包含第四气体所含有的碳、氟和氧。另外，在工序SB14中，在改性区域TR上形成堆积物DP。
此外，在工序SB14中，在来自电源70的电压施加到上部电极30的情况下，存在于处理空间S的正离子与电极板34碰撞。由此，从电极板34放出硅。被放出的硅与存在于处理空间S内的氟的活性种例如氟自由基和氟离子结合，使氟的活性种的量减少。由此，氟的活性种导致的氮化区域104的蚀刻受到抑制。另一方面，氧化区域106被等离子体中的碳氟化合物的活性种蚀刻。
在通过这样的工序SB14的处理而形成的堆积物DP的膜厚变大时，能够蚀刻氧化区域106的活性种到达氧化区域106的情况被该堆积物DP阻碍。因而，当连续地继续工序SB14时，氧化区域106的蚀刻停止。为了防止这样的蚀刻的停止，接着实施工序SB15。
在工序SB15中，利用堆积物DP中包含的碳氟化合物的自由基蚀刻氧化区域106。在一实施方式的工序SB15中，工序SB14的处理后的晶片W暴露于稀有气体的等离子体中。该工序SB15的处理时间和工序B14的处理时间能够任意设定。在一实施方式中，工序SB14的处理时间和工序SB15的处理时间的合计中，工序SB14的处理时间所占的比例能够设定为30％～70％的范围内的比例。
在使用等离子体处理装置10实施工序SB15的情况下，从气体源组40供给稀有气体。另外，在工序SB15中，除了稀有气体之外还可以供给氧气(O2气体)或者也可以不供给氧气。另外，在工序SB15中，将来自第一高频电源62的高频电力供给到下部电极LE。另外，在工序SB15中，能够将来自第二高频电源64的高频偏置电力供给到下部电极LE。另外，在工序SB15中，通过排气装置50将处理容器12内的空间的压力设定为规定的压力。例如处理容器12内的空间的压力设定为20mTorr(2.666Pa)～50mTorr(6.666Pa)的范围内的压力。并且，在工序SB15中，上部电极30与载置台PD的上表面之间的距离设定为20mm～50mm的范围内的距离。由此，在处理容器12内生成稀有气体的等离子体，载置于载置台PD上的晶片W暴露于该等离子体中。此外，在工序SB15中，可以对上部电极30施加来自电源70的电压。由电源70施加到上部电极30的电压能够为-150V以下的电压。即，由电源70施加到上部电极30的电压能够为绝对值为150V以上的负的电压。该工序SB15的实施时的等离子体处理装置10的各部的动作能够由控制部Cnt控制。
在工序SB15中，稀有气体原子的活性种、例如稀有气体原子的离子与堆积物DP碰撞。由此，如图9的(b)所示，堆积物DP中的碳氟化合物自由基使氧化区域106的蚀刻进行。另外，通过该工序SB15，堆积物DP的膜厚减少。另外，在工序SB15中，如图9的(b)所示，氮化区域104上的堆积物DP的膜厚也减少。但是，由于在氮化区域104上存在改性区域TR，所以氮化区域104的蚀刻受到抑制。
此外，在工序SB15中，在来自电源70的电压施加于上部电极30的情况下，存在于处理空间S的正离子与电极板34碰撞。由此，从电极板34放出硅。在工序SB15的实施期间中，在工序SB14中生成的氟的活性种不被除去而能够残留在处理容器12内。从电极板34放出的硅与存在于处理空间S内的氟的活性种结合，使氟的活性种的量减少。由此，氟的活性种导致的氮化区域104的蚀刻受到抑制。另一方面，氧化区域106被堆积物DP中的碳氟化合物自由基蚀刻。另外，在工序SB15中没有供给氧气的情况下，氧化区域106相对于氮化区域104更能够选择性地被蚀刻。
在图8所示的工序S1中，在工序SB15的实施后再次实施工序SB14。通过之前的工序SB15的实施，堆积物DP的膜厚减少，所以再次实施工序SB14而将晶片W暴露于第四气体的等离子体中时，能够对氧化区域106进一步进行蚀刻。之后，通过进一步实施工序SB15，能够利用堆积物DP中的碳氟化合物自由基对氧化区域106进行蚀刻。
在图8所示的工序S1中，在工序SB16中判断是否满足停止条件。停止条件例如判断为包括工序SB14和工序SB15的循环的反复次数达到了规定次数时满足的条件。在没有满足停止条件的情况下，再次实施包括工序SB14和工序SB15的循环。另一方面，在满足停止条件的情况下，工序S1结束。
根据图8所示的工序S1，通过交替实施多次工序SB14和工序SB15，能够防止氧化区域106的蚀刻的停止。其结果是，能够继续氧化区域106的蚀刻。并且，相对于氮化区域104能够有选择地蚀刻氧化区域106。通过实施该工序S1，晶片W成为图7的(a)所示的状态。
再次参照图1。在方法MT中，接着实施工序S2。在工序S2中，掩模108被除去。掩模108通过使用了氧气的等离子体的灰化处理而被除去。在该工序S2中，堆积在晶片W上的堆积物、即含有碳氟化合物的堆积物也被除去。即，在工序S2中，晶片W上的有机物被除去。通过该工序S2，晶片W成为图7的(b)所示的状态。在等离子体处理装置10中实施工序S2的情况下，控制部Cnt控制阀门组42和流量控制器组44，以使得将氧气供给到处理容器12内。另外，控制部Cnt为了使供给到处理容器12内的气体激励，控制第一高频电源62以将高频电力供给到下部电极LE。另外，控制部Cnt也可以控制第二高频电源64，以使得将高频偏置电力供给到下部电极LE。
在方法MT中，接着实施工序S3。在工序S3中，残渣106b和第二部分104b被蚀刻。因此，晶片W暴露于含有含氢气体和NF3气体的混合气体的等离子体中。由此，形成有变质区域。然后，变质区域被除去。
以下，参照图10和图11对工序S3的一实施方式详细地进行说明。图10是表示图1所示的工序S3的一实施方式的流程图。图11是表示与图10所示的各工序相关的被处理体的截面的图。
如图10所示，一实施方式的工序S3包括工序SA21和工序SA22。在工序SA21中，图7的(b)所示的状态的晶片W暴露于含H2气体和NF3气体的第五气体(混合气体)的等离子体中。该第五气体还可以包含N2气体和Ar气体等稀有气体。该工序SA21中，生成第五气体的等离子体，由此生成氟化铵、氟的活性种和HF的活性种。氟化铵与构成残渣106b的氧化硅反应。由此，如图11的(a)所示，构成残渣106b的氧化硅变质为氟硅酸铵，而从该残渣106b形成变质区域106c。另外，HF的活性种与构成第二部分104b的氮化硅反应。由此，构成第二部分104b的氮化硅变质为氟硅酸铵，从该第二部分104b形成变质区域104c。
在使用等离子体处理装置10进行工序SA21的情况下，控制部Cnt控制阀门组42和流量控制器组44，以使得从气体源组40供给第五气体。另外，控制部Cnt为了使第五气体激励，控制第一高频电源62以将高频电力供给到下部电极LE。
在工序SA21中，处理容器12内的压力例如设定为400mTorr～600mTorr(53.33Pa～79.99Pa)的压力。另外，从第一高频电源62供给的高频电力例如设定为800W～1200W之间的电力。另外，在工序SA21中，可以不供给来自第二高频电源64的高频偏置电力。另外，第五气体中的NF3气体和H2气体的分压被控制为1：2～1：10的范围内的分压例如1：2.5的分压。另外，晶片W的温度被控制为60℃以下的温度例如0℃的温度。因此，控制部Cnt能够控制等离子体处理装置10的加热器电源HP，来调整载置台PD的温度。另外，工序SA21的处理时间能够设定为30秒～60秒。
在接着的工序SA22中，将变质区域106c和变质区域104c除去。用于除去变质区域106c和变质区域104c而进行的处理与上述工序SA12相同。另外，在使用等离子体处理装置10实施工序SA22的情况下，控制部Cnt实施与工序SA12中的控制相同的控制。通过实施该工序SA22，如图11的(b)所示，形成有从氧化区域106的上表面通过相邻的隆起区域102之间到达基底层100的上表面的孔HL。
这些工序SA21和工序SA22可以交替实施规定次数。在工序SA23中，判断工序SA21和工序SA22的反复次数是否满足停止条件。即，在工序SA23中，判断工序SA21和SA22是否实施了规定次数。在没有满足该停止条件的情况下，再次反复工序SA21和工序SA22。另一方面，在满足停止条件的情况下，工序S3结束。即，方法MT结束。
此外，由于在历来使用的碳氟化合物气体的等离子体中，不能除去残渣106b，所以至除去第二部分104b为止，第一部分104a、特别是第一部分104a的肩部104s(参照图11的(b))被氟的活性种或者HF的活性种较多地削掉。另一方面，根据图10所示的实施方式的工序S3，由于残渣106b被除去，所以能够减少第一部分104a、特别是肩部104s的削减。另外，根据图10所示的实施方式的工序S3，能够将残渣106b和第二部分104b一并除去。
以下，参照图12、图13和图14对工序S3的另一实施方式详细地进行说明。图12是表示图1所示的工序S3的另一实施方式的流程图。图13和图14是表示与图12所示的各工序相关的被处理体的截面的图。
如图12所示，一实施方式的工序S3包括工序SB21～工序SB26。在工序SB21中，图7的(b)所示的状态的晶片W暴露于含有NH3气体和NF3气体的第六气体(混合气体)的等离子体中。该第六气体可以还包含Ar气体等稀有气体。通过该工序SB21，如图13的(a)所示，构成残渣106b的氧化硅变质为氟硅酸铵，形成变质区域106c。
与所述第五气体即H2气体和NF3气体相比，第六气体即含有NH3气体和NF3气体的气体，能够通过产生低解离的等离子体而生成氟化铵。因而，与第五气体相比，根据第六气体，等离子体中的氟的活性种和HF的活性种的产生量降低。其结果是，能够抑制第二部分104b的变质和削减，并且使残渣106b变质而形成变质区域106c。
在使用等离子体处理装置10进行工序SB21的情况下，控制部Cnt控制阀门组42和流量控制器组44，以使得从气体源组40供给第六气体。另外，控制部Cnt为了使第六气体激励，控制第一高频电源62以将高频电力供给到下部电极LE。
在工序SB21中，处理容器12内的压力例如设定为400mTorr～600mTorr(53.33Pa～79.99Pa)的压力。另外，从第一高频电源62供给的高频电力例如设定为800W～1200W之间的电力。另外，在工序SB21中，可以不供给来自第二高频电源64的高频偏置电力。另外，晶片W的温度被控制为60℃以下的温度例如0℃的温度。因此，控制部Cnt控制等离子体处理装置10的加热器电源HP，而能够对载置台PD的温度进行调整。另外，工序SB21的处理时间能够设定为30秒～60秒。
在接着的工序SB22中，变质区域106c被除去。为了除去变质区域106c而进行的处理与所述工序SA12相同。另外，在使用等离子体处理装置10实施工序SB22的情况下，控制部Cnt实施与工序SA12中的控制相同的控制。通过实施该工序SB22，如图13的(b)所示，变质区域106c被除去。即，残渣106b被除去。
这些工序SB21和工序SB22可以交替实施规定次数。在工序SB23中，判断工序SB21和工序SB22的反复次数是否满足停止条件。即，在工序SB23中，判断工序SB21和SB22是否实施了规定次数。在没有满足该停止条件的情况下，再次反复工序SB21和工序SB22。另一方面，在满足停止条件的情况下，处理转移至工序SB24。
在工序SB24中，图13的(b)所示的状态的晶片W暴露于第五气体的等离子体中。工序SB24的处理为与所述工序SB21相同的处理。通过实施该工序SB24，构成第二部分104b的氮化硅变质为氟硅酸铵。由此，如图14的(a)所示，从第二部分104b形成变质区域104c。
在接着的工序SB25中，变质区域104c被除去。为了除去变质区域104c而进行的处理与所述工序SA12相同。另外，在使用等离子体处理装置10实施工序SB25的情况下，控制部Cnt实施与工序SA12中的控制相同的控制。通过实施该工序SB25，如图14的(b)所示，变质区域104c被除去。即，第二部分104b被除去。其结果是，如图14的(b)所示，自对准地形成从氧化区域106的上表面通过相邻的隆起区域102之间到达至基底层100的上表面的孔HL。
根据图12所示的实施方式的工序S3，在残渣106b的除去时，使用能够通过产生低解离状态的等离子体而生成氟化铵的第六气体。因而，能够抑制在残渣106b的除去进行期间中的第一部分104a的削减。接着，通过使用含有H2气体和NF3气体的第五气体，能够提高第二部分104b的蚀刻率。因而，根据图12所示的实施方式的工序S3，能够进一步减少第一部分104a的削减，并且除去残渣106b和第二部分104b。
以下，参照图15关于另一实施方式所涉及的对被处理体进行处理的方法进行说明。图15是表示另一实施方式所涉及的对被处理体进行处理的方法的流程图。图16是表示与图15所示的方法的若干工序相关的被处理体的截面的图。图15所示的方法MT2包括在工序S2与工序S3之间实施的工序S4这点与方法MT不同。
在工序S4中，在第一部分104a和第二部分104b上形成有保护膜PF2。为了形成该保护膜PF2，在工序S4中，生成含有碳氟化合物气体的处理气体的等离子体，工序S2的实施后的晶片W即图7的(b)所示的晶片W被该等离子体处理。作为碳氟化合物气体能够使用包含C4F6、C4F8、C6F6、C3F8和C5F8之中至少一种的气体。另外，在工序S4中使用的处理气体还能够包含Ar气体等稀有气体。碳氟化合物气体相对于该处理气体的整体流量的流量比例可以为1％以下的比例，剩余的比例可以为稀有气体占有。此外，在工序S4中，用于形成保护膜PF2的处理气体，替代碳氟化合物气体，可以包含氢氟烃气体或者含硅气体。作为氢氟烃气体例示有包含CH2F2或者CHF3的气体。另外，作为含硅气体例示有包含SiF4和H2的气体或者包含SiCl4和H2的气体。
在使用等离子体处理装置10进行工序S4的情况下，控制部Cnt控制阀门组42和流量控制器组44，以使得从气体源组40供给含碳氟化合物气体的处理气体。另外，控制部Cnt控制第一高频电源62，以使得向下部电极LE供给高频电力。另外，控制部Cnt控制第二高频电源64，以使得高频偏置电力成为低的电力，例如不供给高频偏置电力。此外，例如在工序S4中向下部电极LE供给的高频电力为500W，工序S4中的处理容器12内的压力能够为30mTorr(4Pa)。
在工序S4中，如图16的(a)所示，通过碳氟化合物的分子在第一部分104a、第二部分104b和残渣106b上形成保护膜PF2。对保护膜PF2的形成有帮助的分子的量，在隆起区域102的顶部附近、即开口OP的开口端附近变多，在开口OP的深部变少。因而，保护膜PF2的膜厚在隆起区域102的顶部附近变大，在开口OP的深部附近变小。即，在第一部分104a上保护膜PF2的膜厚变大，在残渣106b和第二部分104b上保护膜PF2的膜厚变小。
在方法MT2中，在形成了该保护膜PF2后，实施工序S3。如上所述，由于在第一部分104a上保护膜PF2的膜厚较大，在残渣106b和第二部分104b上保护膜PF2的膜厚较小，所以在工序S3实施时，形成于第二部分104b和残渣106b上的保护膜PF2提前消失，残渣106b和第二部分104b被蚀刻。另一方面，形成于第一部分104a上的保护膜PF2在工序S3的实施期间中被维持。因而，如图16的(b)所示，由工序S3的实施导致的第一部分104a的削减，特别是肩部104s的削减进一步受到抑制。
此外，可以交替进行工序S4的实施和包括工序S3中的变质区域的形成和变质区域的除去的顺序工艺的一次以上的实施。图17和图18是表示另外一实施方式所涉及的对被处理体处理的方法的流程图。在图17所示的方法MT3中，在工序S4实施后，参照图10说明的包括工序SA21和工序SA22的顺序工艺(按顺序进行的工艺)SQ的实施进行一次以上。在方法MT3中，工序S4的实施和一次以上的顺序工艺SQ的实施交替进行规定次数。在工序S5中，在判断为没有满足停止条件、即工序S4的实施和一次以上的顺序工艺SQ的实施的交替反复的次数没有达到规定次数的情况下，再次实施工序S4。另一方面，在工序S5中，在判断为满足停止条件、即工序S4的实施和一次以上的顺序工艺SQ的实施的交替反复的次数达到规定次数的情况下，方法MT3结束。
在图18所示的方法MT4中，在工序S4实施后，参照图12说明的包括工序SB21和工序SB22的顺序工艺SQ1的实施进行一次以上。在方法MT4中，工序S4的实施和一次以上的顺序工艺SQ1的实施交替进行规定次数。在工序S6中，在判断为没有满足停止条件、即工序S4的实施和一次以上的顺序工艺SQ1的实施的交替反复的次数没有达到规定次数的情况下，再次实施工序S4。另一方面，在工序S6中，在判断为满足停止条件、即工序S4的实施和一次以上的顺序工艺SQ1的实施的交替反复的次数达到规定次数的情况下，工序S4的实施和参照图12说明的包括工序SB24和工序SB25的顺序工艺SQ2的一次以上的实施交替进行规定次数。在工序S7中，在判断为没有满足停止条件、即工序S4的实施和一次以上的顺序工艺SQ2的实施的交替反复的次数没有达到规定次数的情况下，再次实施工序S4。另一方面，在工序S7中，在判断为满足停止条件、即工序S4的实施和一次以上的顺序工艺SQ2的实施的交替反复的次数达到规定次数的情况下，方法MT4结束。
以下，对为了评价所述各种实施方式所涉及的方法而进行的实验例1进行说明。在该实验例1中，以图2所示的晶片W为处理对象，使用图3所示的等离子体处理装置10，进行了图1、图4和图10所示的方法MT的处理。图10所示的各工序的实验例1中的处理条件如以下所示。
<处理条件>
·工序SA21
NF3气体流量/H2气体流量/N2气体流量/Ar气体流量＝120sccm/300sccm/300sccm/1000sccm
第一高频电源62的高频电力：1000W
晶片W的温度：0℃
处理时间：45秒
·工序SA22
晶片W的温度：180℃
处理时间：60秒
·工序SA21和工序SA22的实施次数：5次
另外，在比较实验例1和比较实验例2中，对相同的晶片W替代实验例1的工序SA21和工序SA22而分别实施了以下所示的处理条件的工序S101、工序S102。
<比较实验例1的工序S101的处理条件>
C4F8气体流量/Ar气体流量/N2气体流量/O2气体流量＝120sccm/300sccm/300sccm/1000sccm
第一高频电源62的高频电力：400W
第二高频电源64的高频偏置电力：50W
处理时间：30秒
<比较实验例2的工序S102的处理条件>
CH2F2气体流量/Ar气体流量/O2气体流量＝30sccm/600sccm/14sccm
第一高频电源62的高频电力：200W
第二高频电源64的高频偏置电力：200W
处理时间：10秒
而且，测量了实验例1、比较实验例1和比较实验例2各自的处理后的晶片W的各种尺寸即图19所示的各种尺寸。具体而言，测量了宽度CD、削减量Δy1、削减量Δy2和蚀刻量EA。此外，宽度CD是第二部分104b的上表面所存在的位置、即氧化区域106的底面所存在的位置上的开口OP的宽度。另外，削减量Δy1是从开口OP的中心线CA起在与该中心线CA正交的方向上40nm的位置上的第一部分104a的削减量，对于实验例1是通过工序SA21和工序SA22的处理而产生的第一部分104a的削减量，对于比较实验例1是通过工序S101的处理而产生的第一部分104a的削减量，对于比较实验例1是通过工序S102的处理而产生的第一部分104a的削减量。另外，蚀刻量EA是第二部分104b在深度方向上被蚀刻的距离。
表1表示测量结果。如表1所示确认了，根据实验例1，能够将残渣106b除去而使开口OP的宽度CD大，能够将第二部分104b较大地蚀刻且能够减少第一部分104a的削减。另一方面，在比较实验例1中，残渣106b的除去不充分的结果是，开口OP的宽度CD变小。另外，在比较实验例1中，第一部分104a被较大地削减。另外，在比较实验例2中，第二部分104b的蚀刻量变小。因而，根据这些测量结果确认了方法MT的有效性。
表1
以下，对实验例2和实验例3进行说明。在实验例2中，将具有氮化硅制的区域和氧化硅制的区域的晶片暴露于第五气体的等离子体中，接着将变质区域除去。另外，在实验例3中，将具有氮化硅制的区域和氧化硅制的区域的晶片暴露于第六气体的等离子体中，接着将变质区域除去。以下，记载实验例2和实验例3的处理条件。
<实验例2的处理条件>
·利用第五气体进行的等离子体处理
NF3气体流量/H2气体流量/N2气体流量/Ar气体流量＝120sccm/300sccm/300sccm/800sccm
第一高频电源62的高频电力：1000W
晶片W的温度：0℃
处理时间：30秒
·变质区域的除去处理
晶片W的温度：180℃
<实验例3的处理条件>
·利用第六气体进行的等离子体处理
气体流量/NH3气体流量/Ar气体流量＝30sccm/90sccm/120sccm
第一高频电源62的高频电力：200W
晶片W的温度：0℃
处理时间：30秒
·变质区域的除去处理
晶片W的温度：180℃
对于实验例2和实验例3各个，求出氮化硅制的区域和氧化硅制的区域在深度方向上被削减的距离，根据该距离，求出氧化硅制的区域的蚀刻相对于氮化硅制的区域的蚀刻的选择比。在实验例2即使用第五气体的实验例中选择比为3.15。另外，在实验例2即使用第六气体的实验例中选择比为15.2。根据该结果确认了，通过使用第六气体，能够进一步减少第一部分104a的削减，且能够除去氧化区域106。
以上，针对各种实施方式进行了说明，但是不限于所述实施方式，能够构成各种变形方式。例如，上述等离子体处理装置10为电容耦合型的等离子体处理装置，但是为了实施方法MT而能够使用的等离子体处理装置可以为电容耦合型的等离子体处理装置、使用微波的等离子体处理装置等那样的任意的等离子体处理装置。另外，工序S1不限于图4和图6所示的实施方式的工序。例如，工序S1仅包括使用碳氟化合物气体等处理气体的等离子体蚀刻即可。

Claims (15)

1.一种方法，其用于对被处理体进行处理，
所述被处理体包括：
基底层；在该基底层上相互离开地设置的两个隆起区域；氮化硅制的氮化区域，其包括覆盖所述两个隆起区域的第一部分和覆盖所述基底层的第二部分；和覆盖所述氮化区域的氧化硅制的氧化区域，
所述方法通过对被处理体进行处理而形成通过所述两个隆起区域之间到达所述基底层的开口，
所述方法的特征在于，包括：
在所述氧化区域形成使所述第二部分在所述两个隆起区域之间露出的开口的工序；和
对所述开口内的氧化硅制的残渣和所述第二部分进行蚀刻的工序，该工序中，通过将所述被处理体暴露于含有含氢气体和NF3气体的混合气体的等离子体中使所述残渣和所述第二部分变质而形成变质区域，并且将该变质区域除去。
2.如权利要求1所述的方法，其特征在于：
所述混合气体包含H2气体和NF3气体。
3.如权利要求1所述的方法，其特征在于：
对所述残渣和所述第二部分进行蚀刻的所述工序包括：
将所述被处理体暴露于包含NH3气体和所述NF3气体的所述混合气体的等离子体中形成所述变质区域，并且将该变质区域除去的工序；和
将所述被处理体暴露于包含H2气体和所述NF3气体的所述混合气体的等离子体中形成所述变质区域，并且将该变质区域除去的工序。
4.如权利要求1至3中任一项所述的方法，其特征在于：
通过对所述被处理体进行加热而将所述变质区域除去。
5.如权利要求1至3中任一项所述的方法，其特征在于：
所述变质区域是通过将所述被处理体暴露于通过将正离子引到电容耦合型的等离子体处理装置的硅制的上部电极而从该上部电极放出的二次电子中来除去的。
6.如权利要求1至5中任一项所述的方法，其特征在于：
在所述氧化区域形成所述开口的所述工序包括：
在所述氮化区域上和所述氧化区域上形成保护膜的工序，该工序中，将所述被处理体暴露于碳氟化合物气体的等离子体中，在所述氮化区域上形成比形成于所述氧化区域上的保护膜厚的保护膜；和
对所述氧化区域进行蚀刻的工序，该工序中将所述被处理体暴露于碳氟化合物气体的等离子体中，其中
在形成所述保护膜的所述工序中向载置所述被处理体的载置台供给的高频偏置电力小于在对所述氧化区域进行蚀刻的所述工序中向所述载置台供给的高频偏置电力，
在形成所述保护膜的所述工序中，所述被处理体的温度设定为60℃以上250℃以下的温度。
7.如权利要求6所述的方法，其特征在于：
在形成所述保护膜的所述工序中，不对所述载置台供给高频偏置电力。
8.如权利要求6或7所述的方法，其特征在于：
在形成所述保护膜的所述工序中，作为所述碳氟化合物气体使用包含C4F6、C4F8和C6F6之中至少一种的气体。
9.如权利要求6至8中任一项所述的方法，其特征在于：
交替反复进行形成所述保护膜的所述工序和对所述氧化区域进行蚀刻的所述工序。
10.如权利要求1至5中任一项所述的方法，其特征在于：
在所述氧化区域形成所述开口的所述工序包括：
将所述被处理体暴露于含有碳氟化合物气体的处理气体的等离子体中的工序，该工序中，对所述氧化区域进行蚀刻且在该氧化区域上形成含有碳氟化合物的堆积物；和
利用所述堆积物中包含的碳氟化合物的自由基对所述氧化区域进行蚀刻的工序，
交替反复进行将所述被处理体暴露于碳氟化合物气体的等离子体中的所述工序和利用所述碳氟化合物的自由基对所述氧化区域进行蚀刻的所述工序。
11.如权利要求10所述的方法，其特征在于：
在利用所述碳氟化合物的自由基对所述氧化区域进行蚀刻的所述工序中，所述被处理体暴露于稀有气体的等离子体中。
12.如权利要求11所述的方法，其特征在于：
在利用所述碳氟化合物的自由基对所述氧化区域进行蚀刻的所述工序中，不供给碳氟化合物气体。
13.如权利要求1至12中任一项所述的方法，其特征在于：
在所述氧化区域形成所述开口的所述工序与对所述残渣和所述第二部分进行蚀刻的所述工序之间，还包括在所述第一部分和所述第二部分上形成另外的保护膜的工序。
14.如权利要求13所述的方法，其特征在于：
在所述形成另外的保护膜的工序中，通过实施碳氟化合物气体的等离子体处理，而形成含有碳氟化合物的所述另外的保护膜。
15.如权利要求13或14所述的方法，其特征在于：
还包括实施用于除去形成有所述开口的被处理体上的有机物的灰化处理的工序，
所述形成另外的保护膜的工序在实施灰化处理的所述工序与对所述残渣和所述第二部分进行蚀刻的所述工序之间实施。
CN201510378428.4A 2014-07-01 2015-07-01 对被处理体进行处理的方法 Active CN105244372B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014135629 2014-07-01
JP2014-135629 2014-07-01
JP2014219285A JP6235981B2 (ja) 2014-07-01 2014-10-28 被処理体を処理する方法
JP2014-219285 2014-10-28

Publications (2)

Publication Number Publication Date
CN105244372A true CN105244372A (zh) 2016-01-13
CN105244372B CN105244372B (zh) 2018-05-15

Family

ID=53969077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510378428.4A Active CN105244372B (zh) 2014-07-01 2015-07-01 对被处理体进行处理的方法

Country Status (6)

Country Link
US (1) US9330973B2 (zh)
EP (1) EP2963677A1 (zh)
JP (1) JP6235981B2 (zh)
KR (1) KR101888728B1 (zh)
CN (1) CN105244372B (zh)
TW (1) TWI610363B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026085A (zh) * 2016-01-29 2017-08-08 台湾积体电路制造股份有限公司 用于制造鳍式场效应晶体管和半导体器件的方法
CN109075068A (zh) * 2016-05-10 2018-12-21 东京毅力科创株式会社 蚀刻方法
CN109755125A (zh) * 2017-11-08 2019-05-14 东京毅力科创株式会社 蚀刻方法
TWI727085B (zh) * 2016-08-24 2021-05-11 日商東京威力科創股份有限公司 基板處理方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6086862B2 (ja) * 2013-08-30 2017-03-01 東京エレクトロン株式会社 酸化シリコンから構成された領域を選択的に除去する方法及びプラズマ処理装置
CN105810579B (zh) * 2015-01-16 2019-12-06 东京毅力科创株式会社 蚀刻方法
JP2016157793A (ja) * 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法
JP6438831B2 (ja) * 2015-04-20 2018-12-19 東京エレクトロン株式会社 有機膜をエッチングする方法
JP6604476B2 (ja) * 2016-03-11 2019-11-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR102411668B1 (ko) * 2016-03-17 2022-06-20 니폰 제온 가부시키가이샤 플라즈마 에칭 방법
JP6656082B2 (ja) * 2016-05-19 2020-03-04 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
JP6606464B2 (ja) * 2016-05-20 2019-11-13 東京エレクトロン株式会社 エッチング方法
KR101895931B1 (ko) * 2016-05-26 2018-09-10 세메스 주식회사 기판 처리 장치 및 방법
JP2017212361A (ja) * 2016-05-26 2017-11-30 東京エレクトロン株式会社 プラズマ処理装置及びパーティクル付着抑制方法
JP6928810B2 (ja) * 2016-05-29 2021-09-01 東京エレクトロン株式会社 側壁イメージ転写の方法
JP6689674B2 (ja) * 2016-05-30 2020-04-28 東京エレクトロン株式会社 エッチング方法
US10204832B2 (en) * 2016-09-21 2019-02-12 Tokyo Electron Limited Method of patterning intersecting structures
JP6836953B2 (ja) * 2016-12-13 2021-03-03 東京エレクトロン株式会社 窒化シリコンから形成された第１領域を酸化シリコンから形成された第２領域に対して選択的にエッチングする方法
JP6767302B2 (ja) * 2017-04-14 2020-10-14 東京エレクトロン株式会社 成膜方法
JP6823527B2 (ja) * 2017-04-14 2021-02-03 東京エレクトロン株式会社 エッチング方法
KR102099886B1 (ko) * 2018-05-23 2020-04-14 세메스 주식회사 기판 처리 방법 및 기판 처리 장치
CN112204713A (zh) * 2018-06-08 2021-01-08 株式会社爱发科 氧化膜除去方法及氧化膜除去装置
JP7398915B2 (ja) 2019-10-01 2023-12-15 東京エレクトロン株式会社 基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置
US11232947B1 (en) * 2020-09-01 2022-01-25 Taiwan Semiconductor Manufacturing Company Limited Ammonium fluoride pre-clean protection

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0721205A2 (en) * 1994-12-07 1996-07-10 Cypress Semiconductor Corporation Method of etching an oxide layer with simultaneous deposition of a polymer layer
US6617253B1 (en) * 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
CN1187796C (zh) * 2000-11-24 2005-02-02 三星电子株式会社 利用具有至少一个等离子体预处理舱的装置组制造半导体器件的接触的方法
CN1285106C (zh) * 2001-10-24 2006-11-15 松下电器产业株式会社 蚀刻方法
US20100144143A1 (en) * 2008-07-10 2010-06-10 Panasonic Corporation Method of manufacturing semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2890493B2 (ja) * 1989-07-10 1999-05-17 ソニー株式会社 プラズマ処理装置及びプラズマ処理方法
JP3086234B2 (ja) * 1990-06-29 2000-09-11 株式会社東芝 表面処理方法
JP2000307001A (ja) * 1999-04-22 2000-11-02 Sony Corp 半導体装置の製造方法
US6677247B2 (en) 2002-01-07 2004-01-13 Applied Materials Inc. Method of increasing the etch selectivity of a contact sidewall to a preclean etchant
US7291550B2 (en) 2004-02-13 2007-11-06 Chartered Semiconductor Manufacturing Ltd. Method to form a contact hole
US20110065276A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US9324576B2 (en) * 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
JP6059165B2 (ja) * 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
JP6396699B2 (ja) * 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0721205A2 (en) * 1994-12-07 1996-07-10 Cypress Semiconductor Corporation Method of etching an oxide layer with simultaneous deposition of a polymer layer
US6617253B1 (en) * 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
CN1187796C (zh) * 2000-11-24 2005-02-02 三星电子株式会社 利用具有至少一个等离子体预处理舱的装置组制造半导体器件的接触的方法
CN1285106C (zh) * 2001-10-24 2006-11-15 松下电器产业株式会社 蚀刻方法
US20100144143A1 (en) * 2008-07-10 2010-06-10 Panasonic Corporation Method of manufacturing semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YING WANG ET AL: "Ultrahigh-selectivity silicon nitride etch process using an inductively coupled plasma source", 《JOURNAL OF VACUUM SCIENCE & TECHNOLOGY A》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026085A (zh) * 2016-01-29 2017-08-08 台湾积体电路制造股份有限公司 用于制造鳍式场效应晶体管和半导体器件的方法
CN107026085B (zh) * 2016-01-29 2022-03-11 台湾积体电路制造股份有限公司 用于制造鳍式场效应晶体管和半导体器件的方法
CN109075068A (zh) * 2016-05-10 2018-12-21 东京毅力科创株式会社 蚀刻方法
CN109075068B (zh) * 2016-05-10 2023-06-09 东京毅力科创株式会社 蚀刻方法
TWI727085B (zh) * 2016-08-24 2021-05-11 日商東京威力科創股份有限公司 基板處理方法
CN109755125A (zh) * 2017-11-08 2019-05-14 东京毅力科创株式会社 蚀刻方法
CN109755125B (zh) * 2017-11-08 2023-05-02 东京毅力科创株式会社 蚀刻方法

Also Published As

Publication number Publication date
TW201612977A (en) 2016-04-01
EP2963677A1 (en) 2016-01-06
KR101888728B1 (ko) 2018-08-14
TWI610363B (zh) 2018-01-01
KR20160003565A (ko) 2016-01-11
JP6235981B2 (ja) 2017-11-22
US20160005651A1 (en) 2016-01-07
US9330973B2 (en) 2016-05-03
CN105244372B (zh) 2018-05-15
JP2016027594A (ja) 2016-02-18

Similar Documents

Publication Publication Date Title
CN105244372A (zh) 对被处理体进行处理的方法
CN109427576B (zh) 蚀刻方法
CN105097497B (zh) 蚀刻方法
KR101744625B1 (ko) 에칭 방법
CN104867827A (zh) 蚀刻方法
JP2014057057A (ja) 増強プラズマ処理システム内でのプラズマ強化エッチング
KR101679371B1 (ko) 드라이 에칭 방법
US20220181162A1 (en) Etching apparatus
KR20170058282A (ko) 고 쓰루풋을 갖는 초고 선택성 폴리실리콘 에칭
JP2016136617A (ja) シリコンのエッチングおよびクリーニング
CN105810582A (zh) 蚀刻方法
JP2017112293A (ja) 溝を有するシリコンカーバイド基板の製造方法
TW201707041A (zh) 蝕刻方法及蝕刻裝置
TWI809086B (zh) 蝕刻方法及電漿處理裝置
JP6920309B2 (ja) エッチングハードウェアに対する水素プラズマベース洗浄処理
CN109075068B (zh) 蚀刻方法
KR20180124754A (ko) 에칭 방법
JP2023531203A (ja) 希ガスによる極低温原子層エッチング
KR20210023738A (ko) 에칭 방법 및 기판 처리 장치
CN105810581A (zh) 蚀刻方法
CN105810579A (zh) 蚀刻方法
JP2005166827A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant