CN109075068A - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN109075068A
CN109075068A CN201780028484.2A CN201780028484A CN109075068A CN 109075068 A CN109075068 A CN 109075068A CN 201780028484 A CN201780028484 A CN 201780028484A CN 109075068 A CN109075068 A CN 109075068A
Authority
CN
China
Prior art keywords
region
gas
silicon nitride
deposit
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780028484.2A
Other languages
English (en)
Other versions
CN109075068B (zh
Inventor
渡边光
海老原良介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109075068A publication Critical patent/CN109075068A/zh
Application granted granted Critical
Publication of CN109075068B publication Critical patent/CN109075068B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Abstract

本发明的目的是提供一种以高选择比对氮化硅区域进行蚀刻的方法。在该蚀刻方法中，将包括氮化硅区域和具有与氮化硅区域不同的组成的含硅区域的被处理体收纳在处理容器内，有选择地对氮化硅区域进行蚀刻。在第一步骤中，在处理容器内通过生成包含氢氟烃气体的处理气体的等离子体，在氮化硅区域和含硅区域上形成包含氢氟烃的沉积物，在第二步骤中，利用沉积物中包含的氢氟烃的自由基对氮化硅区域进行蚀刻。交替地反复进行第一步骤和第二步骤。

Description

蚀刻方法
技术领域
本发明的实施方式涉及蚀刻方法。
背景技术
在现有技术中一直在研究氮化硅的蚀刻方法。专利文献1中公开了一种对基板上的氮化物层进行各向异性的蚀刻的方法，用富氢的氢氟烃、氧化剂和包含碳源的气体进行蚀刻。
专利文献2公开了一种蚀刻方法，利用来自碳氟化合物的氟自由基，对孔的较深位置的氮化硅进行蚀刻。专利文献3公开了利用CH2F2、CH3F或CHF3对氮化硅进行蚀刻的方法。
现有技术文献
专利文献
专利文献1：日本特开平11-260798号公报
专利文献2：日本特开2002-319574号公报
专利文献3：日本特开平10-303187号公报
发明内容
发明想要解决的技术问题
但是，现有的蚀刻方法中存在氮化硅的选择蚀刻性不充分的的技术问题。
本发明就是鉴于这样的技术问题而完成的，其目的在于提供能够以高选择性对氮化硅进行蚀刻的蚀刻方法。
用于解决技术问题的技术方案
为了解决上述的技术问题，第1蚀刻方法将包括氮化硅区域和具有与上述氮化硅区域不同的组成的含硅区域的被处理体收纳在处理容器内，有选择地对上述氮化硅区域进行蚀刻，上述蚀刻方法包括：通过在上述处理容器内生成包含氢氟烃气体的处理气体的等离子体，在上述氮化硅区域和上述含硅区域上形成包含氢氟烃的沉积物的第一步骤；和利用上述沉积物中所包含的氢氟烃的自由基，对上述氮化硅区域进行蚀刻的第二步骤，交替地反复进行上述第一步骤和上述第二步骤。
关于在第一步骤中形成的来自氢氟烃的沉积物的量，在氮化硅区域上，与具有与氮化硅区域不同的组成的含硅区域上相比，上述沉积物的量较少。当在第二步骤中对该沉积物赋予自由基时，氮化硅区域被蚀刻。因此，通过交替地反复进行第一步骤和第二步骤，氮化硅区域相对于含硅区域，被以高选择性蚀刻。
在第2蚀刻方法中，上述含硅区域包含选自SiC、SiOC、SiON、SiCN、SiOCN和SiO2中的至少1种硅化合物。这些硅含有物，与氮化硅相比，来自氢氟烃的沉积物的量变多，能够充分地确保氮化硅的选择蚀刻性。
在第3蚀刻方法中，上述氢氟烃气体包含选自CH3F、CH2F2和CHF3中的至少1种气体。这些氢氟烃气体，在氮化硅区域的表面上，与其他材料相比沉积量较少，因此能够充分地对氮化硅区域进行蚀刻。
在第4蚀刻方法中，设定上述第一步骤的时间长度与上述第二步骤的时间长度的比率，以使得上述氮化硅区域的蚀刻量为上述含硅区域的蚀刻量的5倍以上。在此情况下，由于能够以充分高的选择比对氮化硅进行蚀刻，因此还能够容易地形成现有技术中未能形成的深孔和深结构等。
在第5蚀刻方法中，在上述第二步骤中，通过将上述沉积物暴露在稀有气体的等离子体中，产生上述沉积物所包含的氢氟烃的自由基。当稀有气体的等离子体照射沉积物时，稀有气体原子的离子与沉积物碰撞，从沉积物产生氢氟烃的自由基，依赖于沉积时的氮化硅的表面状态和产生的自由基，氮化硅区域被蚀刻。
在第6蚀刻方法中，上述处理气体实质上不含氧。在此情况下，与含氧的情况相比较，由于表面不被氧化，因此容易因材料差而出现上述沉积膜的差。这里，实质上不含氧的意思是，不有意地将氧导入处理气体内，处理气体内的氧气浓度为2.0×10-10mol/cm3以下(真空度0.025T(3.3Pa)，计算将20％为氧的空气减压后的情况下的氧气浓度)。
发明效果
如上所述，根据发明的蚀刻方法，能够以高选择性对氮化硅区域进行蚀刻。
附图说明
图1是一个实施方式的蚀刻处理对象的说明图。
图2是表示一个实施方式的等离子体处理装置的图。
图3是表示溅射时间(秒)与蚀刻量(nm)的关系的图表。
图4是表示溅射时间(秒)与蚀刻量(nm)的关系的图表。
图5是表示溅射时间(秒)与蚀刻量(nm)的关系的图表。
图6是表示溅射时间(秒)与蚀刻量(nm)的关系的图表。
图7是表示处理对象的纵截面结构的图。
图8是用于说明蚀刻处理开始后的处理对象的纵截面结构的图。
图9是用于说明基于各种条件的沉积量(nm)的变化的图表。
图10是用于说明基于各种条件的沉积厚的比率(btm/top)的变化的图表。
图11是用于说明基于各种条件的沉积量(nm)的变化的图表。
图12是用于说明基于各种条件的沉积厚的比率(btm/top)的变化的图表。
具体实施方式
下面，参考附图对各种实施方式进行详细的说明。并且，对于各个附图中相同或相当的部分赋予相同的附图标记。
图1是一个实施方式的蚀刻处理对象的说明图。
图1的(a)表示在基板SB上形成有3个层的状态。即，被处理体在基板SB上具有第1区域R1、第2区域R2和第3区域R3，它们是组成彼此不同的含硅区域。基板SB的材料没有特别限定，在本例中是Si。此外，令第1区域R1为氮化硅区域(SiNx)(x为适当的数)，第2区域R2为SiCN区域，第3区域R3为SiC区域。
图1的(b)是说明蚀刻的第一步骤的图，表示在第1区域R1、第2区域R2、第3区域R3上沉积有沉积物DP的状态。沉积物DP是通过将这些区域暴露在包含氢氟烃气体(CH3F、CH2F2或CHF3)的处理气体的等离子体中而在各区域的表面上形成的。这里，该图是用于说明第1～第3区域上的沉积物的图，在利用该结构执行了等离子体处理的情况下，省略了对形成在基板SB上的沉积物的记载。为了形成沉积物DP，首先，将被处理体收纳在处理容器内，接着，在处理容器内通过生成包含氢氟烃气体的处理气体的等离子体，将第1区域R1、第2区域R2和第3区域R3的表面暴露在该等离子体中。在该沉积步骤中，在由氮化硅形成的第1区域R1上，与其他区域相比，沉积物的厚度小。此外，由SiCN形成的第2区域R2上的沉积物DP的厚度，比由SiC形成的第3区域R3上的沉积物DP的厚度小。
接着，利用稀有气体进行溅射。
图1的(c)是说明蚀刻的第二步骤的图，表示通过利用稀有气体(优选Ar，但是也可以采用He、Ne、Kr、Xe、Rn)的表面的溅射，沉积物DP的一部分和第1区域R1的表层区域被除去了的状态。在第二步骤中，通过将沉积物DP暴露在稀有气体的等离子体中，产生沉积物DP包含的氢氟烃的自由基。当稀有气体的等离子体对沉积物DP照射时，稀有气体原子的离子与沉积物DP碰撞，从沉积物DP产生氢氟烃的自由基，依赖于沉积时的第1区域R1(氮化硅)的表面状态和产生的自由基，第1区域R1被蚀刻。其中，由于稀有气体的等离子体对沉积物DP的表面进行溅射，因此沉积物DP的厚度减少。
以下，通过交替地反复进行上述第一步骤和上述第二步骤，有选择地对第1区域R1进行蚀刻。
如上所述，本实施方式的蚀刻方法将包括氮化硅区域(第1区域R1)和具有与氮化硅区域不同的组成的含硅区域(第2区域R2、第3区域R3)的被处理体收纳在处理容器内，有选择地对第1区域R1进行蚀刻，上述蚀刻方法包括：通过在处理容器内生成包含氢氟烃气体的处理气体的等离子体，在第1区域R1、第2区域R2和第3区域R3上形成包含氢氟烃的沉积物DP的第一步骤；和利用沉积物DP所包含的氢氟烃的自由基，对第1区域R1进行蚀刻的第二步骤，交替地反复进行第一步骤和上述第二步骤。
在第一步骤中形成的来自氢氟烃的沉积物DP的量，在第1区域(氮化硅区域)上，相比于组成与其不同的的含硅区域上，较少。当在第二步骤中对沉积物DP提供自由基时，第1区域R1被蚀刻。因此，通过交替地反复进行第一步骤和第二步骤，氮化硅区域相比于其他含硅区域，被以高选择性蚀刻。
此外，在上述蚀刻方法中，构成第2区域R2或第3区域R3的含硅区域能够包含选自SiC、SiOC、SiON、SiCN、SiOCN和SiO2的至少1种硅化合物。如后所述，这些硅含有物与氮化硅相比，来自氢氟烃的沉积物DP的量较多，因此能够充分地确保氮化硅的选择蚀刻性。
此外，氢氟烃气体包含选自CH3F、CH2F2和CHF3的至少1种气体。在氮化硅区域的表面上，这些氢氟烃气体与其他材料相比沉积量较少，因此能够充分地对氮化硅区域进行蚀刻。
在使处理容器内的压力为30mT(4.0Pa)，对等离子体处理装置的上部电极施加250W的电力，使上部直流电压为0V，使基板温度为60℃，作为处理气体采用Ar气体(1000sccm)和氢氟烃气体(CH3F(25sccm))的情况下，第1区域R1、第2区域R2和第3区域R3上的沉积物DP的沉积量的比率为1：3：5。在以相同的条件，作为氢氟烃气体采用CHF3的情况下，第1区域R1的沉积量与第3区域R3上的沉积量，例如在60℃的条件下为1：4。此外，在采用了CHF3的情况下，所形成的沉积物及其正下方的材料，由于第二步骤中的Ar溅射而以不同的蚀刻速度，随着溅射时间的经过而一起被削去。在此情况下，SiO2最容易被削去，接着，按SiNx、SiC的顺序被削去。
接着，对具有处理容器的等离子体处理装置进行说明。
图2是表示一个实施方式的等离子体处理装置的图。图2所示的等离子体处理装置10是电容耦合型等离子体蚀刻装置，包括大致圆筒状的处理容器12。处理容器12的内壁面例如由阳极氧化处理过的铝构成。该处理容器12被安全地接地。
在处理容器12的底部上设置有大致圆筒状的支承部14。支承部14例如由绝缘材料构成。支承部14在处理容器12内从处理容器12的底部在铅垂方向上延伸。此外，在处理容器12内设置有载置台PD。载置台PD被支承部14支承。
载置台PD在其上表面保持晶片W。载置台PD具有下部电极LE和静电吸盘ESC。下部电极LE包括第1板18a和第2板18b。第1板18a和第2板18b例如由铝这样的金属构成，为大致圆盘形状。第2板18b设置在第1板18a上，与第1板18a电连接。
在第2板18b上设置有静电吸盘ESC。静电吸盘ESC具有将作为导电膜的电极配置在一对绝缘层或绝缘片之间的结构。直流电源22经开关23与静电吸盘ESC的电极电连接。该静电吸盘ESC利用因来自直流电源22的直流电压而产生的库伦力等静电力吸附晶片W。通过采用这样的结构，静电吸盘ESC能够保持晶片W。
在第2板18b的周缘部上以包围晶片W的边缘和静电吸盘ESC的方式配置有聚焦环FR。聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR由根据蚀刻对象的膜的材料而适当地选择的材料构成，例如能够由石英构成。
在第2板18b的内部设置有制冷剂流路24。制冷剂流路24构成温度调节机构。从设置在处理容器12的外部的冷却装置经配管26a对制冷剂流路24供给制冷剂。供给至制冷剂流路24的制冷剂经配管26b被送回冷却装置。这样，制冷剂以循环的方式被供给至制冷剂流路24。通过控制该制冷剂的温度，来控制被静电吸盘ESC支承的晶片W的温度。
此外，在等离子体处理装置10设置有气体供给线路28。气体供给线路28将来自传热气体供给机构的传热气体例如He气体供给至静电吸盘ESC的上表面与晶片W的背面之间。
此外，等离子体处理装置10包括上部电极30。上部电极30在载置台PD的上方与该载置台PD相对地配置。下部电极LE和上部电极30彼此大致平行地设置。在这些上部电极30与下部电极LE之间，提供用于对晶片W进行等离子体处理的处理空间S。
上部电极30隔着绝缘性遮挡部件32被支承于处理容器12的上部。在一个实施方式中，上部电极30能够构成为与载置台PD的上表面的距离、即在铅垂方向上与晶片载置面的距离可以改变。上部电极30能够包括电极板34和电极支承体36。电极板34面对处理空间S，在该电极板34设置有多个气体排出孔34a。该电极板34在一个实施方式中由硅构成。
电极支承体36以可自由拆装电极板34的方式支承电极板34，例如能够由铝这样的导电性材料构成。该电极支承体36能够具有水冷结构。在电极支承体36的内部设置有气体扩散室36a。与气体排出孔34a连通的多个气体通流孔36b从该气体扩散室36a延伸至下方。此外，在电极支承体36形成有用于将处理气体引导至气体扩散室36a的气体导入口36c，在该气体导入口36c连接有气体供给管38。
气体供给管38经阀组42和流量控制器组44连接有气体源组40。气体源组40包括氢氟烃气体的源和稀有气体的源等的多个气体源。气体源组还能够根据必要设定氧(O2)气。氢氟烃气体例如是包括CH3F、CH2F2和CHF3中的至少一种的气体。此外，稀有气体是包括Ar气体、He气体这样的各种稀有气体中的至少一种的气体。
阀组42包括多个阀，流量控制器组44包括质量流量控制器这样的多个流量控制器。气体源组40的多个气体源分别经阀组42的对应的阀和流量控制器组44的对应的流量控制器，与气体供给管38连接。
此外，在等离子体处理装置10中，沿着处理容器12的内壁以可自由拆装的方式设置有沉积屏蔽件46。沉积屏蔽件46还设置在支承部14的外周。沉积屏蔽件46用于防止蚀刻副产物(deposit：沉积物)付着在处理容器12上，能够通过在铝材上覆盖Y2O3等陶瓷而构成。
在处理容器12的底部侧并且在支承部14与处理容器12的侧壁之间设置有排气板48。排气板48例如能够通过在铝材上覆盖Y2O3等陶瓷而构成。在该排气板48的下方并且在处理容器12设置有排气口12e。在排气口12e经排气管52连接有排气装置50。排气装置50具有涡轮分子泵等真空泵，能够将处理容器12内的空间减压至所希望的真空度。此外，在处理容器12的侧壁设置有晶片W的搬入搬出口12g，该搬入搬出口12g可由闸阀54开闭。
此外，等离子体处理装置10还包括第1高频电源62和第2高频电源64。第1高频电源62是产生等离子体生成用的第1高频电力的电源，产生27～100MHz的频率的高频电力，在一例中产生40MHz的高频电力。第1高频电源62经匹配器66与下部电极LE连接。匹配器66是用于使第1高频电源62的输出阻抗与负载侧(下部电极LE侧)的输入阻抗匹配的电路。
第2高频电源64是用于将离子引到晶片W的第2高频电力，即产生高频偏置电力的电源，产生400kHz～40MHz的范围内的频率的高频偏置电力，在一例中产生13MHz的高频偏置电力。第2高频电源64经匹配器68与下部电极LE连接。匹配器68是用于使第2高频电源64的输出阻抗与负载侧(下部电极LE侧)的输入阻抗匹配的电路。
此外，等离子体处理装置10还包括直流电源70。直流电源70与上部电极30连接。直流电源70产生负的直流电压，能够将该直流电压施加至上部电极30。当由直流电源70施加负的直流电压时，处理空间S内存在的正离子碰撞电极板34。通过采用这样的结构，从电极板34放出二次电子和/或硅。
此外，在一个实施方式中，等离子体处理装置10还包括控制部Cnt。该控制部Cnt是包括处理器、存储部、输入装置和显示装置等的计算机，控制等离子体处理装置10的各部分。在该控制部Cnt中，操作者为了管理等离子体处理装置10能够使用输入装置进行命令的输入操作等，此外，利用显示装置，能够使等离子体处理装置10的工作状况可视化地显示。进而，在控制部Cnt的存储部中存储用于由处理器控制在等离子体处理装置10中执行的各种处理的控制程序、和/或用于根据处理条件使等离子体处理装置10的各部分执行处理的程序，即处理方案。
上述的第一步骤，例如使用Si晶片W作为基板，从气体源组40，经流量控制器组44、阀组42和气体供给管38将上述的氢氟烃气体供给至处理容器12内，将来自第1高频电源62的高频电力供给至下部电极LE。此外，将来自第2高频电源64的高频偏置电力供给至下部电极LE。
此外，在第一步骤中，利用排气装置50将处理容器12内的空间的压力设定为规定的压力。例如，处理容器12内的空间的压力被设定为20mTorr(2.666Pa)～50mTorr(6.666Pa)的范围内的压力。进而，在第一步骤中，上部电极30与载置台PD的上表面之间的距离被设定为20mm～50mm的范围内的距离。通过采用这样的结构，在处理容器12内生成处理气体的等离子体，载置在载置台PD上的晶片W暴露在该等离子体中。其中，在第一步骤中，也可以对上部电极30施加来自直流电源70的负的直流电压。此外，能够由控制部Cnt控制执行第一步骤时的等离子体处理装置10的各部分的动作。
在第一步骤中，最初，来自氢氟烃的原子和/或分子的活性种、例如氟和/或氢氟烃的活性种碰撞第1区域R1～第3区域R3。通过采用这样的方式，在第一步骤中，在第1区域R1上沉积沉积物DP。该沉积物DP的膜厚随着第一步骤的执行时间的经过而增加。在第一步骤中，第1区域R1的表层状态稍微变性。
此外，第一步骤的处理气体实质上不含氧。在此情况下，与含氧的情况相比，由于表面不被氧化，因此容易因材料差而出现上述沉积膜的差。其中，实质上不含氧的意思是有意不向处理气体内导入氧，处理气体内的氧气浓度为2.0×10-10mol/cm3以下(真空度0.025T(3.3Pa)，计算将20％为氧的空气减压后的情况下的氧气浓度)的情况。
在第二步骤中，使用Ar作为稀有气体，产生Ar的等离子体，进行沉积物DP的溅射。利用沉积物DP中所包含的氢氟烃的自由基蚀刻第1区域R1。在第二步骤中，进行第一步骤的处理后的晶片W，被暴露在稀有气体的等离子体中。该第二步骤的处理时间和第一步骤的处理时间能够任意地设定。在一个实施方式中，在第一步骤的处理时间和第二步骤的处理时间的合计中，第一步骤的处理时间所占的比率能够设定为5％～30％的范围内的比率。
在使用等离子体处理装置10实施第二步骤的情况下，从气体源组40供给稀有气体。此外，在第二步骤中，如果是在SiNx上残留有所述沉积物的状态，则除了稀有气体之外还能够供给氧气(O2气)。此外，在第二步骤中，来自第1高频电源62的高频电力被供给至下部电极LE。此外，在步骤ST2中，能够将来自第2高频电源64的高频偏置电力供给至下部电极LE。例如，处理容器12内的空间的压力被设定为20mTorr(2.666Pa)～50mTorr(6.666Pa)的范围内的压力。进而，在步骤ST2中，上部电极30与载置台PD的上表面之间的距离被设定为20mm～50mm的范围内的距离。通过采用这样的结构，能够在处理容器12内生成稀有气体的等离子体，载置在载置台PD上的晶片W被暴露在该等离子体中。其中，在第二步骤中，也可以对上部电极30施加来自直流电源70的负的直流电压。此外，能够由控制部Cnt控制执行第二步骤时的等离子体处理装置10的各部分的动作。
在第二步骤中，稀有气体原子的活性种、例如稀有气体原子的离子碰撞沉积物DP。沉积物DP中的氢氟烃自由基使第1区域R1的蚀刻得以进行。此外，通过该第二步骤，第1区域R1上的沉积物DP的膜厚减少。此外，在第二步骤中，第2区域R2和第3区域R3上的沉积物DP的膜厚也减少。
在上述的蚀刻方法中，在执行第二步骤后，再次执行第一步骤。由于通过之前的第二步骤的执行而沉积物DP的膜厚减少，因此当再次执行第一步骤将晶片W暴露到上述的处理气体的等离子体中时，能够进一步蚀刻第1区域R1。之后，通过进一步执行第二步骤，能够利用沉积物DP中的氢氟烃自由基蚀刻第1区域R1。
在上述蚀刻方法中，判断是否满足了停止条件。关于停止条件，例如当反复执行包括第一步骤和第二步骤的循环的次数达到了规定次数时，判断满足了停止条件。在没有满足停止条件的情况下，再次执行包括第一步骤和第二步骤的循环。另一方面，在满足停止条件的情况下，结束蚀刻。
在以上说明的蚀刻方法中，通过交替地反复执行第一步骤和第二步骤，能够连续地蚀刻第1区域R1。进而，在上述的蚀刻方法中，相比于第2区域R2和第3区域R3，能够有选择地蚀刻第1区域R1。
此外，蚀刻方法仅增加第1区域R1(氮化硅区域)的蚀刻量EA1，第2区域R2和第3区域R3(含硅区域)的蚀刻量EA2实质上为0。能够将第一步骤的时间长度T1(秒)与第二步骤的时间长度T2(秒)的比例R＝T2/T1设定为3≤R≤20。
在此情况下，由于能够以充分高的选择比蚀刻氮化硅，因此还能够容易地形成在现有技术中未能形成的深孔和深槽结构等。
图3是表示溅射时间(第二步骤的时间长度T2)(秒)与各区域的蚀刻量(nm)的关系的图表。
作为基本条件，使第一步骤中的基板温度TEMP为0℃，处理容器内的压力为30mT，对上部电极施加100W的高频电力，对下部电极施加0W的高频电力，处理气体将CH3F和Ar以50：1000的比例混合。此外，使第二步骤中的基板温度TEMP为0℃，处理容器内的压力为30mT，对上部电极施加100W的高频电力，对下部电极施加50W的高频电力，处理气体将CH3F和Ar设定为0：1000的比例。该倾向在使基板温度为0℃以上60℃以下测试的情况下也能够被观测到。
使第1期间T1＝5秒，第2期间T2为5秒、15秒、30秒、45秒、60秒，进行了试验。当作为溅射时间的第2期间T2为30秒以上时，第1区域(氮化硅)的蚀刻量，与其他材料(SiON、SiCN、SiOC、SiC、SiO2)相比较，飞跃地增加。此外，考虑到SiOCN为SiON与SiCN的中间的状态，因此与SiOCN相比较，蚀刻量也飞跃地增加。
在基板温度为0℃，R＝T2/T1＝6以上12以下的情况下，能够使第1区域(氮化硅)的蚀刻量相比于其他材料增大。
图4是表示溅射时间(第二步骤的时间长度T2)(秒)与各区域的蚀刻量(nm)的关系的图表。
该图表是将上述基本条件中的基板温度改变为20℃而得到的。
使第1期间T1＝5秒、第2期间T2为5秒、15秒、30秒、45秒、60秒，进行了试验。当作为溅射时间的第2期间T2为30秒以上时，第1区域(氮化硅)的蚀刻量相比于其他材料(SiON、SiCN、SiOC、SiC、SiO2)，飞跃地增加。
在基板温度为20℃、R＝T2/T1＝6以上9以下的情况下，使第1区域(氮化硅)的蚀刻量相比于其他材料增大。另一方面，在R＝T2/T1＝9以上的情况下，相比于SiON、SiO2，能够使第1区域的蚀刻量为5倍以上。
图5是表示溅射时间(第二步骤的时间长度T2)(秒)与各区域的蚀刻量(nm)的关系的图表。
该图表是将上述基本条件中的基板温度改变为60℃而得到的。
使第1期间T1＝5秒、第2期间T2为5秒、15秒、20秒、25秒、30秒、45秒、60秒、75秒、90秒，进行了试验。当作为溅射时间的第2期间T2为30秒以上时，第1区域(氮化硅)的蚀刻量相比于其他材料(SiON、SiCN、SiOC、SiC、SiO2)，飞跃地增加。
在使基板温度为60℃、R＝T2/T1＝5以上6以下的情况下，能够使第1区域(氮化硅)的蚀刻量相比于其他材料增大。
图6是表示溅射时间(第二步骤的时间长度T2)(秒)与各区域的蚀刻量(nm)的关系的图表。
该图表是将上述基本条件中的基板温度改变为100℃而得到的。
使第1期间T1＝5秒、第2期间T2为5秒、15秒、30秒、45秒、60秒，进行了试验。当作为溅射时间的第2期间T2为30秒以上时，第1区域(氮化硅)的蚀刻量相比于其他材料(SiON、SiCN、SiOC、SiC、SiO2)增加。
在基板温度为100℃、R＝T2/T1＝6以上的情况下，能够使第1区域(氮化硅)的蚀刻量相比于其他材料增大。
如上所述，第一步骤和第二步骤，在使作为被处理体的基板温度TEMP为0℃以上100℃以下的情况下，具有提高蚀刻的选择比的效果，此外，在为0℃以上60℃以下的情况下，该效果变得显著，在为0℃以上20℃以下的情况下，该效果变得非常显著。
图7是表示处理对象的纵截面结构的图。
在基板SB上配置有第1区域R1，在其两侧配置有第2区域R2。这些区域也可以具有翅片结构，纵向较长的结构用作晶体管、电容器等各种的电子电路元件。对该结构实施了上述的蚀刻。
图8是用于说明开始蚀刻处理后的处理对象的纵截面结构的图。
在该蚀刻中，在中央形成有深的凹部，底面成为第1区域R1的表面，在两侧残留有第2区域R2。在凹部的侧面和底面，进而在凹部的开口端面上，形成有沉积物DP。
使第2区域R2的顶面上的沉积物DP的厚度的最大值为ts，从凹部的侧面向内侧突出的沉积物DP的突出量的最大值为tl，沉积至位于凹部的底部的第1区域R1的表面上的沉积物DP的厚度的最大值为tb。
图9是用于说明各种条件下的沉积量(nm)的变化的图表。
作为基本条件，使第一步骤中的基板温度TEMP为60℃，处理气体为CH3F，处理容器内的压力(Press)为30mT，上部电极的高频(HF)为500W，对下部电极施加0W的高频电力，使直流电源70的直流电压(DCS)为0V，将CH3F和Ar以50：1000的比例混合。当使各种参数变化时，存在高频(HF)的电力越高，沉积量增加的倾向。
图10是表示图9的条件的情况下的沉积物的厚度比例(btm/top)的图表。在上述的沉积步骤中，即使在改变了条件的情况下，也能够使厚度比例(btm/top)位于0.25以上0.75以下的范围。
图11是用于说明各种条件下的沉积量(nm)的变化的图表。
作为基本条件，使第一步骤中的基板温度TEMP为60℃，处理气体为CHF3，处理容器内的压力(Press)为30mT，上部电极的高频(HF)为500W，对下部电极施加0W的高频电力，使直流电源70的直流电压(DCS)为0V，将CHF3和Ar以50：1000的比例混合。当使各种参数变化时，存在高频(HF)的电力越高，沉积量越增加的倾向。
图12是表示图11的条件的情况下的沉积物的厚度比例(btm/top)的图表。在上述的沉积步骤中，即使在改变了条件的情况下，也能够使厚度比例(btm/top)位于0.45以上1.75以下的范围。
此外，在上述的蚀刻方法中，在第一步骤中，处理气体不含氧。在简单地将CH3F、Ar和O2以30：50：0～60(sccm)的比例混合，在温度60℃下对氮化硅进行了60秒的时间的蚀刻的情况下，相对于SiC，能够得到最大12.6倍(O2流量15sccm)的选择蚀刻比率，相对于SiOC，能够得到最大7.5倍(O2流量15sccm)的选择蚀刻比率，但是在使用了上述的第一步骤和第二步骤的情况下，可知这些蚀刻比率最大可为无限大，能够进行非常优异的选择蚀刻。
以上，对各种实施方式进行了说明，但是本发明并不限定于上述的实施方式，能够构成各种变形的方式。例如，在上述的说明中，举例说明了在实施上述蚀刻方法时能够使用电容耦合型的等离子体处理装置10作为等离子体处理装置，但是能够利用使用了任意的等离子体源的等离子体处理装置。例如，能够使用感应耦合型的等离子体处理装置、使用微波这样的表面波作为等离子体源的等离子体处理装置这样的各种等离子体处理装置。
附图标记说明
10……等离子体处理装置，12……处理容器，PD……载置台，ESC……静电吸盘，LE……下部电极，30……上部电极，40……气体源组，50……排气装置，62……第1高频电源，64……第2高频电源，70……直流电源，W……晶片，DP……沉积物，R1……第1区域，R2……第2区域。

Claims (6)

1.一种蚀刻方法，其将包括氮化硅区域和具有与所述氮化硅区域不同的组成的含硅区域的被处理体收纳在处理容器内，有选择地对所述氮化硅区域进行蚀刻，所述蚀刻方法的特征在于，包括：
通过在所述处理容器内生成包含氢氟烃气体的处理气体的等离子体，在所述氮化硅区域和所述含硅区域上形成包含氢氟烃的沉积物的第一步骤；和
利用所述沉积物中所包含的氢氟烃的自由基，对所述氮化硅区域进行蚀刻的第二步骤，
交替地反复进行所述第一步骤和所述第二步骤。
2.如权利要求1所述的蚀刻方法，其特征在于：
所述含硅区域包含选自SiC、SiOC、SiON、SiCN、SiOCN和SiO2中的至少1种硅化合物。
3.如权利要求1或2所述的蚀刻方法，其特征在于：
所述氢氟烃气体包含选自CH3F、CH2F2和CHF3中的至少1种气体。
4.如权利要求1～3中任一项所述的蚀刻方法，其特征在于：
设定所述第一步骤的时间长度与所述第二步骤的时间长度的比率，以使得所述氮化硅区域的蚀刻量为所述含硅区域的蚀刻量的5倍以上。
5.如权利要求1～4中任一项所述的蚀刻方法，其特征在于：
在所述第二步骤中，通过将所述沉积物暴露在稀有气体的等离子体中，产生所述沉积物所包含的氢氟烃的自由基。
6.如权利要求1～5中任一项所述的蚀刻方法，其特征在于：
所述处理气体实质上不含氧。
CN201780028484.2A 2016-05-10 2017-05-02 蚀刻方法 Active CN109075068B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016094659A JP6670672B2 (ja) 2016-05-10 2016-05-10 エッチング方法
JP2016-094659 2016-05-10
PCT/JP2017/017273 WO2017195709A1 (ja) 2016-05-10 2017-05-02 エッチング方法

Publications (2)

Publication Number Publication Date
CN109075068A true CN109075068A (zh) 2018-12-21
CN109075068B CN109075068B (zh) 2023-06-09

Family

ID=60267242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780028484.2A Active CN109075068B (zh) 2016-05-10 2017-05-02 蚀刻方法

Country Status (6)

Country Link
US (1) US11107692B2 (zh)
JP (1) JP6670672B2 (zh)
KR (1) KR102364188B1 (zh)
CN (1) CN109075068B (zh)
TW (1) TWI707396B (zh)
WO (1) WO2017195709A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
KR20200088769A (ko) 2019-01-15 2020-07-23 타이코에이엠피 주식회사 커넥터 어셈블리 및 이를 구비하는 전자기기

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303187A (ja) * 1997-02-25 1998-11-13 Fujitsu Ltd 窒化シリコン層のエッチング方法及び半導体装置の製造方法
CN101043004A (zh) * 2006-03-23 2007-09-26 东京毅力科创株式会社 等离子体蚀刻方法
CN103890918A (zh) * 2011-10-26 2014-06-25 国际商业机器公司 高选择性氮化物蚀刻工艺
CN104867827A (zh) * 2014-02-24 2015-08-26 东京毅力科创株式会社 蚀刻方法
CN105244372A (zh) * 2014-07-01 2016-01-13 东京毅力科创株式会社 对被处理体进行处理的方法
CN105390388A (zh) * 2014-08-28 2016-03-09 东京毅力科创株式会社 蚀刻方法
US20160079073A1 (en) * 2014-09-11 2016-03-17 Hitachi High-Technologies Corporation Plasma processing method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4417439B2 (ja) * 1994-06-29 2010-02-17 フリースケール セミコンダクター インコーポレイテッド エッチング・ストップ層を利用する半導体装置構造とその方法
US6656375B1 (en) 1998-01-28 2003-12-02 International Business Machines Corporation Selective nitride: oxide anisotropic etch process
JP2002319574A (ja) 2001-04-23 2002-10-31 Nec Corp 窒化シリコン膜の除去方法
JP5434970B2 (ja) * 2010-07-12 2014-03-05 セントラル硝子株式会社 ドライエッチング剤
US20130084707A1 (en) * 2011-09-30 2013-04-04 Tokyo Electron Limited Dry cleaning method for recovering etch process condition
US20140335679A1 (en) * 2013-05-09 2014-11-13 Applied Materials, Inc. Methods for etching a substrate
CN104253027B (zh) * 2013-06-26 2017-08-25 中芯国际集成电路制造(上海)有限公司 双重图形及其形成方法
US9543163B2 (en) * 2013-08-20 2017-01-10 Applied Materials, Inc. Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
EP3064483B1 (en) * 2013-10-30 2019-05-01 Zeon Corporation High-purity fluorinated hydrocarbon, use as a plasma etching gas, and plasma etching method
US9318343B2 (en) * 2014-06-11 2016-04-19 Tokyo Electron Limited Method to improve etch selectivity during silicon nitride spacer etch
CN104332392B (zh) * 2014-09-04 2017-04-05 北方广微科技有限公司 一种各向异性干法刻蚀vo2的方法
US9911620B2 (en) * 2015-02-23 2018-03-06 Lam Research Corporation Method for achieving ultra-high selectivity while etching silicon nitride

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303187A (ja) * 1997-02-25 1998-11-13 Fujitsu Ltd 窒化シリコン層のエッチング方法及び半導体装置の製造方法
CN101043004A (zh) * 2006-03-23 2007-09-26 东京毅力科创株式会社 等离子体蚀刻方法
CN103890918A (zh) * 2011-10-26 2014-06-25 国际商业机器公司 高选择性氮化物蚀刻工艺
CN104867827A (zh) * 2014-02-24 2015-08-26 东京毅力科创株式会社 蚀刻方法
CN105244372A (zh) * 2014-07-01 2016-01-13 东京毅力科创株式会社 对被处理体进行处理的方法
CN105390388A (zh) * 2014-08-28 2016-03-09 东京毅力科创株式会社 蚀刻方法
US20160079073A1 (en) * 2014-09-11 2016-03-17 Hitachi High-Technologies Corporation Plasma processing method
JP2016058590A (ja) * 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法

Also Published As

Publication number Publication date
WO2017195709A1 (ja) 2017-11-16
US20200211854A1 (en) 2020-07-02
CN109075068B (zh) 2023-06-09
JP2017204531A (ja) 2017-11-16
JP6670672B2 (ja) 2020-03-25
US11107692B2 (en) 2021-08-31
TW201740454A (zh) 2017-11-16
TWI707396B (zh) 2020-10-11
KR20190005146A (ko) 2019-01-15
KR102364188B1 (ko) 2022-02-17

Similar Documents

Publication Publication Date Title
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
CN105097497B (zh) 蚀刻方法
TWI723049B (zh) 原子層次解析度與電漿處理控制的方法
CN105244372B (zh) 对被处理体进行处理的方法
TW201921488A (zh) 蝕刻方法
CN104867827A (zh) 蚀刻方法
JP6431557B2 (ja) プラズマ処理装置及びプラズマ処理方法
TW201929090A (zh) 蝕刻方法
CN104576453B (zh) 等离子体处理方法和等离子体处理装置
TW201717276A (zh) 蝕刻方法
TWI694531B (zh) 蝕刻方法
TWI766866B (zh) 蝕刻方法
CN105810582A (zh) 蚀刻方法
TWI809086B (zh) 蝕刻方法及電漿處理裝置
JP2015079793A (ja) プラズマ処理方法
CN110010466B (zh) 蚀刻方法
CN109075068A (zh) 蚀刻方法
CN111819667A (zh) 等离子体处理方法和等离子体处理装置
JP7321059B2 (ja) プラズマ処理方法及びプラズマ処理装置
CN105810579A (zh) 蚀刻方法
CN110402480B (zh) 蚀刻装置
TW202226367A (zh) 蝕刻方法
JP2019029561A (ja) 多層膜をエッチングする方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant