JP2019029561A - 多層膜をエッチングする方法 - Google Patents

多層膜をエッチングする方法 Download PDF

Info

Publication number
JP2019029561A
JP2019029561A JP2017149186A JP2017149186A JP2019029561A JP 2019029561 A JP2019029561 A JP 2019029561A JP 2017149186 A JP2017149186 A JP 2017149186A JP 2017149186 A JP2017149186 A JP 2017149186A JP 2019029561 A JP2019029561 A JP 2019029561A
Authority
JP
Japan
Prior art keywords
gas
multilayer film
mask
plasma
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017149186A
Other languages
English (en)
Other versions
JP2019029561A5 (ja
JP6948181B2 (ja
Inventor
拓 後平
Taku Gohira
拓 後平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017149186A priority Critical patent/JP6948181B2/ja
Priority to TW107125955A priority patent/TWI765077B/zh
Priority to SG10201806550PA priority patent/SG10201806550PA/en
Priority to US16/050,455 priority patent/US20190043721A1/en
Priority to KR1020180089239A priority patent/KR102531961B1/ko
Priority to CN201810862184.0A priority patent/CN109326517B/zh
Publication of JP2019029561A publication Critical patent/JP2019029561A/ja
Publication of JP2019029561A5 publication Critical patent/JP2019029561A5/ja
Application granted granted Critical
Publication of JP6948181B2 publication Critical patent/JP6948181B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】マスクの複数の開口の形状を均一性を高め、且つ、多層膜に形成される複数の開口の形状の均一性及び垂直性を高める方法を提供する。【解決手段】一実施形態の方法では、複数のシリコン酸化膜及び複数のシリコン窒化膜を含む多層膜がエッチングされる。多層膜上には、炭素を含有するマスクが設けられる。方法は、第１のプラズマ処理を実行する工程と、第２のプラズマ処理を実行する工程と、を含む。これらの工程では、被加工物がその上に載置された静電チャックの温度が−１５℃以下の温度に設定された状態で、チャンバ内で、処理ガスのプラズマが生成される。処理ガスは、水素原子、フッ素原子、炭素原子、及び、酸素原子を含み、且つ、硫黄含有ガスを含む。第１のプラズマ処理を実行する工程におけるチャンバの圧力は、第２のプラズマ処理を実行する工程におけるチャンバの圧力よりも低い。【選択図】図１

Description

本開示の実施形態は、多層膜をエッチングする方法に関するものである。
半導体デバイスといったデバイスの製造においては、プラズマエッチングによって被加工物のエッチング対象膜のエッチングが行われる。プラズマエッチングでは、プラズマ処理装置のチャンバ内に被加工物が配置され、チャンバに処理ガスが供給され、当該処理ガスが励起されることにより、プラズマが生成される。
特許文献１には、エッチング対象膜としてのシリコン酸化膜に対して高アスペクト比の開口を形成するために、プラズマエッチングを行う技術が記載されている。特許文献１に記載された技術では、マスクとして、アモルファスカーボン製のマスクが用いられている。また、特許文献１に記載された技術では、フルオロカーボンガス、ハイドロフルオロカーボンガスといったフッ素含有ガスと水素ガスとを含む処理ガスのプラズマを生成することにより、シリコン酸化膜がエッチングされている。
特開２０１６−１２２７７４号公報
交互に積層された複数のシリコン酸化膜と複数のシリコン窒化膜を含む多層膜に対して高アスペクト比の開口を形成するためにプラズマエッチングを行う場合にも、アモルファスカーボン製のマスクといった炭素を含有するマスクを用いることができる。この多層膜のプラズマエッチングにおいても、上述した処理ガスのように炭素原子、フッ素原子、及び、水素原子を含む処理ガスを用いることができる。この多層膜のプラズマエッチング中には、炭素を含有する堆積物がマスク上に形成される。また、このプラズマエッチングでは、堆積物、又は、堆積物及びマスクが、それらと反応する活性種によってエッチングされることにより、マスクの複数の開口の形状が定められる。即ち、初期のマスクの残部、又は、初期のマスクの残部と堆積物によって、プラズマエッチング中のマスクの複数の開口の形状が定められる。
複数の開口が形成されているマスクには、高い密度で開口が形成された領域（以下、「密領域」という）と低い密度で開口が形成された領域（以下、「粗領域」という）が存在する。炭素原子、フッ素原子、及び、水素原子を含む上述の処理ガスのプラズマを用いた多層膜のプラズマエッチングでは、マスクの幾つかの開口の形状が変形し、マスクの複数の開口の形状が不均一になる。これは、粗領域と密領域のそれぞれに供給される活性種の量に差が生じるからであるものと推測される。
マスクの複数の開口の形状が不均一になると、これら複数の開口の下方において多層膜が均一にエッチングされず、多層膜に形成される複数の開口の形状が不均一になり、当該複数の開口の垂直性が低くなる。なお、垂直性は、多層膜に形成される開口が多層膜の積層方向に平行に延びている場合に、高い。したがって、多層膜のエッチング中にマスクの複数の開口の形状を均一性を高め、且つ、多層膜に形成される複数の開口の形状の均一性及び垂直性を高める必要がある。
一態様においては、被加工物の多層膜をエッチングする方法が提供される。多層膜は、交互に積層された複数のシリコン酸化膜及び複数のシリコン窒化膜を含む。被加工物は、多層膜上に設けられたマスクを有する。マスクは、炭素を含有する。マスクには複数の開口が形成されている。一態様に係る方法は、被加工物がプラズマ処理装置のチャンバ内で静電チャック上に載置された状態で実行される。この方法は、多層膜をエッチングするために、第１のプラズマ処理を実行する工程と、第１のプラズマ処理を実行する工程の後に多層膜を更にエッチングするために、第２のプラズマ処理を実行する工程と、を含む。第１のプラズマ処理を実行する工程及び第２のプラズマ処理を実行する工程においては、多層膜をエッチングするために、静電チャックの温度が−１５℃以下の温度に設定された状態で、チャンバ内で、処理ガスのプラズマが生成される。処理ガスは、水素原子、フッ素原子、及び、炭素原子を含み、且つ、硫黄含有ガスを含む。第１のプラズマ処理を実行する工程におけるチャンバの第１の圧力が、第２のプラズマ処理を実行する工程におけるチャンバの第２の圧力よりも低い圧力に設定される。
一態様に係る方法では、硫黄含有ガス中の硫黄を含む堆積物がマスク上に形成され、当該マスクと堆積物によって、プラズマエッチング中のマスクの複数の開口の形状が定められる。硫黄を含む堆積物の膜は、比較的均一な膜厚でマスク上に形成されるので、プラズマエッチング中にマスクの複数の開口の変形が抑制され、当該マスクの複数の開口の形状の均一性が高められる。
しかしながら、硫黄含有ガスが処理ガスに含められると、マスクが比較的大きくエッチングされる。即ち、選択性が低くなる。一態様に係る方法では、マスク選択性を高めるために、静電チャックの温度が−１５℃以下の温度に設定される。静電チャックの温度が−１５℃以下の温度に設定されると、多層膜のエッチングレートが高くなる。したがって、選択性が高くなる。
但し、静電チャックの温度が−１５℃以下の温度に設定されると、多層膜の積層方向に対して多層膜に形成される開口に曲がりが生じる。多層膜に形成される開口の曲がりを抑制するために、一態様に係る方法では、第１のプラズマ処理を実行する工程におけるチャンバの第１の圧力が、第２のプラズマ処理を実行する工程におけるチャンバの第２の圧力よりも低い圧力に設定される。チャンバの圧力が低い場合には、積層方向に延びる垂直性の高い開口が多層膜に形成されるが、選択性が低くなる。一方、チャンバの圧力が高い場合には、多層膜のエッチングにおいて選択性を高めることができる。したがって、一態様に係る方法によれば、選択性を高め、且つ、多層膜に形成される複数の開口の形状の均一性及び垂直性を高めることができる。
一実施形態において、方法の実行後に多層膜に形成されるべき開口の所望のアスペクト比の半分以上、且つ、該所望のアスペクト比よりも小さいアスペクト比を有する開口が該多層膜に形成されるまで、第１のプラズマ処理を実行する工程が実行される。
一実施形態において、第１の圧力は２パスカル（１５ｍＴｏｒｒ）以下であり、第２の圧力は３．３３３パスカル（２５ｍＴｏｒｒ）以上である。
一実施形態において、処理ガスは、水素ガス、及び、ハイドロフルオロカーボンガス、酸素含有ガスを含む。
以上説明したように、多層膜のエッチング中にマスクの複数の開口の形状を均一性を高め、且つ、多層膜に形成される複数の開口の形状の均一性及び垂直性を高めることが可能となる。
一実施形態に係る多層膜をエッチングする方法を示す流れ図である。 図１に示す方法が適用される被加工物を例示する平面図である。 図２に示す被加工物の一つのパターン領域の一部分を拡大して示す平面図である。 図４の（ａ）は、図３の部分Ａの拡大平面図であり、図４の（ｂ）は、図３の部分Ａにおける被加工物の拡大断面図である。 図１に示す方法の実行において用いることが可能なプラズマ処理装置を概略的に示す図である。 図６の（ａ）は、硫黄含有ガスを含まない処理ガスを用いたプラズマエッチング中のマスクの一部領域の平面図であり、図６の（ｂ）は、硫黄含有ガスを含まない処理ガスを用いたプラズマエッチング中の被加工物の断面図である。 図７の（ａ）は、硫黄含有ガスを含む処理ガスを用いたプラズマエッチング中のマスクの一部領域の平面図であり、図７の（ｂ）は、硫黄含有ガスを含む処理ガスを用いたプラズマエッチング中の被加工物の断面図である。 図８の（ａ）は、第１の実験において求めたアスペクト比と面積比との関係を示すグラフであり、図８の（ｂ）は、第１の実験において求めたアスペクト比と扁平率との関係を示すグラフである。 第１の実験において求めたアスペクト比とマスクのエッチングレートとの関係を示すグラフである。 第２の実験において求めた静電チャックの温度と選択比との関係を示すグラフであり、図１０の（ｂ）は、第２の実験において求めた静電チャックの温度と変化率の３σとの関係を示すグラフである。 第３の実験において求めた、静電チャックの温度とエッチングレートの平均値との関係を示すグラフである。 図１２の（ａ）は、第４の実験において求めたＳＦ６ガスの流量比と面積比との関係を示すグラフであり、図１２の（ｂ）は、第４の実験において求めた、ＳＦ６ガスの流量比と、マスクのパターン領域の中心部の開口の扁平率及びマスクのパターン領域の端部の開口の扁平率の各々との関係を示すグラフである。 第４の実験において求めた、ＳＦ６ガスの流量比と、変化率の平均値及び変化率の３σの各々との関係を示すグラフである。 第５の実験において求めたアスペクト比と変化率の３σとの関係を示すグラフである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係る多層膜をエッチングする方法を示す流れ図である。図１に示す方法ＭＴは、多層膜をエッチングするために、第１のプラズマ処理を実行する工程ＳＴ１、及び、多層膜を更にエッチングするために、第２のプラズマ処理を実行する工程ＳＴ２を含む。図２は、図１に示す方法が適用される被加工物を例示する平面図である。図３は、図２に示す被加工物の一つのパターン領域の一部分を拡大して示す平面図である。図４の（ａ）は、図３の部分Ａの拡大平面図であり、図４の（ｂ）は、図３の部分Ａにおける被加工物の拡大断面図である。
図２に示すように、一例の被加工物Ｗは、ウエハのように略円盤形状を有し得る。図４の（ｂ）に示すように、被加工物Ｗは、多層膜ＭＦ及びマスクＩＭを有する。多層膜ＭＦは下地層ＵＬ上に設けられている。多層膜ＭＦは、複数のシリコン酸化膜Ｆ１と複数のシリコン窒化膜Ｆ２を含んでいる。複数のシリコン酸化膜Ｆ１と複数のシリコン窒化膜Ｆ２は、交互に積層されている。多層膜ＭＦにおけるシリコン酸化膜Ｆ１の個数、及び、シリコン窒化膜Ｆ２の個数の各々は、任意の個数であり得る。多層膜ＭＬの全ての膜のうち最下層の膜は、シリコン酸化膜Ｆ１であってもよく、シリコン窒化膜Ｆ２であってもよい。また、多層膜ＭＬの全ての膜のうち最上層の膜は、シリコン酸化膜Ｆ１であってもよく、シリコン窒化膜Ｆ２であってもよい。マスクＩＭは、多層膜ＭＦ上に設けられている。マスクＩＭは、炭素を含んでいる。マスクＩＭは、例えば、アモルファスカーボン製である。マスクＩＭには、複数の開口ＩＭＯが形成されている。複数の開口ＩＭＯの各々は、例えば円形の平面形状を有し得る。なお、マスクＩＭは、方法ＭＴが被加工物Ｗに適用される前の状態の初期のマスクである。複数の開口ＩＭＯの各々は、当該初期のマスクにおける開口である。
図２に示すように、被加工物Ｗは、複数のパターン領域ＰＲを有し得る。図２では、破線によって複数のパターン領域ＰＲの各々の境界が示されている。複数のパターン領域ＰＲは、互いに離れている。なお、複数のパターン領域ＰＲの配置は図２に示されるものに限定されるものでない。図３に示すように、複数のパターン領域ＰＲの各々には、複数の開口ＩＭＯが形成されている。図３に示すように、複数の開口ＩＭＯが形成されているマスクＩＭには、高い密度で開口ＩＭＯが形成されている領域ＤＲと低い密度で開口ＩＭＯがされている領域ＩＲが存在する。
方法ＭＴでは、上述の工程ＳＴ１及び工程ＳＴ２がプラズマ処理装置を用いて実行される。図５は、図１に示す方法の実行において用いることが可能なプラズマ処理装置を概略的に示す図である。図５に示すプラズマ処理装置１０は、容量結合型プラズマエッチング装置である。プラズマ処理装置１０は、チャンバ本体１２を備えている。チャンバ本体１２は、略円筒形状を有している。チャンバ本体１２は、その内部空間をチャンバ１２ｃとして提供している。チャンバ本体１２は、例えばアルミニウムから形成されている。チャンバ本体１２の内壁面には、耐プラズマ性を有する処理が施されている。例えば、チャンバ本体１２の内壁面には、陽極酸化処理が施されている。チャンバ本体１２は、電気的に接地されている。
また、チャンバ本体１２の側壁には、通路１２ｐが形成されている。被加工物Ｗは、チャンバ１２ｃに搬入されるとき、また、チャンバ１２ｃから搬出されるときに、通路１２ｐを通る。この通路１２ｐは、ゲートバルブ１２ｇにより開閉可能となっている。
チャンバ本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成されている。支持部１３は、略円筒形状を有している。支持部１３は、チャンバ１２ｃ内において、チャンバ本体１２の底部から鉛直方向に延在している。支持部１３は、ステージ１４を支持している。ステージ１４は、チャンバ１２ｃ内に設けられている。
ステージ１４は、ステージ１４は、下部電極１８及び静電チャック２０を有している。ステージ１４は、電極プレート１６を更に備え得る。電極プレート１６は、例えばアルミニウムといった導体から形成されており、略円盤形状を有している。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、例えばアルミニウムといった導体から形成されており、略円盤形状を有している。下部電極１８は、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられている。静電チャック２０の上面の上には、被加工物Ｗが載置される。静電チャック２０は、誘電体から形成された本体を有する。静電チャック２０の本体内には、膜状の電極が設けられている。静電チャック２０の電極は、スイッチを介して直流電源２２に接続されている。静電チャック２０の電極に直流電源２２からの電圧が印加されると、静電チャック２０と被加工物Ｗとの間で静電引力が発生する。発生した静電引力により、被加工物Ｗは静電チャック２０に引き付けられ、当該静電チャック２０によって保持される。
下部電極１８の周縁部上には、被加工物Ｗのエッジを囲むように、フォーカスリングＦＲが配置される。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、限定されるものではないが、シリコン、炭化シリコン、又は、石英から形成され得る。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、チャンバ本体１２の外部に設けられているチラーユニット２６から配管２６ａを介して熱交換媒体（例えば冷媒）が供給される。流路１８ｆに供給された熱交換媒体は、配管２６ｂを介してチラーユニット２６に戻される。プラズマ処理装置１０では、静電チャック２０上に載置された被加工物Ｗの温度が、熱交換媒体と下部電極１８との熱交換により、調整される。
プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャック２０の上面と被加工物Ｗの裏面との間に供給する。
プラズマ処理装置１０は、上部電極３０を更に備えている。上部電極３０は、ステージ１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成されている。上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、チャンバ１２ｃ側の下面であり、チャンバ１２ｃを画成している。天板３４は、ジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。天板３４には、複数のガス吐出孔３４ａが形成されている。複数のガス吐出孔３４ａは、当該天板３４をその板厚方向に貫通している。
支持体３６は、天板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から形成され得る。支持体３６の内部には、ガス拡散室３６ａが設けられている。ガス拡散室３６ａからは、複数のガス吐出孔３４ａにそれぞれ連通する複数のガス通流孔３６ｂが下方に延びている。支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されている。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを含んでいる。複数のガスソースは、方法ＭＴで利用される処理ガスを構成する複数のガスのソースを含んでいる。バルブ群４２は、複数の開閉バルブを含んでいる。流量制御器群４４は、複数の流量制御器を含んでいる。複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースは、バルブ群４２の対応のバルブ、及び、流量制御器群４４の対応の流量制御器を介してガス供給管３８に接続されている。
プラズマ処理装置１０では、チャンバ本体１２の内壁に沿って、シールド４６が着脱自在に設けられている。シールド４６は、支持部１３の外周にも設けられている。シールド４６は、チャンバ本体１２にエッチング副生物が付着することを防止する。シールド４６は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
支持部１３とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウム製の母材にＹ２Ｏ３等のセラミックスを被覆することにより構成される。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、チャンバ本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力制御弁、及び、ターボ分子ポンプといった真空ポンプを有している。
プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の第１の高周波を発生する電源である。第１の高周波の周波数は、例えば、２７ＭＨｚ〜１００ＭＨｚの範囲内の周波数である。第１の高周波電源６２は、整合器６６及び電極プレート１６を介して下部電極１８に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極１８側）の入力インピーダンスを整合させるための回路を有している。なお、第１の高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。
第２の高周波電源６４は、被加工物Ｗにイオンを引き込むための第２の高周波を発生する電源である。第２の高周波の周波数は、第１の高周波の周波数よりも低い。第２の高周波の周波数は、例えば４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数である。第２の高周波電源６４は、整合器６８及び電極プレート１６を介して下部電極１８に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１８側）の入力インピーダンスを整合させるための回路を有している。
プラズマ処理装置１０は、直流電源部７０を更に備え得る。直流電源部７０は、上部電極３０に接続されている。直流電源部７０は、負の直流電圧を発生し、当該直流電圧を上部電極３０に与えることが可能である。
プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり得る。制御部Ｃｎｔは、プラズマ処理装置１０の各部を制御する。制御部Ｃｎｔでは、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができる。また、制御部Ｃｎｔでは、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示することができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラム、及び、レシピデータが格納されている。制御部Ｃｎｔのプロセッサが制御プログラムを実行して、レシピデータに従ってプラズマ処理装置１０の各部を制御することにより、方法ＭＴがプラズマ処理装置１０で実行される。
再び図１を参照する。以下、プラズマ処理装置１０を用いて図２、図３、図４の（ａ）、及び、図４の（ｂ）に示した被加工物Ｗに適用される場合を例にとって、方法ＭＴを説明する。なお、方法ＭＴが適用される対象は、被加工物Ｗに限定されるものではない。また、方法ＭＴは、プラズマ処理装置１０以外のプラズマ処理装置を用いて実行されてもよい。
方法ＭＴは、被加工物Ｗがプラズマ処理装置１０のチャンバ１２ｃ内で静電チャック２０上に載置された状態で実行される。方法ＭＴでは、まず、工程ＳＴ１において、第１のプラズマ処理が実行される。方法ＭＴでは、続く工程ＳＴ２において、第２のプラズマ処理が実行される。
工程ＳＴ１の第１のプラズマ処理及び工程ＳＴ２の第２のプラズマ処理において、チャンバ内では処理ガスのプラズマが生成される。処理ガスは、水素原子、フッ素原子、及び、炭素原子を含み、且つ、硫黄含有ガスを含む。処理ガスは、水素原子を含めるために、Ｈ２ガス、ＣｘＨｙガス（炭化水素ガス）、及び、ＣｘＨｙＦｚガス（ハイドロフルオロカーボンガス）のうち一種以上のガスを含む。処理ガスは、フッ素原子を含めるために、フッ素含有ガスを含んでいる。フッ素含有ガスは、ＨＦガス、ＮＦ３ガス、ＳＦ６ガス、ＷＦ６ガス、ＣｘＦＹガス（フルオロカーボンガス）、及び、ＣｘＨｙＦｚガス、のうち一種以上のガスを含む。処理ガスは、炭素原子を含めるために、ＣｘＨｙガス（炭化水素ガス）、及び、ＣｘＨｙＦｚガス（ハイドロフルオロカーボンガス）のうち一種以上のガスを含む。なお、ｘ、ｙ、ｚは、自然数である。また、処理ガスは、硫黄含有ガスとして、Ｈ２Ｓガス、ＣＯＳガス、ＣＨ３ＳＨガス、ＳＢｒ２ガス、Ｓ２Ｂｒ２ガス、ＳＦ２ガス、Ｓ２Ｆ２ガス、ＳＦ４ガス、ＳＦ６ガス、Ｓ２Ｆ１０ガス、ＳＣｌ２ガス、Ｓ２Ｃｌ２ガス、及び、Ｓ３Ｃｌ３ガスのうち一種以上のガスを含み得る。なお、処理ガスは、ＨＢｒガスといったハロゲン含有ガスを更に含んでいてもよい。また、処理ガスは、Ｏ２ガス、ＣＯガス、ＣＯ２ガスといった酸素含有ガスを含んでいてもよい。一例においては、処理ガスは、水素ガス、ハイドフルオロカーボンガス、及び、フッ素含有ガスを含む混合ガスである。より具体的な一例では、処理ガスは、Ｈ２ガス、ＣＨ２Ｆ２ガス、ＳＦ６ガス、及び、ＨＢｒガスを含む混合ガスであり得る。
工程ＳＴ１の第１のプラズマ処理及び工程ＳＴ２の第２のプラズマ処理において、被加工物Ｗの温度は、−１５℃以下の温度に設定される。被加工物Ｗの温度は、流路１８ｆに供給される熱交換媒体の温度により調整される。
工程ＳＴ１では、チャンバ１２ｃの圧力が第１の圧力に設定され、工程ＳＴ２では、チャンバ１２ｃの圧力が第２の圧力に設定される。第１の圧力は、第２の圧力よりも低い。例えば、第１の圧力は、２Ｐａ（パスカル）、即ち１５ｍＴｏｒｒ以下であり、第２の圧力は３．３３３Ｐａ（パスカル）、即ち２５ｍＴｏｒｒ以上である。
一実施形態では、方法ＭＴの実行後に多層膜ＭＦに形成されるべき開口ＯＰの所望のアスペクト比の半分以上、且つ、当該所望のアスペクト比よりも小さいアスペクト比を有する開口が多層膜ＭＦに形成されるまで、工程ＳＴ１が実行される。しかる後に、所望のアスペクト比の開口ＯＰが形成されるまで、工程ＳＴ２が実行される。
以下、図６の（ａ）、図６の（ｂ）、図７の（ａ）、及び、図７の（ｂ）を参照する。図６の（ａ）は、硫黄含有ガスを含まない処理ガスを用いたプラズマエッチング中のマスクの一部領域の平面図であり、図６の（ｂ）は、硫黄含有ガスを含まない処理ガスを用いたプラズマエッチング中の被加工物の断面図である。図７の（ａ）は、硫黄含有ガスを含む処理ガスを用いたプラズマエッチング中のマスクの一部領域の平面図であり、図７の（ｂ）は、硫黄含有ガスを含む処理ガスを用いたプラズマエッチング中の被加工物の断面図である。
硫黄含有ガスを含まず、炭素原子、フッ素原子、及び、水素原子を含む処理ガスのプラズマを用いた多層膜ＭＦのエッチングでは、マスク上に炭素を含有する堆積物が形成される。プラズマエッチング中には、堆積物、又は、堆積物及びマスクが、それらと反応する活性種によってエッチングされることにより、マスクＭＫＣの複数の開口ＭＯの形状が定められる。即ち、初期のマスクＩＭの残部、又は、初期のマスクＩＭの残部と堆積物によって、プラズマエッチング中のマスクＭＫＣの複数の開口ＭＯの形状が定められる。なお、活性種は、多層膜ＭＦのエッチング中に発生する酸素を含む。
多層膜ＭＦのエッチング中に発生する酸素の量は、高い密度で開口ＭＯが形成されている領域ＤＲでは多く、低い密度で開口ＭＯが形成されている領域ＩＲでは少ない。したがって、図６の（ａ）及び図６の（ｂ）に示すように、マスクＭＫＣの幾つかの開口ＭＯが変形する。例えば、領域ＩＲの幾つかの開口ＭＯの平面形状が円形から変形する。その結果、マスクＭＫＣの複数の開口ＭＯの形状が不均一になる。マスクＭＫＣの複数の開口ＭＯの形状が不均一になると、これら複数の開口ＭＯの下方において多層膜ＭＦが均一にエッチングされず、多層膜ＭＦに形成される複数の開口ＯＰの形状が、不均一になり、当該複数の開口ＯＰの垂直性が低くなる。
一方、方法ＭＴでは、硫黄含有ガス中の硫黄を含む堆積物がマスク上に形成され、当該マスクと堆積物によって、プラズマエッチング中のマスクＭＫの複数の開口ＭＯの形状が定められる。硫黄を含む堆積物の膜は、比較的均一な膜厚でマスク上に形成される。したがって、方法ＭＴによれば、図７の（ａ）及び図７の（ｂ）に示すように、プラズマエッチング中にマスクＭＫの複数の開口ＭＯの変形が抑制され、マスクＭＫの複数の開口ＭＯの形状の均一性が高められる。
しかしながら、硫黄含有ガスが処理ガスに含められると、マスクが比較的大きくエッチングされる。即ち、選択性が低くなる。方法ＭＴでは、選択性を高めるために、静電チャック２０の温度が−１５℃以下の温度に設定される。静電チャック２０の温度が−１５℃以下の温度に設定されると、多層膜ＭＦのエッチングレートが高くなる。したがって、選択性が高くなる。
但し、静電チャック２０の温度が−１５℃以下の温度に設定されると、多層膜ＭＦの積層方向に対して多層膜ＭＦに形成される開口に曲がりが生じる。多層膜ＭＦに形成される開口の曲がりを抑制するために、方法ＭＴでは、工程ＳＴ１におけるチャンバ１２ｃの圧力が、工程ＳＴ２におけるチャンバ１２ｃの第２の圧力よりも低い圧力に設定される。チャンバ１２ｃの圧力が低い場合には、積層方向に延びる垂直性の高い開口ＯＰが多層膜ＭＦに形成されるが、選択性が低くなる。一方、チャンバ１２ｃの圧力が高い場合には、多層膜ＭＦのエッチングにおいて選択性を高めることができる。したがって、方法ＭＴによれば、選択性を高め、且つ、多層膜ＭＦに形成される複数の開口ＯＰの形状の均一性及び垂直性を高めることができる。
以上、方法ＭＴの実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。方法ＭＴには、容量結合型のプラズマ処理装置以外のプラズマ処理装置を用いることができる。例えば、方法ＭＴには、誘導結合型のプラズマ処理装置、又は、マイクロ波といった表面波を用いてプラズマを生成するプラズマ処理装置を用いることができる。
以下、方法ＭＴの評価のために行った種々の実験について説明する。まず、実験において求めた幾つか評価値について、それらの定義を説明する。なお、以下に説明する評価値の取得のために行った実験では、初期のマスク、即ちプラズマエッチング前のマスクの開口の平面形状は円形であった。
幾つかの実験では、評価値として、面積比を求めた。「面積比」は、実験のプラズマエッチング後のマスクのパターン領域ＰＲの中心部の開口ＭＯの面積によって、当該プラズマエッチング後のマスクのパターン領域ＰＲの端部の開口ＭＯの面積を除した値である。「面積比」は、その値が１に近いほど、マスクの複数の開口ＭＯの形状が均一であることを表す。
また、幾つかの実験では、扁平率を求めた。「扁平率」は、実験のプラズマエッチング後のマスクのパターン領域ＰＲの端部の開口ＭＯの長径と短径の差を、当該長径により除した値である。「扁平率」は、その値が０に近いほど、パターン領域ＰＲの端部、即ち、粗領域でのマスクの開口の変形（歪み）が少ないことを表す。
また、幾つかの実験では、変化率を求めた。変化率は、以下の式（１）で定義される。
変化率（％）＝（Ｐ−Ｑ）/Ｐ×１００ …（１）
式（１）において、Ｐは、初期のマスクにおける二つの近傍の開口ＩＭＯの重心間の距離である。Ｑは、これら二つの近傍の開口ＩＭＯの下方でプラズマエッチングにより多層膜ＭＦに形成された二つの開口ＯＰの底部における重心間の距離である。変化率の平均値、及び、３×（変化率の標準偏差）、即ち変化率の３σが小さければ、多層膜ＭＦに形成された複数の開口ＯＰの形状が均一であり、且つ、当該複数の開口ＯＰの垂直性が高い。
また、幾つかの実験では、選択比を求めた。選択比は、多層膜のエッチングレートをマスクのエッチングレートで除した値として定義される。選択比は、その値が大きいほど、マスクのエッチングを抑制しつつ、多層膜をエッチングすることができること、即ち、選択性が高いことを示す。
（第１の実験）
第１の実験では、図２、図３、図４（ａ）、及び、図４の（ｂ）に示した被加工物Ｗを準備し、プラズマ処理装置１０を用いて多層膜ＭＦのプラズマエッチングを行い、多層膜ＭＦに形成された複数の開口ＯＰのアスペクト比と、面積比、扁平率、及び、マスクのエッチングレートの各々との関係を求めた。第１の実験では、処理ガスが３．５％の流量比でＨ２Ｓガスを含む条件と処理ガスがＨ２Ｓガスを含まない条件のそれぞれで、多層膜ＭＦのプラズマエッチングを行った。なお、Ｈ２Ｓガスの流量比は、処理ガスの全流量に対するＨ２Ｓガスの流量の比である。第１の実験におけるプラズマエッチングのその他の条件を以下に示す。
＜第１の実験におけるプラズマエッチングの条件＞
・処理ガス：Ｈ２ガス、ＣＨ２Ｆ２ガス、Ｈ２Ｓガス、及び、ＨＢｒガスを含む混合ガス
・チャンバ１２ｃの圧力：３．３３３Ｐａ（２５ｍＴｏｒｒ）
・静電チャック２０の温度：０℃
・第１の高周波：２．５ｋＷ、４０ＭＨｚ、連続波
・第２の高周波：７ｋＷ、０．４ＭＨｚ、連続波
図８の（ａ）は、第１の実験において求めたアスペクト比と面積比との関係を示すグラフであり、図８の（ｂ）に、第１の実験において求めたアスペクト比と扁平率との関係を示すグラフである。図９は、第１の実験において求めたアスペクト比とマスクのエッチングレートとの関係を示すグラフである。図８の（ａ）及び図８の（ｂ）に示すように、Ｈ２Ｓガスを含む処理ガスを用いたプラズマエッチングでは、Ｈ２Ｓガスを含まない処理ガスを用いたプラズマエッチングに比べて、面積比が１に近く、偏平率が小さかった。即ち、硫黄含有ガスの一種であるＨ２Ｓガスを処理ガスに含めることで、パターン領域ＰＲの端部におけるマスクの開口の変形が抑制され、且つ、マスクの複数の開口の形状が均一になることが確認された。但し、図９に示すように、Ｈ２Ｓガスを含む処理ガスを用いたプラズマエッチングでは、Ｈ２Ｓガスを含まない処理ガスを用いたプラズマエッチングに比べて、マスクのエッチングレートが高かった。即ち、Ｈ２Ｓガスを含む処理ガスを用いたプラズマエッチングでは、Ｈ２Ｓガスを含まない処理ガスを用いたプラズマエッチングに比べて、選択性が低くなっていた。
（第２の実験）
第２の実験では、第１の実験で用いた被加工物と同様の被加工物Ｗを準備し、プラズマ処理装置１０を用いて多層膜ＭＦのプラズマエッチングを行い、静電チャック２０の温度と、選択比及び変化率の３σの各々との関係を求めた。以下に、第２の実験におけるプラズマエッチングの条件を示す。なお、第２の条件においては、処理ガスは、ＳＦ６ガスを３．５％の流量比で含んでいた。
＜第２の実験におけるプラズマエッチングの条件＞
・処理ガス：Ｈ２ガス、ＣＨ２Ｆ２ガス、ＳＦ６ガス、及び、ＨＢｒガスを含む混合ガス
・チャンバ１２ｃの圧力：３．３３３Ｐａ（２５ｍＴｏｒｒ）
・第１の高周波：２．５ｋＷ、４０ＭＨｚ、連続波
・第２の高周波：７ｋＷ、０．４ＭＨｚ、連続波
・多層膜ＭＦに形成した開口ＯＰのアスペクト比：８０
図１０の（ａ）は、第２の実験において求めた静電チャックの温度と選択比との関係を示すグラフであり、図１０の（ｂ）は、第２の実験において求めた静電チャックの温度と変化率の３σとの関係を示すグラフである。図１０の（ａ）に示すように、静電チャックの温度が低下すると、選択比が高くなっていた。したがって、静電チャックの温度を低い温度に設定することにより、選択性を改善できることが確認された。一方、図１０の（ｂ）に示すように、静電チャックの温度が低下すると、変化率の３σが大きくなっていた。したがって、静電チャックの温度が低下すると、多層膜ＭＦに形成された複数の開口ＯＰの形状が不均一になることが確認された。
（第３の実験）
第３の実験では、プラズマ処理装置１０を用いて第２の実験と同様の条件で、シリコン酸化膜及びシリコン窒化膜のエッチングを行った。第３の実験では、静電チャック２０の温度とエッチングレートの平均値との関係を求めた。エッチングレートの平均値は、シリコン酸化膜のエッチングレートとシリコン窒化膜のエッチングレートとの平均値である。図１１は、第３の実験において求めた静電チャックの温度とエッチングレートの平均値との関係を示すグラフである。図１１に示すように、静電チャックの温度が−１５℃以下である場合に、相当に高いエッチングレートの平均値が得られていた。したがって、静電チャックの温度を−１５℃以下に設定することで、多層膜ＭＦのエッチングレートを高め、選択性を高めることが可能であることが確認された。
（第４の実験）
第４の実験では、処理ガスに含める硫黄含有ガスとしてＳＦ６ガスを用いた。第４の実験では、第１の実験で用いた被加工物と同様の被加工物Ｗを準備し、プラズマ処理装置１０を用いて多層膜ＭＦのプラズマエッチングを行い、ＳＦ６ガスの流量比と、面積比、マスクのパターン領域ＰＲの中心部の開口ＭＯの扁平率、マスクのパターン領域ＰＲの端部の開口ＭＯの扁平率、変化率の平均値、及び、変化率の３σの各々との関係を求めた。なお、ＳＦ６ガスの流量比は、処理ガスの全流量に対するＳＦ６ガスの流量の比である。以下に、第４の実験におけるプラズマエッチングの条件を示す。
＜第４の実験におけるプラズマエッチングの条件＞
・処理ガス：Ｈ２ガス、ＣＨ２Ｆ２ガス、ＳＦ６ガス、ＨＢｒガス、及び、ＳＦ６ガスを含む混合ガス
・チャンバ１２ｃの圧力：３．３３３Ｐａ（２５ｍＴｏｒｒ）
・静電チャック２０の温度：−４０℃
・第１の高周波：２．５ｋＷ、４０ＭＨｚ、連続波
・第２の高周波：７ｋＷ、０．４ＭＨｚ、連続波
・多層膜ＭＦに形成した開口ＯＰのアスペクト比：９０
図１２の（ａ）は、第４の実験において求めたＳＦ６ガスの流量比と面積比との関係を示すグラフであり、図１２の（ｂ）は、第４の実験において求めた、ＳＦ６ガスの流量比と、マスクのパターン領域の中心部の開口の扁平率及びマスクのパターン領域の端部の開口の扁平率の各々との関係を示すグラフである。硫黄含有ガスとしてＨ２Ｓガスに代えてＳＦ６ガスを用いても、図１２の（ａ）及び図１２の（ｂ）に示すように、面積比が１に近く、扁平率が小さかった。したがって、任意の硫黄含有ガスを用いることで、マスクの開口の変形が抑制され、且つ、マスクの複数の開口の形状が均一になるものと推測される。なお、ＳＦ６ガスの流量比が１０％以上である場合に、マスクの開口の変形が更に抑制され、且つ、マスクの複数の開口の形状が更に均一になっていた。
図１３は、第４の実験において求めた、ＳＦ６ガスの流量比と、変化率の平均値及び変化率の３σの各々との関係を示すグラフである。図１３に示すように、変化率の平均値はＳＦ６ガスの流量に依存せず、略ゼロであった。また、ＳＦ６ガスの流量に依存せず、変化率の３σは大きかった。したがって、第４の実験のプラズマエッチングの条件では、ＳＦ６ガスの流量に依存せず、多層膜ＭＦに形成された複数の開口ＯＰの形状が不均一であることが確認された。なお、変化率の３σが大きいにもかかわらず変化率の平均値が小さくなっていたのは、多層膜ＭＦの積層方向に対して開口ＯＰが延在する方向にバラツキが生じており、正の値を有する変化率と負の値を有する変化率が存在していたことが原因であった。多層膜ＭＦに形成される複数の開口ＯＰの形状が不均一であり、且つ、複数の開口ＯＰの垂直性が低ければ変化率の３σは大きくなるので、多層膜ＭＦに形成される複数の開口ＯＰの形状の均一性及び複数の開口ＯＰの垂直性の双方は、変化率の３σのみを評価可能であることが第４の実験の結果から理解できる。
（第５の実験）
第５の実験では、第１の実験で用いた被加工物と同様の被加工物Ｗを準備し、プラズマ処理装置１０を用いて多層膜ＭＦのプラズマエッチングを行い、多層膜ＭＦに形成された開口ＯＰのアスペクト比と変化率の３σとの関係を求めた。以下に、第５の実験におけるプラズマエッチングの条件を示す。なお、第５の実験では、ＳＦ６ガスの流量比は１４％であった。また、以下に示す通り、第５の実験では、チャンバ１２ｃの圧力を、以下の条件５Ａ，５Ｂ，５Ｃ，５Ｄのそれぞれに設定した。
＜第５の実験におけるプラズマエッチングの条件＞
・処理ガス：Ｈ２ガス、ＣＨ２Ｆ２ガス、ＳＦ６ガス、及び、ＨＢｒガスを含む混合ガス
・チャンバ１２ｃの圧力
条件５Ａ：１５ｍＴｏｒｒ（２Ｐａ）で一定
条件５Ｂ：２５ｍＴｏｒｒ（３．３３３Ｐａ）で一定
条件５Ｃ
アスペクト比が４０になるまで：１５ｍＴｏｒｒ（２Ｐａ）
アスペクト比が４０になってから：２５ｍＴｏｒｒ（３．３３３Ｐａ）
条件５Ｄ：
アスペクト比が６０になるまで：１５ｍＴｏｒｒ（２Ｐａ）
アスペクト比が６０になってから：２５ｍＴｏｒｒ（３．３３３Ｐａ）
・静電チャック２０の温度：−４０℃
・第１の高周波：２．５ｋＷ、４０ＭＨｚ、連続波
・第２の高周波：７ｋＷ、０．４ＭＨｚ、連続波
図１４は、第５の実験において求めたアスペクト比と変化率の３σとの関係を示すグラフである。図１４に示すように、条件５Ａのプラズマエッチング、即ち、チャンバ１２ｃの圧力を１５ｍＴｏｒｒ（２Ｐａ）で変更しなかったプラズマエッチングでは、変化率の３σは小さかったが、選択性が低く、マスクＭＫを維持することができず高いアスペクト比の複数の開口を多層膜ＭＦに形成することができなかった。条件５Ｂのプラズマエッチング、即ち、チャンバ１２ｃの圧力を２５ｍＴｏｒｒ（３．３３３Ｐａ）で変更しなかったプラズマエッチングでは、多層膜ＭＦに形成された複数の開口ＯＰのアスペクト比が５０よりも大きい場合には、変化率の３σが相当に大きくなった。
一方、条件５Ｃ及び条件５Ｄの各々のプラズマエッチング、即ち、最初にチャンバ１２ｃの圧力を比較的低い圧力に設定して第１のプラズマ処理を行い、次いでチャンバ１２ｃの圧力を比較的高い圧力に設定して第２のプラズマ処理を行うプラズマエッチングでは、条件５Ａのプラズマエッチングよりも高いアスペクト比の開口を多層膜ＭＦに形成することができた。また、条件５Ｃ及び条件５Ｄの各々のプラズマエッチングでは、条件５Ｂのプラズマエッチングよりも小さい変化率の３σを有する複数の開口ＯＰを多層膜ＭＦに形成することができた。また、条件５Ｃの場合のプラズマエッチングに比べて、条件５Ｄのプラズマエッチングでは、より高いアスペクト比を有する複数の開口を相当に小さい変化率の３σで形成可能であることから、多層膜ＭＦに形成されるべき開口ＯＰの所望のアスペクト比の半分以上、且つ、所望のアスペクト比よりも小さいアスペクト比を有する開口が多層膜ＭＦに形成されるまで、低圧でのプラズマ処理（第１のプラズマ処理）を実行し、次いで、高圧でのプラズマ処理（第２のプラズマ処理）を行うことで、選択性を高め、且つ、多層膜ＭＦに形成される複数の開口ＯＰの形状の均一性及び垂直性を更に高めることが可能であるものと考えられる。
１０…プラズマ処理装置、１２…チャンバ本体、１２ｃ…チャンバ、１４…ステージ、１８…下部電極、２０…静電チャック、５０…排気装置、６２…第１の高周波電源、６４…第２の高周波電源、Ｗ…被加工物、ＭＦ…多層膜、Ｆ１…シリコン酸化膜、Ｆ２…シリコン窒化膜、ＩＭ，ＭＫ…マスク、ＰＲ…パターン領域、ＩＭＯ，ＭＯ…開口、ＯＰ…開口。

Claims (4)

  1. 被加工物の多層膜をエッチングする方法であって、
    前記多層膜は、交互に積層された複数のシリコン酸化膜及び複数のシリコン窒化膜を含み、
    前記被加工物は、前記多層膜上に設けられた、炭素を含有するマスクを有し、
    前記マスクには複数の開口が形成されており、
    該方法は、前記被加工物がプラズマ処理装置のチャンバ内で静電チャック上に載置された状態で実行され、
    前記多層膜をエッチングするために、第１のプラズマ処理を実行する工程と、
    第１のプラズマ処理を実行する前記工程の後に前記多層膜を更にエッチングするために、第２のプラズマ処理を実行する工程と、
    を含み、
    第１のプラズマ処理を実行する前記工程及び第２のプラズマ処理を実行する前記工程において、前記多層膜をエッチングするために、前記静電チャックの温度が−１５℃以下の温度に設定された状態で、前記チャンバ内で、処理ガスのプラズマが生成され、
    前記処理ガスは、水素原子、フッ素原子、及び、炭素原子を含み、且つ、硫黄含有ガスを含み、
    第１のプラズマ処理を実行する前記工程における前記チャンバの第１の圧力が、第２のプラズマ処理を実行する前記工程における前記チャンバの第２の圧力よりも低い圧力に設定される、
    方法。
  2. 該方法の実行後に前記多層膜に形成されるべき開口の所望のアスペクト比の半分以上、且つ、該所望のアスペクト比よりも小さいアスペクト比を有する開口が該多層膜に形成されるまで、第１のプラズマ処理を実行する前記工程が実行される、請求項１に記載の方法。
  3. 前記第１の圧力は２パスカル以下であり、前記第２の圧力は３．３３３パスカル以上である、請求項１又は２に記載の方法。
  4. 前記処理ガスは、水素ガス、及び、ハイドロフルオロカーボンガスを含む、請求項１〜３の何れか一項に記載の方法。
JP2017149186A 2017-08-01 2017-08-01 多層膜をエッチングする方法 Active JP6948181B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017149186A JP6948181B2 (ja) 2017-08-01 2017-08-01 多層膜をエッチングする方法
TW107125955A TWI765077B (zh) 2017-08-01 2018-07-27 多層膜之蝕刻方法
US16/050,455 US20190043721A1 (en) 2017-08-01 2018-07-31 Method of etching multilayered film
KR1020180089239A KR102531961B1 (ko) 2017-08-01 2018-07-31 다층막을 에칭하는 방법
SG10201806550PA SG10201806550PA (en) 2017-08-01 2018-07-31 Method of etching multilayered film
CN201810862184.0A CN109326517B (zh) 2017-08-01 2018-08-01 对多层膜进行蚀刻的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017149186A JP6948181B2 (ja) 2017-08-01 2017-08-01 多層膜をエッチングする方法

Publications (3)

Publication Number Publication Date
JP2019029561A true JP2019029561A (ja) 2019-02-21
JP2019029561A5 JP2019029561A5 (ja) 2020-06-25
JP6948181B2 JP6948181B2 (ja) 2021-10-13

Family

ID=65230491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017149186A Active JP6948181B2 (ja) 2017-08-01 2017-08-01 多層膜をエッチングする方法

Country Status (6)

Country Link
US (1) US20190043721A1 (ja)
JP (1) JP6948181B2 (ja)
KR (1) KR102531961B1 (ja)
CN (1) CN109326517B (ja)
SG (1) SG10201806550PA (ja)
TW (1) TWI765077B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7228413B2 (ja) * 2019-03-11 2023-02-24 東京エレクトロン株式会社 プラズマ処理方法、及び、プラズマ処理装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864585A (ja) * 1994-06-13 1996-03-08 Matsushita Electric Ind Co Ltd プラズマ発生加工方法およびその装置
JPH0936103A (ja) * 1995-07-18 1997-02-07 Ulvac Japan Ltd 半導体ウェハのエッチング及びレジスト除去のための方法並びに装置
JP2001102362A (ja) * 1999-09-30 2001-04-13 Advanced Display Inc コンタクトホールの形成方法およびその形成方法を用いて製造された液晶表示装置
JP2003229411A (ja) * 2002-02-01 2003-08-15 Toshiba Corp 薄膜トランジスタの製造方法
JP2005277375A (ja) * 2004-02-27 2005-10-06 Nec Electronics Corp 半導体装置の製造方法
US20090108463A1 (en) * 2007-10-24 2009-04-30 Fujitsu Microelectronics Limited Method of manufacturing semiconductor device and semiconductor device
JP2015119099A (ja) * 2013-12-19 2015-06-25 東京エレクトロン株式会社 半導体装置の製造方法
JP2017103388A (ja) * 2015-12-03 2017-06-08 東京エレクトロン株式会社 プラズマエッチング方法
JP2017118091A (ja) * 2015-12-18 2017-06-29 東京エレクトロン株式会社 エッチング方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104106127B (zh) * 2012-02-09 2016-08-17 东京毅力科创株式会社 半导体制造装置的制造方法和半导体制造装置
JP5968130B2 (ja) * 2012-07-10 2016-08-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6207947B2 (ja) * 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
JP2015079793A (ja) * 2013-10-15 2015-04-23 東京エレクトロン株式会社 プラズマ処理方法
JP6230930B2 (ja) * 2014-02-17 2017-11-15 東京エレクトロン株式会社 半導体装置の製造方法
JP6454492B2 (ja) * 2014-08-08 2019-01-16 東京エレクトロン株式会社 多層膜をエッチングする方法
JP6328524B2 (ja) * 2014-08-29 2018-05-23 東京エレクトロン株式会社 エッチング方法
JP6408903B2 (ja) 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
JP2016157793A (ja) * 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法
JP6339961B2 (ja) * 2015-03-31 2018-06-06 東京エレクトロン株式会社 エッチング方法
US9613824B2 (en) * 2015-05-14 2017-04-04 Tokyo Electron Limited Etching method
JP6541439B2 (ja) * 2015-05-29 2019-07-10 東京エレクトロン株式会社 エッチング方法
JP6494424B2 (ja) * 2015-05-29 2019-04-03 東京エレクトロン株式会社 エッチング方法
JP2017033982A (ja) * 2015-07-29 2017-02-09 東京エレクトロン株式会社 多層膜をエッチングする方法
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864585A (ja) * 1994-06-13 1996-03-08 Matsushita Electric Ind Co Ltd プラズマ発生加工方法およびその装置
JPH0936103A (ja) * 1995-07-18 1997-02-07 Ulvac Japan Ltd 半導体ウェハのエッチング及びレジスト除去のための方法並びに装置
JP2001102362A (ja) * 1999-09-30 2001-04-13 Advanced Display Inc コンタクトホールの形成方法およびその形成方法を用いて製造された液晶表示装置
JP2003229411A (ja) * 2002-02-01 2003-08-15 Toshiba Corp 薄膜トランジスタの製造方法
JP2005277375A (ja) * 2004-02-27 2005-10-06 Nec Electronics Corp 半導体装置の製造方法
US20090108463A1 (en) * 2007-10-24 2009-04-30 Fujitsu Microelectronics Limited Method of manufacturing semiconductor device and semiconductor device
JP2015119099A (ja) * 2013-12-19 2015-06-25 東京エレクトロン株式会社 半導体装置の製造方法
JP2017103388A (ja) * 2015-12-03 2017-06-08 東京エレクトロン株式会社 プラズマエッチング方法
JP2017118091A (ja) * 2015-12-18 2017-06-29 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
CN109326517A (zh) 2019-02-12
KR102531961B1 (ko) 2023-05-12
SG10201806550PA (en) 2019-03-28
US20190043721A1 (en) 2019-02-07
CN109326517B (zh) 2023-07-28
TW201911411A (zh) 2019-03-16
JP6948181B2 (ja) 2021-10-13
KR20190013663A (ko) 2019-02-11
TWI765077B (zh) 2022-05-21

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
JP6396699B2 (ja) エッチング方法
JP6230954B2 (ja) エッチング方法
JP6211947B2 (ja) 半導体装置の製造方法
JP2016225437A (ja) エッチング方法
JP6529357B2 (ja) エッチング方法
JP6339961B2 (ja) エッチング方法
JP6438831B2 (ja) 有機膜をエッチングする方法
US11462412B2 (en) Etching method
JP6289996B2 (ja) 被エッチング層をエッチングする方法
JP2016157793A (ja) エッチング方法
JP2016134428A (ja) エッチング方法
CN110021524B (zh) 蚀刻方法
KR102531961B1 (ko) 다층막을 에칭하는 방법
JP6670672B2 (ja) エッチング方法
JP7158252B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP7229033B2 (ja) 基板処理方法及び基板処理装置
KR20190098922A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210917

R150 Certificate of patent or registration of utility model

Ref document number: 6948181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150