TWI765077B - 多層膜之蝕刻方法 - Google Patents

多層膜之蝕刻方法 Download PDF

Info

Publication number
TWI765077B
TWI765077B TW107125955A TW107125955A TWI765077B TW I765077 B TWI765077 B TW I765077B TW 107125955 A TW107125955 A TW 107125955A TW 107125955 A TW107125955 A TW 107125955A TW I765077 B TWI765077 B TW I765077B
Authority
TW
Taiwan
Prior art keywords
gas
multilayer film
etching
plasma
mask
Prior art date
Application number
TW107125955A
Other languages
English (en)
Other versions
TW201911411A (zh
Inventor
後平拓
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201911411A publication Critical patent/TW201911411A/zh
Application granted granted Critical
Publication of TWI765077B publication Critical patent/TWI765077B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種多層膜之蝕刻方法，提昇遮罩的複數之開口的形狀之均勻性，並提昇多層膜所形成的複數之開口的形狀之均勻性及垂直性。本發明一實施形態之多層膜之蝕刻方法，將包含複數之氧化矽膜及複數之氮化矽膜之多層膜加以蝕刻。多層膜上設置有含碳的遮罩。該多層膜之蝕刻方法包含第一電漿處理執行步驟、及第二電漿處理執行步驟。此等步驟之中，於將其上載置有被加工物之靜電夾盤的溫度設定為－15℃以下的溫度之狀態下，在腔室內產生處理氣體的電漿。處理氣體含有氫原子、氟原子、碳原子、及氧原子，並含有含硫氣體。第一電漿處理執行步驟中之腔室的壓力低於第二電漿處理執行步驟中之腔室的壓力。

Description

多層膜之蝕刻方法
本說明書揭示的實施形態係關於多層膜之蝕刻方法。
半導體元件之類的元件的製造之中，藉由電漿蝕刻而進行被加工物的蝕刻對象膜之蝕刻。電漿蝕刻之中，在電漿處理裝置的腔室內配置被加工物，且將處理氣體供給至腔室，並激發該處理氣體，藉以產生電漿。
專利文獻1記載有為了將高縱橫比的開口形成在作為蝕刻對象膜之氧化矽膜而進行電漿蝕刻之技術。專利文獻1所記載的技術之中，就遮罩而言，使用非晶碳製的遮罩。又，專利文獻1所記載的技術之中，產生包含氟碳化物氣體、氫氟碳化物氣體之類的含氟氣體與氫氣之處理氣體的電漿，藉以蝕刻氧化矽膜。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開2016-122774號公報
本發明即使於為了將高縱橫比的開口形成在包含交錯層疊的複數之氧化矽膜與複數之氮化矽膜之多層膜而進行電漿蝕刻之情形下，亦可使用非晶碳製的遮罩之類的含碳的遮罩。此多層膜的電漿蝕刻之中，亦可使用如同上述處理氣體般包含碳原子、氟原子、及氫原子之處理氣體。此多層膜的電漿蝕刻中，將含碳之沉積物形成在遮罩上。又，此電漿蝕刻之中，將沉積物、或沉積物及遮罩，藉由與此等反應之活性種而進行蝕刻，藉以制定遮罩的複數之開口的形狀。即，藉由初始的遮罩的殘留部、或初始的遮罩的殘留部與沉積物，而制定電漿蝕刻中之遮罩的複數之開口的形狀。
形成有複數之開口的遮罩之中，存在有以高密度形成開口之區域(以下稱作「密集區域」)、及以低密度形成開口之區域(以下稱作「稀疏區域」)。將包含碳原子、氟原子、及氫原子之上述處理氣體的電漿加以使用之多層膜的電漿蝕刻之中，遮罩的數個開口的形狀變形，遮罩的複數之開口的形狀不均勻。吾人推測此係因為供給至稀疏區域與密集區域各者之活性種的量出現差異。
當遮罩的複數之開口的形狀不均勻時，則在此等複數之開口的下方，多層膜蝕刻不均勻，多層膜所形成的複數之開口的形狀不均勻，該複數之開口的垂直性低。此外，形成在多層膜之開口沿多層膜的層疊方向平行延伸之情形下，垂直性高。因此，須於多層膜的蝕刻中提昇遮罩的複數之開口的形狀之均勻性、並提昇多層膜所形成的複數之開口的形狀之均勻性及垂直性。
本發明一態樣提供被加工物的多層膜之蝕刻方法。多層膜包含交錯層疊的複數之氧化矽膜及複數之氮化矽膜。被加工物具有設在多層膜上的遮罩。遮罩含碳。遮罩形成有複數之開口。本發明一態樣之多層膜之蝕刻方法，係於被加工物在電漿處理裝置的腔室內載置在靜電夾盤上之狀態下執行。此方法，包含：第一電漿處理執行步驟，用以蝕刻多層膜；以及第二電漿處理執行步驟，用以於第一電漿處理執行步驟後進一步蝕刻多層膜。第一電漿處理執行步驟及第二電漿處理執行步驟之中，為了蝕刻多層膜，而於將靜電夾盤的溫度設定於-15℃以下的溫度之狀態下，在腔室內產生處理氣體的電漿。處理氣體含有氫原子、氟原子、及碳原子，並含有含硫氣體。第一電漿處理執行步驟中之腔室的第一壓力係設定成比第二電漿處理執行步驟中之腔室的第二壓力更低的壓力。
本發明一態樣之多層膜之蝕刻方法，將含有含硫氣體中的硫之沉積物形成在遮罩上，並藉由該遮罩與沉積物，而制定電漿蝕刻中之遮罩的複數之開口的形狀。因為含有硫之沉積物的膜係利用較均勻的膜厚形成在遮罩上，所以於電漿蝕刻中抑制遮罩的複數之開口之變形，提昇該遮罩的複數之開口的形狀之均勻性。
然而，當含硫氣體含於處理氣體時，則遮罩較大程度地受到蝕刻。即，選擇性變低。本發明一態樣之多層膜之蝕刻方法為了提昇遮罩選擇性，而將靜電夾盤的溫度設定為-15℃以下之溫度。當將靜電夾盤的溫度設定為-15℃以下之溫度時，則多層膜的蝕刻率變高。因此，選擇性變高。
然而，當將靜電夾盤的溫度設定為-15℃以下之溫度時，則對於多層膜的層疊方向而言，形成在多層膜之開口產生歪曲。為了將形成在多層膜之開口的 歪曲加以抑制，本發明一態樣之多層膜之蝕刻方法將第一電漿處理執行步驟中之腔室的第一壓力設定為比第二電漿處理執行步驟中之腔室的第二壓更低的壓力。腔室的壓力係低之情形下，將沿層疊方向延伸之垂直性高的開口形成在多層膜，但選擇性變低。另一方面，腔室的壓力係高之情形下，則可於多層膜的蝕刻提昇選擇性。因此，依據本發明一態樣之多層膜之蝕刻方法，則可提昇選擇性、且提昇多層膜所形成的複數之開口的形狀之均勻性及垂直性。
本一實施形態之中，執行第一電漿處理執行步驟至下者形成在該多層膜為止：開口，具有待於多層膜之蝕刻方法執行後形成在多層膜之開口的期望縱橫比的一半以上、且比該期望縱橫比更小之的縱橫比。
本一實施形態之中，第一壓力係2帕斯卡(15mTorr)以下，且第二壓力係3.333帕斯卡(25mTorr)以上。
本一實施形態之中，處理氣體包含氫氣、氫氟碳化物氣體、含氧氣體。
如同以上說明，可於多層膜之蝕刻中提昇遮罩的複數之開口的形狀之均勻性，並可提昇多層膜所形成的複數之開口的形狀之均勻性及垂直性。
10:電漿處理裝置
12:腔室本體
12c:腔室
14:基台
18:下部電極
20:靜電夾盤
50:排氣裝置
62:第一射頻電源
64:第二射頻電源
W:被加工物
MF:多層膜
F1:氧化矽膜
F2:氮化矽膜
IM、MK:遮罩
PR:圖案區域
IMO、MO:開口
OP:開口
MT:多層膜之蝕刻方法
ST1:第一電漿處理執行步驟
ST2:第二電漿處理執行步驟
圖1係將本一實施形態之多層膜之蝕刻方法加以顯示之流程圖。
圖2係將使用圖1所示之多層膜之蝕刻方法之被加工物加以舉例顯示之俯視圖。
圖3係將圖2所示之被加工物的一圖案區域的一部分擴大顯示之俯視圖。
圖4(a)係圖3的部分A的擴大俯視圖，圖4(b)係圖3的部分A中之被加工物的擴大剖視圖。
圖5概略性顯示圖1所示之多層膜之蝕刻方法的執行之中可使用之電漿處理裝置。
圖6(a)係將不含有含硫氣體之處理氣體加以使用之電漿蝕刻中的遮罩的一部分區域的俯視圖，圖6(b)係將不含有含硫氣體之處理氣體加以使用之電漿蝕刻中之被加工物的剖視圖。
圖7(a)係將含有含硫氣體之處理氣體加以使用之電漿蝕刻中之遮罩的一部分區域的俯視圖，圖7(b)係將含有含硫氣體之處理氣體加以使用之電漿蝕刻中之被加工物的剖視圖。
圖8(a)係將第一實驗所求取之縱橫比與面積比之關係加以顯示之圖表，圖8(b)係將第一實驗所求取之縱橫比與扁平率之關係加以顯示之圖表。
圖9係將第一實驗所求取之縱橫比與遮罩的蝕刻率之關係加以顯示之圖表。
圖10(a)係將第二實驗所求取之靜電夾盤的溫度與選擇比之關係加以顯示之圖表，圖10(b)係將第二實驗所求取之靜電夾盤的溫度與變化率的3σ之關係加以顯示之圖表。
圖11係將第三實驗所求取之靜電夾盤的溫度與蝕刻率的平均值之關係加以顯示之圖表。
圖12(a)係將第四實驗所求取之SF6氣體的流量比與面積比之關係加以顯示之圖表，圖12(b)係將第四實驗所求取之SF6氣體的流量比與下述各者之關係 加以顯示之圖表：遮罩的圖案區域的中心部的開口的扁平率；以及遮罩的圖案區域的端部的開口的扁平率。
圖13係第四實驗所求取之SF6氣體的流量比與下述各者之關係加以顯示之圖表：變化率的平均值；以及變化率的3σ。
圖14係將第五實驗所求取之縱橫比與變化率的3σ之關係加以顯示之圖表。
〔實施發明之較佳形態〕
以下，參照圖式詳細說明各種實施形態。此外，各圖式之中，針對同一或相當的部分而標註同一符號。
圖1係將本一實施形態之多層膜之蝕刻方法加以顯示之流程圖。圖1所示之多層膜之蝕刻方法MT包含：第一電漿處理執行步驟ST1，用以蝕刻多層膜；以及第二電漿處理執行步驟ST2，用以進一步蝕刻多層膜。圖2係將使用圖1所示之多層膜之蝕刻方法之被加工物舉例顯示之俯視圖。圖3係將圖2所示之被加工物的一圖案區域的一部分擴大顯示之俯視圖。圖4(a)係圖3的部分A的擴大俯視圖，圖4(b)係圖3的部分A中之被加工物的擴大剖視圖。
如圖2所示，一例的被加工物W可如晶圓具有略圓盤形狀。如圖4(b)所示，被加工物W具有多層膜MF及遮罩IM。多層膜MF設在基底層UL上。多層膜MF包含複數之氧化矽膜F1與複數之氮化矽膜F2。複數之氧化矽膜F1與複數之氮化矽膜F2交錯層疊。多層膜MF中之氧化矽膜F1的數量、及氮化矽膜F2的數量各者可係任意數量。多層膜MF的全部的膜之中最下層的膜可係氧化矽膜F1，亦可係 氮化矽膜F2。又，多層膜MF的全部的膜之中最上層的膜可係氧化矽膜F1，亦可係氮化矽膜F2。遮罩IM係設在多層膜MF上。遮罩IM含有碳。遮罩IM例如係非晶碳製。遮罩IM形成有複數之開口IMO。複數之開口IMO各者可具有例如圓形之俯視形狀。此外，遮罩IM係將方法MT使用於被加工物W前之狀態之初始的遮罩。複數之開口IMO各者係該初始的遮罩中之開口。
如圖2所示，被加工物W可具有複數之圖案區域PR。圖2藉由虛線而顯示複數之圖案區域PR各者的界限。複數之圖案區域PR相互分離。此外，複數之圖案區域PR的配置不限定於圖2所示者。如圖3所示，複數之圖案區域PR各者形成有複數之開口IMO。如圖3所示，在形成有複數之開口IMO之遮罩IM，存在有以高密度形成有開口IMO之區域DR與以低密度形成有開口IMO之區域IR。
方法MT使用電漿處理裝置而執行上述步驟ST1及步驟ST2。圖5概略性顯示圖1所示之多層膜之蝕刻方法的執行之中可使用之電漿處理裝置。圖5所示之電漿處理裝置10係電容耦合型電漿蝕刻裝置。電漿處理裝置10具備腔室本體12。腔室本體12具有略圓筒形狀。腔室本體12將其內部空間提供作為腔室12c。腔室本體12例如由鋁形成。腔室本體12的內壁面施行有具有耐電漿性之處理。例如，腔室本體12的內壁面施行有陽極氧化處理。腔室本體12係電性接地。
又，腔室本體12的側壁形成有通道12p。被加工物W係於搬入至腔室12c時、或自腔室12c搬出時，通過通道12p。此通道12p藉由閘閥12g而可開閉。
腔室本體12的底部上設有支持部13。支持部13係由絕緣材料形成。支持部13具有略圓筒形狀。支持部13在腔室12c內，從腔室本體12的底部而沿鉛直方向延展。支持部13支持基台14。基台14係設在腔室12c內。
基台14具有下部電極18及靜電夾盤20。基台14可更具備電極板16。電極板16例如由鋁之類的導體形成，且具有略圓盤形狀。下部電極18係設在電極板16上。下部電極18例如由鋁之類的導體形成，且具有略圓盤形狀。下部電極18電性連接至電極板16。
靜電夾盤20係設在下部電極18上。在靜電夾盤20的上表面之上載置被加工物W。靜電夾盤20具有由介電體形成之本體。靜電夾盤20的本體內設有膜狀的電極。靜電夾盤20的電極經由開關而連接有直流電源22。當來自直流電源22的電壓施加至靜電夾盤20的電極時，則靜電夾盤20與被加工物W之間產生靜電吸力。藉由產生之靜電吸力，而使被加工物W由靜電夾盤20吸引，並由該靜電夾盤20固持。
在下部電極18的周緣部上，將聚焦環FR配置成圍繞被加工物W的邊緣。聚焦環FR係為了提昇蝕刻的均勻性而設置。聚焦環FR不限定，可由矽、碳化矽、或石英所形成。
下部電極18的內部設有流道18f。從設在腔室本體12的外部之冷卻單元26經由配管26a而將熱交換媒介(例如冷媒)供給至流道18f。供給至流道18f之熱交換媒介經由配管26b而返回至冷卻單元26。電漿處理裝置10藉由熱交換媒介與下部電極18之熱交換而調整靜電夾盤20上所載置之被加工物W的溫度。
電漿處理裝置10設有氣體供給線路28。氣體供給線路28將來自傳熱氣體供給機構的傳熱氣體例如He氣體供給至靜電夾盤20的上表面與被加工物W的背面之間。
電漿處理裝置10更具備上部電極30。上部電極30設在基台14的上方。上部電極30隔著構件32而支持腔室本體12的上部。構件32由具有絕緣性之材料所形成。上部電極30可含有頂板34及支持體36。頂板34的下表面係腔室12c側之下表面，且劃定腔室12c。頂板34可由焦耳熱少之低電阻的導電體或半導體所形成。頂板34形成有複數之氣體噴吐孔34a。複數之氣體噴吐孔34a將該頂板34沿其板厚方向貫穿。
支持體36自由裝卸地支持頂板34，例如可由鋁之類的導電性材料所形成。支持體36的內部設有氣體擴散室36a。自氣體擴散室36a起，分別連通至複數之氣體噴吐孔34a的複數之氣體通流孔36b往下方延伸。支持體36形成有將處理氣體導引至氣體擴散室36a之氣體導入口36c。氣體導入口36c連接有氣體供給管38。
氣體供給管38經由閥群42及流量控制器群44而連接有氣體源群40。氣體源群40含有複數之氣體源。複數之氣體源含有將方法MT使用之處理氣體加以構成的複數之氣體的源。閥群42含有複數之開閉閥。流量控制器群44含有複數之流量控制器。複數之流量控制器各者係質流控制器或壓力控制式的流量控制器。氣體源群40中複數之氣體源係經由閥群42中對應的閥、及流量控制器群44中對應的流量控制器而連接至氣體供給管38。
電漿處理裝置10沿著腔室本體12的內壁而自由裝卸地設有屏障46。屏障46亦設在支持部13的外周。屏障46係防止蝕刻副產物附著至腔室本體12。屏障46可例如藉由使Y2O3等陶瓷披覆鋁材而構成。
支持部13與腔室本體12的側壁之間設有擋板48。擋板48例如由使Y2O3等陶瓷披覆至鋁製母材而構成。擋板48形成有複數之貫穿孔。在係擋板48的下方、且係腔室本體12的底部設有排氣口12e。排氣口12e經由排氣管52而連接有排氣裝置50。排氣裝置50具有壓力控制閥、及渦輪分子泵之類的真空泵。
電漿處理裝置10更具備第一射頻電源62及第二射頻電源64。第一射頻電源62產生電漿生成用的第一射頻。第一射頻的頻率例如係27MHz~100MHz範圍內之頻率。第一射頻電源62經由匹配器66及電極板16而連接至下部電極18。匹配器66具有用以將第一射頻電源62的輸出阻抗與負載側(下部電極18側)的輸入阻抗加以匹配之電路。此外，第一射頻電源62經由匹配器66而連接至上部電極30。
第二射頻電源64產生用以將離子拉入至被加工物W之第二射頻。第二射頻的頻率低於第一射頻的頻率。第二射頻的頻率係例如400kHz~13.56MHz的範圍內之頻率。第二射頻電源64經由匹配器68及電極板16而連接至下部電極18。匹配器68具有用以將第二射頻電源64的輸出阻抗與負載側(下部電極18側)的輸入阻抗加以匹配之電路。
電漿處理裝置10可更具備直流電源部70。直流電源部70連接至上部電極30。直流電源部70可產生負的直流電壓，並可將該直流電壓給予至上部電極30。
電漿處理裝置10可更具備控制部Cnt。控制部Cnt可係具備處理器、記憶部、輸入裝置、顯示裝置等之電腦。控制部Cnt控制電漿處理裝置10的各部分。就控制部Cnt而言，可使操作者使用輸入裝置，而進行指令之輸入操作等，用以管理電漿處理裝置10。又，就控制部Cnt而言，可藉由顯示裝置，而可視化顯示電漿處理裝置10的工作狀況。再者，控制部Cnt的記憶部儲存有用以藉由處理器而將在電漿處理裝置10執行的各種處理加以控制之控制程式、及配方資料。控制部Cnt的處理器執行控制程式，並依循配方資料而控制電漿處理裝置10的各部分，藉以在電漿處理裝置10執行方法MT。
再次參照圖1。以下，以使用電漿處理裝置10並應用於圖2、圖3、圖4(a)、圖4(b)所示之被加工物W之情形為例而說明方法MT。此外，使用方法MT之對象不限定於被加工物W。又，方法MT亦可使用電漿處理裝置10以外之電漿處理裝置而執行。
方法MT係於下述狀態下執行：被加工物W在電漿處理裝置10的腔室12c內載置在靜電夾盤20上。方法MT之中，首先於步驟ST1執行第一電漿處理。方法MT之中，接著於步驟ST2執行第二電漿處理。
步驟ST1的第一電漿處理及步驟ST2的第二電漿處理之中，腔室內產生處理氣體的電漿。處理氣體含有氫原子、氟原子、及碳原子，且含有含硫氣體。處理氣體含有H2氣體、CxHy氣體(烴氣)、及CxHyFz氣體(氫氟碳化物氣體)中之一種以上的氣體，用以含有氫原子。處理氣體含有含氟氣體，用以含有氟原子。含氟氣體含有HF氣體、NF3氣體、SF6氣體、WF6氣體、CxFy氣體(氟碳化 物氣體)、及CxHyFz氣體中之一種以上之氣體。處理氣體含有CxHy氣體(烴氣)、及CxHyFz氣體(氫氟碳化物氣體)中之一種以上的氣體，用以含有碳原子。此外，x、y、z係自然數。又，處理氣體就含硫氣體而言，可含有H2S氣體、COS氣體、CH3SH氣體、SBr2氣體、S2Br2氣體、SF2氣體、S2F2氣體、SF4氣體、SF6氣體、S2F10氣體、SCl2氣體、S2Cl2氣體、及S3Cl3氣體中之一種以上的氣體。此外，處理氣體亦可更含有HBr氣體之類的含氦氣體。又，處理氣體亦可含有O2氣體、CO氣體、CO2氣體之類的含氧氣體。一例之中，處理氣體係含有氫氣、氫氟碳化物氣體、及含氟氣體之混合氣體。更具體的一例之中，處理氣體可係含有H2氣體、CH2F2氣體、SF6氣體、及HBr氣體之混合氣體。
步驟ST1的第一電漿處理及步驟ST2的第二電漿處理之中，被加工物W的溫度係設定為-15℃以下之溫度。被加工物W的溫度係藉由供給至流道18f之熱交換媒介的溫度而調整。
步驟ST1之中，將腔室12c的壓力設定為第一壓力，步驟ST2之中，將腔室12c的壓力設定為第二壓力。第一壓力低於第二壓力。例如，第一壓力係2Pa(帕斯卡)，即15mTorr以下，且第二壓力係3.333Pa，即25mTorr以上。
本發明一實施形態之中，執行步驟ST1至下者形成在多層膜MF為止：開口，具有待於方法MT執行後形成在多層膜MF之開口OP的期望縱橫比的一半以上、且比該期望縱橫比更小的縱橫比。然後，執行步驟ST2至形成期望縱橫比的開口OP為止。
以下，參照圖6(a)、圖6(b)、圖7(a)、及圖7(b)。圖6(a)係將不含有含硫氣體之處理氣體加以使用之電漿蝕刻中之遮罩的一部分區域的俯視圖，圖6(b)係將不含有含硫氣體之處理氣體加以使用之電漿蝕刻中之被加工物的剖視圖。圖7(a)係將含有含硫氣體之處理氣體加以使用之電漿蝕刻中之遮罩的一部分區域的俯視圖，圖7(b)係將含有含硫氣體之處理氣體加以使用之電漿蝕刻中之被加工物的剖視圖。
將不含有含硫氣體、而含有碳原子、氟原子、及氫原子之處理氣體的電漿加以使用之多層膜MF的蝕刻之中，在遮罩上形成含有碳之沉積物。於電漿蝕刻中，將沉積物、或沉積物及遮罩，藉由與此等反應之活性種而進行蝕刻，藉以制定遮罩MKC的複數之開口MO的形狀。即，藉由初始的遮罩IM的殘留部、或初始的遮罩IM的殘留部與沉積物，而制定電漿蝕刻中之遮罩MKC的複數之開口MO的形狀。此外，活性種包含多層膜MF之蝕刻中所產生之氧。
多層膜MF之蝕刻中所產生之氧的量，在以高密度形成有開口MO之區域DR係多、在以低密度而形成有開口MO之區域IR係少。因此，如圖6(a)及圖6(b)所示，遮罩MKC的些許開口MO變形。例如，區域IR的些許開口MO的俯視形狀由圓形變形。其結果，則遮罩MKC的複數之開口MO的形狀不均勻。當遮罩MKC的複數之開口MO的形狀不均勻時，則在此等複數之開口MO的下方，多層膜MF不均勻蝕刻，而形成在多層膜MF的複數之開口OP的形狀不均勻，該複數之開口OP的垂直性變低。
另一方面，方法MT將含有含硫氣體中的硫之沉積物形成在遮罩上，且藉由該遮罩與沉積物，而制定電漿蝕刻中之遮罩MK的複數之開口MO的形狀。含有 硫之沉積物的膜係利用較均勻的膜厚形成在遮罩上。因此，依據方法MT，則如圖7(a)及圖7(b)所示，於電漿蝕刻中抑制遮罩MK的複數之開口MO之變形，並提昇遮罩MK的複數之開口MO的形狀的均勻性。
然而，當含硫氣體含於處理氣體時，則較大程度蝕刻遮罩。即，選擇性變低。方法MT之中，為了提昇選擇性，而將靜電夾盤20的溫度設定為-15℃以下之溫度。當將靜電夾盤20的溫度設定為-15℃以下之溫度時，則多層膜MF的蝕刻率變高。因此，選擇性變高。
然而，當將靜電夾盤20的溫度設定為-15℃以下之溫度時，則對於多層膜MF的層疊方向而言，形成在多層膜MF之開口產生歪曲。為了抑制形成在多層膜MF之開口的歪曲，而於方法MT之中，將步驟ST1中之腔室12c的第一壓力設定成比步驟ST2中之腔室12c的第二壓力更低的壓力。於腔室12c的壓力係低之情形下，則沿層疊方向延伸之垂直性高的開口OP係形成在多層膜MF，但選擇性變低。另一方面，於腔室12c的壓力係高之情形下，則可於多層膜MF的蝕刻之中提昇選擇性。因此，依據方法MT，則可提昇選擇性，並提昇形成在多層膜MF的複數之開口OP的形狀的均勻性及垂直性。
以上，已說明方法MT的實施形態，但不限定於上述實施形態，而可構成各種變形態樣。方法MT之中，可使用電容耦合型電漿處理裝置以外的電漿處理裝置。例如，方法MT之中，可使用感應耦合型電漿處理裝置、或使用微波之類表面波而產生電漿之電漿處理裝置。
以下，說明為了評估方法MT而進行的各種實驗。首先，針對實驗所求取的數個評估值，說明此等的定義。此外，以下說明之為了取得評估值而進行的實驗之中，初始的遮罩，即電漿蝕刻前之遮罩的開口的俯視形狀係圓形。
在數個實驗之中，求取面積比作為評估值。「面積比」係以「實驗之電漿蝕刻後之遮罩的圖案區域PR的中心部的開口MO的面積」除「該電漿蝕刻後之遮罩的圖案區域PR的端部的開口MO的面積」而獲得之值。就「面積比」而言，其值越接近1，則表示遮罩的複數之開口MO的形狀越均勻。
又，在數個實驗之中，求取扁平率。「扁平率」係將「實驗之電漿蝕刻後之遮罩的圖案區域PR的端部的開口MO的長徑與短徑之差」除以「該長徑」而獲得之值。就「扁平率」而言，其值越接近0，則表示在圖案區域PR的端部即稀疏區域之遮罩的開口之變形(歪斜)越少。
又，在些許實驗之中，求取變化率。變化率係利用以下算式(1)定義。
變化率(%)=(P-Q)/P×100...(1)
算式(1)之中，P係初始的遮罩中之二個鄰近的開口IMO的中心間的距離。Q係在此等二個鄰近的開口IMO的下方藉由電漿蝕刻而形成在多層膜MF之二個開口OP的底部中之中心間的距離。若變化率的平均值、及3×(變化率的標準偏差)即變化率的3σ小，則形成在多層膜MF的複數之開口OP的形狀均勻、且該複數之開口OP的垂直性高。
又，在些許實驗之中，求取選擇比。選擇比定義為將「多層膜的蝕刻率」除以「遮罩的蝕刻率」而獲得之值。選擇比表示其值越大則越可抑制遮罩之蝕刻並且蝕刻多層膜，即選擇性越高。
(第一實驗)
於第一實驗，準備圖2、圖3、圖4(a)、及圖4(b)所示之被加工物W，並使用電漿處理裝置10而進行多層膜MF之電漿蝕刻，求取形成在多層膜MF的複數之開口OP的縱橫比、面積比、扁平率、及遮罩的蝕刻率各者之關係。於第一實驗，利用處理氣體以3.5%之流量比含有H2S氣體之條件、及處理氣體不含有H2S氣體之條件各者，而進行多層膜MF之電漿蝕刻。此外，H2S氣體的流量比係H2S氣體的流量相對於處理氣體的全部流量之比。以下表示第一實驗中之電漿蝕刻之其他條件。
<第一實驗中之電漿蝕刻的條件>
‧處理氣體：含有H2氣體、CH2F2氣體、H2S氣體、及HBr氣體之混合氣體
‧腔室12c的壓力：3.333Pa(25mTorr)
‧靜電夾盤20的溫度：0℃
‧第一射頻：2.5kW、40MHz、連續波
‧第二射頻：7kW、0.4MHz、連續波
圖8(a)係將第一實驗所求取之縱橫比與面積比之關係加以顯示之圖表，圖8(b)係將第一實驗所求取之縱橫比與扁平率之關係加以顯示之圖表。圖9係將第一實驗所求取之縱橫比與遮罩的蝕刻率之關係加以顯示之圖表。如圖8(a) 及圖8(b)所示，將含有H2S氣體之處理氣體加以使用之電漿蝕刻，相較於將不含有H2S氣體之處理氣體加以使用之電漿蝕刻而言，面積比接近於1，且扁平率小。即，吾人已確認利用使含硫氣體的一種即H2S氣體含於處理氣體，而抑制圖案區域PR的端部中之遮罩的開口之變形、且遮罩的複數之開口的形狀均勻。然而，如圖9所示，將含有H2S氣體之處理氣體加以使用之電漿蝕刻，相較於將不含H2S氣體之處理氣體加以使用之電漿蝕刻而言，遮罩的蝕刻率高。即，將含有H2S氣體之處理氣體加以使用之電漿蝕刻，相較於將不含H2S氣體之處理氣體加以使用之電漿蝕刻而言，選擇性低。
(第二實驗)
於第二實驗，準備與第一實驗使用之被加工物同樣的被加工物，並使用電漿處理裝置10而進行多層膜MF之電漿蝕刻，求取靜電夾盤20的溫度與以下各者的關係：選擇比；以及變化率的3σ。以下顯示第二實驗中之電漿蝕刻的條件。此外，第二條件之中，處理氣體係以3.5%的流量比含有SF6氣體。
<第二實驗中之電漿蝕刻的條件>
‧處理氣體：含有H2氣體、CH2F2氣體、SF6氣體、及HBr氣體之混合氣體
‧腔室12c的壓力：3.333Pa(25mTorr)
‧第一射頻：2.5kW、40MHz、連續波
‧第二射頻：7kW、0.4MHz、連續波
‧形成在多層膜MF之開口OP的縱橫比：80
圖10(a)係將第二實驗所求取之靜電夾盤的溫度與選擇比之關係加以顯示之圖表，圖10(b)係將第二實驗所求取之靜電夾盤的溫度與變化率的3σ之關係加以顯示之圖表。如圖10(a)所示，當靜電夾盤的溫度降低時，則選擇比變高。因此，吾人已確認可藉由將靜電夾盤的溫度設定為低的溫度，而改善選擇性。另一方面，如圖10(b)所示，當靜電夾盤的溫度降低時，則變化率的3σ變大。因此，吾人確認當靜電夾盤的溫度降低時，則形成在多層膜MF的複數之開口OP的形狀不均勻。
(第三實驗)
於第三實驗，使用電漿處理裝置10而利用與第二實驗同樣的條件進行氧化矽膜及氮化矽膜之蝕刻。於第三實驗求取靜電夾盤20的溫度與蝕刻率的平均值之關係。蝕刻率的平均值係氧化矽膜的蝕刻率與氮化矽膜的蝕刻率之平均值。圖11係將第三實驗所求取之靜電夾盤的溫度與蝕刻率的平均值之關係加以顯示之圖表。如圖11所示，於靜電夾盤的溫度係-15℃以下之情形下，則獲得相當高之蝕刻率的平均值。因此，吾人已確認可利用將靜電夾盤的溫度設定為-15℃以下，而提昇多層膜MF的蝕刻率、並提昇選擇性。
(第四實驗)
第四實驗之中，就含於處理氣體之含硫氣體而言使用SF6氣體。於第四實驗，準備與第一實驗使用之被加工物同樣的被加工物W，並使用電漿處理裝置10而進行多層膜MF之電漿蝕刻，求取SF6氣體的流量比與下述各者之關係：面積比、遮罩的圖案區域PR的中心部的開口MO的扁平率、遮罩的圖案區域PR的端 部的開口MO的扁平率、變化率的平均值、及變化率的3σ。此外，SF6氣體的流量比係SF6氣體的流量相對於處理氣體的全部流量之比。以下顯示第四實驗中之電漿蝕刻的條件。
<第四實驗中之電漿蝕刻的條件>
‧處理氣體：含有H2氣體、CH2F2氣體、HBr氣體、及SF6氣體之混合氣體
‧腔室12c的壓力：3.333Pa(25mTorr)
‧靜電夾盤20的溫度：-40℃
‧第一射頻：2.5kW、40MHz、連續波
‧第二射頻：7kW、0.4MHz、連續波
‧形成在多層膜MF之開口OP的縱橫比：90
圖12(a)係將第四實驗所求取之SF6氣體的流量比與面積比之關係加以顯示之圖表，圖12(b)係將第四實驗所求取之SF6氣體的流量比與下列各者之關係加以顯示之圖表：遮罩的圖案區域的中心部的開口的扁平率、及遮罩的圖案區域的端部的開口的扁平率。即使使用SF6氣體取代H2S氣體作為含硫氣體，亦如圖12(a)及圖12(b)所示，面積比接近於1，且扁平率小。因此，吾人推測：藉由使用任意含硫氣體，則抑制遮罩的開口之變形、且使遮罩的複數之開口的形狀均勻。此外，於SF6氣體的流量比係10%以上之情形下，則進一步抑制遮罩的開口之變形，且使遮罩的複數之開口的形狀更均勻。
圖13係將第四實驗所求取之SF6氣體的流量比與變化率的平均值、及變化率的3σ各者之關係加以顯示之圖表。如圖13所示，變化率的平均值不取決於SF6氣體的流量比，且約略為零。又，變化率的3σ不取決於SF6氣體的流量比，且係大。 因此，吾人已確認：第四實驗之電漿蝕刻的條件之中，形成在多層膜MF的複數之開口OP的形狀不均勻，不取決於SF6氣體的流量比。此外，雖然變化率的3σ大但變化率的平均值小，此原因係對於多層膜MF的層疊方向而言，開口OP延展之方向產生偏差，而存在具有正值之變化率與具有負值之變化率。可由第四實驗之結果理解：形成在多層膜MF的複數之開口OP的形狀不均勻，且若複數之開口OP的垂直性低則變化率的3σ則大，因此形成在多層膜MF的複數之開口OP的形狀的均勻性及複數之開口OP的垂直性雙方僅可評估變化率的3σ。
(第五實驗)
於第五實驗，準備與第一實驗使用之被加工物同樣的被加工物W，並使用電漿處理裝置10而進行多層膜MF之電漿蝕刻，求取形成在多層膜MF之開口OP的縱橫比與變化率的3σ之關係。以下顯示第五實驗中之電漿蝕刻的條件。此外，第五實驗之中，SF6氣體的流量比係14%。又，如以下所示，第五實驗將腔室12c的壓力設定為以下條件5A、5B、5C、5D各者。
<第五實驗中之電漿蝕刻的條件>
‧處理氣體：含有H2氣體、CH2F2氣體、SF6氣體、及HBr氣體之混合氣體
‧腔室12c的壓力
條件5A：固定於15mTorr(2Pa)
條件5B：固定於25mTorr(3.333Pa)
條件5C：
縱橫比至40為止：15mTorr(2Pa)
縱橫比自40起算：25mTorr(3.333Pa)
條件5D：
縱橫比至60為止：15mTorr(2Pa)
縱橫比自60起：25mTorr(3.333Pa)
‧靜電夾盤20的溫度：-40℃
‧第一射頻：2.5kW、40MHz、連續波
‧第二射頻：7kW、0.4MHz、連續波
圖14係將第五實驗所求取之縱橫比與變化率
Figure 107125955-A0305-02-0023-1
3σ之關係加以顯示之圖表。如圖14所示，條件5A之電漿蝕刻，亦即於15mTorr(2Pa)不變更腔室12c的壓力之電漿蝕刻之中，變化率的3σ小，但選擇性低，無法維持遮罩MK，而無法將高縱橫比的複數之開口形成在多層膜MF。條件5B之電漿蝕刻，亦即於25mTorr(3.333Pa)不變更腔室12c的壓力之電漿蝕刻之中，於形成在多層膜MF的複數之開口OP的縱橫比大於50之情形下，變化率的3σ相當大。
另一方面，條件5C及條件5D各者的電漿蝕刻，亦即最初將腔室12c的壓力設定為較低的壓力而進行第一電漿處理、且其次將腔室12c的壓力設定為較高的壓力而進行第二電漿處理之電漿蝕刻之中，可將比條件5A之電漿蝕刻更高的縱橫比的開口形成在多層膜MF。又，於條件5C及條件5D各者的電漿蝕刻之中，可將具有比條件5B之電漿蝕刻更小的變化率的3σ的複數之開口OP形成在多層膜MF。又，吾人認為：相較於條件5C的情形下之電漿蝕刻而言，條件5D的電漿蝕刻之中，可利用相當小的變化率的3σ而形成具有更高的縱橫比的複數之開口，由此，可執行低壓中之電漿處理(第一電漿處理)，其次執行高壓中之電漿處理(第二電漿處理)至具有待形成在多層膜MF之開口OP的期望縱橫比的一半以 上、且比期望縱橫比更小的縱橫比之開口形成在多層膜MF為止，藉以提昇選擇性、且進一步提昇形成在多層膜MF的複數之開口OP的形狀的均勻性及垂直性。
MT‧‧‧多層膜之蝕刻方法
ST1‧‧‧第一電漿處理執行步驟
ST2‧‧‧第二電漿處理執行步驟

Claims (6)

  1. 一種多層膜之蝕刻方法，用以蝕刻被加工物的多層膜，該多層膜，包含交錯層疊的複數之氧化矽膜及複數之氮化矽膜，該被加工物具有設在該多層膜上、且含有碳之遮罩，該遮罩形成有複數之開口，該多層膜之蝕刻方法於係該被加工物在電漿處理裝置的腔室內載置在靜電夾盤上之狀態下執行，且包含：第一電漿處理執行步驟，執行第一電漿處理，用以蝕刻該多層膜；以及第二電漿處理執行步驟，執行第二電漿處理，用以於該第一電漿處理執行步驟後進一步蝕刻該多層膜；且於該第一電漿處理執行步驟及該第二電漿處理執行步驟之中，為了蝕刻該多層膜，而於將該靜電夾盤的溫度設定為-15℃以下之溫度之狀態下，在該腔室內產生處理氣體的電漿，該處理氣體含有氫原子、氟原子、及碳原子，並含有含硫氣體，該第一電漿處理執行步驟中之該腔室的第一壓力係設定為比該第二電漿處理執行步驟中之該腔室的第二壓力更低的壓力。
  2. 如申請專利範圍第1項之多層膜之蝕刻方法，其中，執行該第一電漿處理執行步驟，直到於該多層膜形成下述開口為止：該開口的縱橫比，係為於該多層膜之蝕刻方法執行後待形成於該多層膜的開口之期望縱橫比的一半以上、且小於該期望縱橫比。
  3. 如申請專利範圍第1或2項之多層膜之蝕刻方法，其中，該第一壓力係2帕斯卡以下，且該第二壓力係3.333帕斯卡以上。
  4. 如申請專利範圍第1或2項之多層膜之蝕刻方法，其中，該處理氣體包含氫氣、及氫氟碳化物氣體。
  5. 如申請專利範圍第1或2項之多層膜之蝕刻方法，其中，該第二壓力係設定為比該第一壓力更高的壓力，俾使得在該第二電漿處理中該多層膜之蝕刻相對於該遮罩之蝕刻的選擇性，比該第一電漿處理中之該選擇性高。
  6. 如申請專利範圍第1或2項之多層膜之蝕刻方法，其中，該處理氣體包含氫氣、CH2F2氣體、SF6氣體、及HBr氣體。
TW107125955A 2017-08-01 2018-07-27 多層膜之蝕刻方法 TWI765077B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-149186 2017-08-01
JP2017149186A JP6948181B2 (ja) 2017-08-01 2017-08-01 多層膜をエッチングする方法

Publications (2)

Publication Number Publication Date
TW201911411A TW201911411A (zh) 2019-03-16
TWI765077B true TWI765077B (zh) 2022-05-21

Family

ID=65230491

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107125955A TWI765077B (zh) 2017-08-01 2018-07-27 多層膜之蝕刻方法

Country Status (6)

Country Link
US (1) US20190043721A1 (zh)
JP (1) JP6948181B2 (zh)
KR (1) KR102531961B1 (zh)
CN (1) CN109326517B (zh)
SG (1) SG10201806550PA (zh)
TW (1) TWI765077B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7228413B2 (ja) * 2019-03-11 2023-02-24 東京エレクトロン株式会社 プラズマ処理方法、及び、プラズマ処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017018256A1 (ja) * 2015-07-29 2017-02-02 東京エレクトロン株式会社 多層膜をエッチングする方法
JP2017118091A (ja) * 2015-12-18 2017-06-29 東京エレクトロン株式会社 エッチング方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3347909B2 (ja) * 1994-06-13 2002-11-20 松下電器産業株式会社 プラズマ発生加工方法およびその装置
JPH0936103A (ja) * 1995-07-18 1997-02-07 Ulvac Japan Ltd 半導体ウェハのエッチング及びレジスト除去のための方法並びに装置
JP2001102362A (ja) * 1999-09-30 2001-04-13 Advanced Display Inc コンタクトホールの形成方法およびその形成方法を用いて製造された液晶表示装置
JP2003229411A (ja) * 2002-02-01 2003-08-15 Toshiba Corp 薄膜トランジスタの製造方法
JP2005277375A (ja) * 2004-02-27 2005-10-06 Nec Electronics Corp 半導体装置の製造方法
JP2009105279A (ja) * 2007-10-24 2009-05-14 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体装置
CN104106127B (zh) * 2012-02-09 2016-08-17 东京毅力科创株式会社 半导体制造装置的制造方法和半导体制造装置
JP5968130B2 (ja) * 2012-07-10 2016-08-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6207947B2 (ja) * 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
JP2015079793A (ja) * 2013-10-15 2015-04-23 東京エレクトロン株式会社 プラズマ処理方法
JP6267953B2 (ja) * 2013-12-19 2018-01-24 東京エレクトロン株式会社 半導体装置の製造方法
JP6230930B2 (ja) * 2014-02-17 2017-11-15 東京エレクトロン株式会社 半導体装置の製造方法
JP6454492B2 (ja) * 2014-08-08 2019-01-16 東京エレクトロン株式会社 多層膜をエッチングする方法
JP6328524B2 (ja) * 2014-08-29 2018-05-23 東京エレクトロン株式会社 エッチング方法
JP6408903B2 (ja) 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
JP2016157793A (ja) * 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法
JP6339961B2 (ja) * 2015-03-31 2018-06-06 東京エレクトロン株式会社 エッチング方法
US9613824B2 (en) * 2015-05-14 2017-04-04 Tokyo Electron Limited Etching method
JP6494424B2 (ja) * 2015-05-29 2019-04-03 東京エレクトロン株式会社 エッチング方法
JP6541439B2 (ja) * 2015-05-29 2019-07-10 東京エレクトロン株式会社 エッチング方法
JP6604833B2 (ja) * 2015-12-03 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017018256A1 (ja) * 2015-07-29 2017-02-02 東京エレクトロン株式会社 多層膜をエッチングする方法
JP2017118091A (ja) * 2015-12-18 2017-06-29 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
TW201911411A (zh) 2019-03-16
CN109326517B (zh) 2023-07-28
US20190043721A1 (en) 2019-02-07
KR20190013663A (ko) 2019-02-11
JP2019029561A (ja) 2019-02-21
CN109326517A (zh) 2019-02-12
SG10201806550PA (en) 2019-03-28
JP6948181B2 (ja) 2021-10-13
KR102531961B1 (ko) 2023-05-12

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
JP6396699B2 (ja) エッチング方法
TWI657499B (zh) 蝕刻方法
TWI811367B (zh) 膜之蝕刻方法及電漿處理裝置
TWI697046B (zh) 蝕刻方法
US20220051904A1 (en) Etching method
TWI686863B (zh) 蝕刻有機膜之方法
US11462412B2 (en) Etching method
TW201929090A (zh) 蝕刻方法
JP2016225437A (ja) エッチング方法
TWI722187B (zh) 蝕刻方法
CN110021524B (zh) 蚀刻方法
TWI765077B (zh) 多層膜之蝕刻方法
JP7158252B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP7229033B2 (ja) 基板処理方法及び基板処理装置
TW202008464A (zh) 電漿處理方法及電漿處理裝置