JP2016225437A - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP2016225437A
JP2016225437A JP2015109568A JP2015109568A JP2016225437A JP 2016225437 A JP2016225437 A JP 2016225437A JP 2015109568 A JP2015109568 A JP 2015109568A JP 2015109568 A JP2015109568 A JP 2015109568A JP 2016225437 A JP2016225437 A JP 2016225437A
Authority
JP
Japan
Prior art keywords
gas
temperature
plasma
region
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015109568A
Other languages
English (en)
Other versions
JP6541439B2 (ja
Inventor
真之 澤田石
Masayuki Sawadaishi
真之 澤田石
智典 三輪
Tomonori Miwa
智典 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015109568A priority Critical patent/JP6541439B2/ja
Priority to CN201610346574.3A priority patent/CN106206286B/zh
Priority to KR1020160065017A priority patent/KR102435288B1/ko
Priority to US15/166,681 priority patent/US9735021B2/en
Priority to SG10201604315QA priority patent/SG10201604315QA/en
Publication of JP2016225437A publication Critical patent/JP2016225437A/ja
Application granted granted Critical
Publication of JP6541439B2 publication Critical patent/JP6541439B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】シリコン酸化膜及びシリコン窒化膜が交互に積層されることによって構成された多層膜を有する第１領域と、単層のシリコン酸化膜を有する第２領域とをエッチングする方法を提供する。【解決手段】一実施形態の方法は、プラズマ処理装置の処理容器内で、フルオロカーボンガス、及び酸素ガスを含む第１の処理ガスのプラズマを生成する第１プラズマ処理工程と、処理容器内で、水素ガス、三フッ化窒素ガス、臭化水素ガス、及び炭素含有ガスを含む第２の処理ガスのプラズマを生成する第２プラズマ処理工程と、を含む。第１プラズマ処理工程では、静電チャックの温度が第１の温度に設定される。第２プラズマ処理工程では、静電チャックの温度が第１の温度よりも低い第２の温度に設定される。【選択図】図１

Description

本発明の実施形態は、エッチング方法に関するものであり、特に、複数のシリコン酸化膜及び複数のシリコン窒化膜が交互に積層されることによって構成された多層膜を有する第１領域と、単層のシリコン酸化膜を含む第２領域とをエッチングする方法に関するものである。
半導体装置の一種として、３次元構造を有するＮＡＮＤ型フラッシュメモリデバイスが知られている。３次元構造を有するＮＡＮＤ型フラッシュメモリデバイスの製造においては、シリコン酸化膜とシリコン窒化膜とが交互に設けられることによって構成される多層膜のエッチングを行って、当該多層膜に深いホールを形成する工程が行われる。このようなエッチングについては、下記の特許文献１に記載されている。
具体的に、特許文献１には、多層膜上にマスクを有する被処理体を処理ガスのプラズマに晒すことによって、当該多層膜のエッチングを行う方法が記載されている。
米国特許出願公開第２０１３／００５９４５０号明細書
エッチングの対象である被処理体には、シリコン酸化膜とシリコン窒化膜とが交互に設けられることによって構成される多層膜を有する第１領域と、単層のシリコン酸化膜を有する第２領域とを備えるものがある。このような被処理体にエッチングを行って、ホール及び／又はトレンチのようなスペースを第１領域と第２領域の双方に形成することが求められている。また、このエッチングには、第１領域と第２領域に形成されるスペースの深さが略同一であること、当該スペースの平面形状の歪み（Ｄｉｓｔｏｒｔｉｏｎ）の程度が小さいこと、特にスペースの底部（深部）における歪みの程度が小さいことが求められる。なお、スペースの歪みとは、実際に形成されたスペースの平面形状が所望の平面形状とは異なる形状となる現象であり、所望の平面形状が真円形状である場合には、実際に形成されたスペースの平面形状が真円形状とは異なる形状となる現象である。
一態様においては、被処理体の第１領域及び第２領域をエッチングする方法が提供される。第１領域は、シリコン酸化膜及びシリコン窒化膜が交互に積層されることによって構成された多層膜を有する。第２領域は、単層のシリコン酸化膜を有する。被処理体は、第１領域及び第２領域上に開口を提供するマスクを有する。この方法は、（ｉ）被処理体をプラズマ処理装置の処理容器内に設けられた静電チャック上に載置する工程と、（ｉｉ）処理容器内で、フルオロカーボンガス、及び酸素ガスを含む第１の処理ガスのプラズマを生成する工程（以下、「第１プラズマ処理工程」という）と、（ｉｉｉ）処理容器内で、水素ガス、三フッ化窒素ガス、臭化水素ガス、及び炭素含有ガスを含む第２の処理ガスのプラズマを生成する工程（以下、「第２プラズマ処理工程」という）と、を含む。第１プラズマ処理工程では静電チャックの温度が第１の温度に設定される。第２プラズマ処理工程においては、静電チャックの温度が第１の温度よりも低い第２の温度に設定される。
第１の処理ガスのプラズマによるエッチングは、第１領域のエッチングレートよりも第２領域のエッチングレートが高いという特性を有する。また、第１の処理ガスのプラズマによるエッチングは、形成されるスペースの底部における歪みの程度が大きくなるという特徴を有する。また、第１の処理ガスのプラズマによるエッチングは、静電チャックの温度、即ち、被処理体の温度が高温であるほど、第１領域のエッチングレートが低下するが、マスクの開口の歪みの程度が小さくなるという特性を有する。
第２の処理ガスのプラズマによるエッチングは、第２領域のエッチングレートよりも第１領域のエッチングレートが高く、形成されるスペースの底部における歪みの程度が小さいという特性を有する。また、第２の処理ガスのプラズマによるエッチングは、静電チャックの温度、即ち、被処理体の温度が低温であるほど、第１領域のエッチングレートが高くなるという特性を有する。また、第２の処理ガスのプラズマによるエッチングは、静電チャックの温度、即ち、被処理体の温度が低温である場合には、スペースが深さ方向の一部において横方向に広がる現象を抑制することができるという特性を有する。
第１の処理ガスのプラズマによるエッチングは上述した特性を有するので、上記一態様に係る方法では、第１プラズマ処理工程の実行後には、第１領域に形成されたスペースの深さよりも第２領域に形成されたスペースの深さが深くなる。また、形成されたスペースの底部における歪みの程度が大きくなる。また、第１プラズマ処理工程では、静電チャックの温度が比較的高温の第１の温度に設定されるので、被処理体の温度が比較的高温に設定された状態で、第１の処理ガスのプラズマによるエッチングが行われる。したがって、第１プラズマ処理工程の実行後には、第１プラズマ処理工程の実行後のマスクの開口の歪みの程度は小さくなる。
また、第２の処理ガスのプラズマによるエッチングは上述した特性を有するので、上記一態様に係る方法では、第２プラズマ処理工程の実行後には、第１領域に形成されたスペースの深さと第２領域に形成されたスペースの深さとの差異が低減又は解消される。また、第１プラズマ処理工程によって発生したスペースの底部における歪みの程度が小さくなる。したがって、この方法によれば、第１領域と第２領域に形成されるスペースの深さが略同一となり、且つ、底部におけるスペースの歪みの程度が小さくなる。さらに、第２プラズマ処理工程では、静電チャックの温度が比較的低温の第２の温度に設定されるので、被処理体の温度が比較的低温に設定された状態で、第２の処理ガスのプラズマによるエッチングが行われる。したがって、第２プラズマ処理工程では、スペースの横方向への広がりが抑制され、且つ、第１領域のエッチングレートが高められる。
一実施形態では、第１の温度は２０℃以上、４０℃以下の温度であり、第２の温度は２０℃よりも低い温度であってもよい。
一実施形態では、被処理体は、第１領域及び第２領域の下地としてシリコン又はタングステンから形成された下地層を有し、第１プラズマ処理工程及び第２プラズマ処理工程が、下地層が露出する直前まで行われる。即ち、第１プラズマ処理工程及び第２プラズマ処理工程が、第１領域及び第２領域が下地層上に僅かに残されるように実行される。この実施形態の方法は、処理容器内で、フルオロカーボンガス、及び酸素ガスを含む第３の処理ガスのプラズマを生成する工程（以下、「第３プラズマ処理工程」という）を更に含む。第３プラズマ処理工程において、静電チャックの温度は第１の温度よりも高い第３の温度に設定される。この実施形態の第３プラズマ処理工程で用いられる第３の処理ガスのプラズマは、下地層を実質的にエッチングしない。また、第３プラズマ処理工程では、静電チャックの温度が比較的高温の第３の温度に設定されるので、被処理体の温度が高くなり、下地層に対する活性種の付着係数が小さくなる。したがって、この実施形態によれば、下地層が露出する期間のエッチングに起因する下地層の損傷を抑制することができる。なお、一実施形態では、第３の温度は、７０℃以上の温度であり得る。
一実施形態では、各々が第１プラズマ処理工程及び第２プラズマ処理工程を含む複数回のシーケンスが実行されてもよい。この実施形態によれば、第１領域と第２領域に形成されるスペースの深さの差異及びスペースの歪みの程度を小さく保ちつつ、第１領域及び第２領域のエッチングを進行させることが可能となる。
以上説明したように、シリコン酸化膜及びシリコン窒化膜が交互に積層されることによって構成された多層膜を有する第１領域と、単層のシリコン酸化膜を有する第２領域とをエッチングする技術において、第１領域及び第２領域の双方に形成されるスペースの深さを略同一とし、当該スペースの底部における歪みの程度を小さくすることが可能となる。
一実施形態に係るエッチング方法を示す流れ図である。 図１に示すエッチング方法が適用され得る被処理体の一例を示す断面図である。 図１に示すエッチング方法の実施に利用可能なプラズマ処理装置の一例を概略的に示す図である。 図１に示すエッチング方法の実行中の途中段階の被処理体の状態の一例を示す断面図である。 図１に示すエッチング方法の実行中の途中段階の被処理体の状態の一例を示す断面図である。 図１に示すエッチング方法の実行後の被処理体の状態の一例を示す断面図である。 実験例１の結果を示すグラフである。 実験例２の結果を示すグラフである。 実験例２の結果を示すグラフである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係るエッチング方法を示す流れ図である。図１に示す方法ＭＴは、被処理体（以下、「ウエハＷ」ということがある）の第１領域及び第２領域に対するエッチングを行って、ホール又はトレンチといったスペースを第１領域及び第２領域の双方に形成する方法である。この方法ＭＴは、例えば、３次元構造を有するＮＡＮＤフラッシュメモリの製造に用いることができる。
図２は、図１に示すエッチング方法が適用され得る被処理体の一例を示す断面図である。図２に示すウエハＷは、下地層ＵＬ、第１領域Ｒ１、第２領域Ｒ２、及び、マスクＭＳＫを有する。下地層ＵＬは、基板上に設けられた層である。下地層ＵＬは、例えば、シリコン又はタングステンから形成される。より具体的な一例では、下地層ＵＬは、多結晶シリコン層である。
第１領域Ｒ１及び第２領域Ｒ２は、下地層ＵＬの一主面上に設けられている。第１領域Ｒ１は、多層膜を有している。この多層膜は、複数のシリコン酸化膜ＩＬ１及び複数のシリコン窒化膜ＩＬ２を有しており、複数のシリコン酸化膜ＩＬ１及び複数のシリコン窒化膜ＩＬ２は交互に積層されている。複数のシリコン酸化膜ＩＬ１の各々の厚さは、例えば、５ｎｍ〜５０ｎｍであり、複数のシリコン窒化膜ＩＬ２の各々の厚さは、例えば、１０ｎｍ〜７５ｎｍである。一実施形態では、多層膜は、合計で２４層以上の膜から構成される。第２領域Ｒ２は、単層のシリコン酸化膜から構成されている。第２領域Ｒ２の厚さは、第１領域Ｒ１の厚さと略同様である。
第１領域Ｒ１上及び第２領域Ｒ２上には、マスクＭＳＫが設けられている。マスクＭＳＫは、第１領域Ｒ１及び第２領域Ｒ２にホール又はトレンチといったスペースを形成するためのパターンを有している。即ち、マスクＭＳＫは、第１領域Ｒ１上及び第２領域Ｒ２上に開口ＯＰを提供している。マスクＭＳＫは、例えば、アモルファスカーボン製であり得る。或いは、マスクＭＳＫは、有機ポリマー、ポリシリコン、又はアモルファスシリコンから構成されていてもよい。
再び図１を参照する。方法ＭＴの工程ＳＴ１では、ウエハＷがプラズマ処理装置の処理容器内に収容され、当該プラズマ処理装置の静電チャック上に載置される。図３は、図１に示すエッチング方法の実施に利用可能なプラズマ処理装置の一例を概略的に示す図である。図３では、一例のプラズマ処理装置の縦断面における構造が示されている。
図３に示すプラズマ処理装置１０は、容量結合型プラズマエッチング装置である。プラズマ処理装置１０は、略円筒状の処理容器１２を備えている。処理容器１２は、例えば、アルミニウムムから形成されており、その内壁面には陽極酸化処理が施されている。この処理容器１２は保安接地されている。
処理容器１２の底部上には、支持部１４が設けられている。支持部１４は、略円筒形状を有しており、石英又はアルミナといった絶縁材料から形成されている。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在している。処理容器１２内には、載置台ＰＤが設けられている。載置台ＰＤは、支持部１４によって支持されている。
載置台ＰＤは、下部電極１６及び静電チャック１８を有している。下部電極１６は、第１部材１６ａ及び第２部材１６ｂを含んでいる。第１部材１６ａ及び第２部材１６ｂは、アルミニウムといった金属から形成されており、略円盤形状を有している。第２部材１６ｂは、第１部材１６ａ上に設けられており、第１部材１６ａ電気的に接続されている。
静電チャック１８は、下部電極１６上に設けられている。具体的には、静電チャック１８は、第２部材１６ｂ上に設けられている。静電チャック１８は、その上面の上に載置されたウエハＷを保持するように構成されている。具体的に、静電チャック１８は、略円盤状の絶縁膜を有しており、当該絶縁膜の内部に電極１８ａを有している。この電極１８ａには、スイッチＳＷを介して直流電源２２が接続されている。静電チャック１８は、直流電源２２からの直流電圧が電極１８ａに印加されると、クーロン力等の静電力を発生する。静電チャック１８は、発生した静電力によってウエハＷを吸着し、当該ウエハＷを保持する。
下部電極１６の周縁部の上には、フォーカスリングＦＲが設けられている。フォーカスリングＦＲは、環状板形状を有しており、ウエハＷのエッジ及び静電チャック１８のエッジを囲むように配置されている。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、例えば、石英から構成され得る。
プラズマ処理装置１０は、静電チャック１８の温度を制御するための温度調整機構を有している。具体的に、下部電極１６の内部には、流体用の流路１６ｆが形成されている。流路１６ｆには、配管２６ａ及び配管２６ｂが接続されている。配管２６ａ及び配管２６ｂは、処理容器１２の外部に設けられたチラーユニットＣＵに接続されている。流路１６ｆには、チラーユニットＣＵから配管２６ａを介して熱媒体が供給される。流路１６ｆに供給された熱媒体は、配管２６ｂを介してチラーユニットＣＵに戻される。このように、流路１６ｆとチラーユニットＣＵとの間では、熱媒体が循環される。これにより、静電チャック１８の温度が調整され、その結果、ウエハＷの温度が調整されるようになっている。
また、温度調整機構の一部として、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャック１８の上面とウエハＷの裏面との間に供給する。さらに、温度調整機構の一部として、静電チャック１８の内部には、ヒータ１８ｈが設けられている。ヒータ１８ｈは、ヒータ電源ＨＰに接続されている。ヒータ１８ｈは、ヒータ電源ＨＰからの電力によって発熱する。これによって、静電チャック１８の温度が調整され、その結果、ウエハＷの温度が調整されるようになっている。
また、プラズマ処理装置１０は、上部電極３０を更に備えている。上部電極３０は、載置台ＰＤの上方に設けられており、当該載置台ＰＤと対向配置されている。これら上部電極３０と載置台ＰＤとの間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが画成されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。上部電極３０は、天板３４及び支持体３６を含み得る。天板３４は、処理空間Ｓに面しており、複数のガス吐出孔３４ａを提供している。この天板３４は、ジュール熱の少ない低抵抗の導電体又は半導体から構成され得る。
支持体３６は、天板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この支持体３６は、水冷構造を有し得る。支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃにはガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、第１の処理ガス、第２の処理ガス、及び第３の処理ガスのための複数のガスソースを含んでいる。具体的に、複数のガスソースは、フルオロカーボンガス用の一以上のガスソース、酸素ガス（Ｏ２ガス）用のガスソース、水素ガス（Ｈ２ガス）用のガスソース、ハイドロフルオロカーボンガス用のガスソース、三フッ化窒素ガス（ＮＦ３ガス）用のガスソース、臭化水素ガス（ＨＢｒガス）用のガスソース、炭素含有ガス用のガスソース、及び希ガス用のガスソースを含んでいる。フルオロカーボンガスは、一例では、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、及びＣＦ４ガスのうち一以上を含んでいる。ハイドロフルオロカーボンガスは、一例では、ＣＨ２Ｆ２ガスである。炭素含有ガスは、炭素を含む任意のガスであり、一例では、メタンガス（ＣＨ４ガス）といった炭化水素ガスであり得る。希ガスは、任意の希ガスであり、一例では、Ａｒガスである。
バルブ群４２は複数のバルブを有している。また、流量制御器群４４は、マスフローコントローラ（ＭＦＣ）といった複数の流量制御器を有している。ガスソース群４０の複数のガスソースはそれぞれ、流量制御器群４４の対応の流量制御器及びバルブ群４２の対応のバルブを介して、ガス供給管３８に接続されている。したがって、プラズマ処理装置１０では、複数のガスソースのうち選択されたガスソースからのガスが、処理容器１２内に供給されるようになっている。具体的には、第１の処理ガス、第２の処理ガス、及び第３の処理ガスが選択的に処理容器１２内に供給されるようになっている。なお、第１の処理ガス、第２の処理ガス、及び第３の処理ガスの詳細については後述する。
プラズマ処理装置１０は、接地導体１２ａを更に備え得る。接地導体１２ａは、略円筒形状を有しており、処理容器１２の側壁から上部電極３０の高さ位置よりも上方に延びるように設けられている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
支持部１４と処理容器１２の内壁との間には、排気プレート４８が設けられている。排気プレート４８には、その板厚方向に貫通する複数の貫通孔が形成されている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方において処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁、及び、ターボ分子ポンプといった真空ポンプを有しており、処理容器１２内を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬送用の開口１２ｇが設けられており、この開口１２ｇはゲートバルブ５４により開閉可能となっている。
処理容器１２の内壁には、導電性部材（ＧＮＤブロック）５６が設けられている。導電性部材５６は、高さ方向においてウエハＷと略同じ高さに位置するように、処理容器１２の内壁に取り付けられている。この導電性部材５６は、グランドにＤＣ的に接続されており、異常放電防止効果を発揮する。なお、導電性部材５６はプラズマ生成領域に設けられていればよく、その設置位置は図３に示す位置に限られるものではない。
また、プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の第１の高周波を発生する電源であり、２７〜１００ＭＨｚの周波数、一例においては４０ＭＨｚの高周波を発生する。第１の高周波電源６２は、整合器６６を介して下部電極１６に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極１６側）の入力インピーダンスを整合させるための回路を有している。なお、第１の高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための第２の高周波、即ち高周波バイアスを発生する電源であり、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数、一例においては３ＭＨｚの高周波バイアスを発生する。第２の高周波電源６４は、整合器６８を介して下部電極１６に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１６側）の入力インピーダンスを整合させるための回路を有している。
また、プラズマ処理装置１０は、直流電源部７０を更に備えている。直流電源部７０は、上部電極３０に接続されている。直流電源部７０は、負の直流電圧を発生し、当該直流電圧を上部電極３０に与えることが可能である。
また、プラズマ処理装置１０は、制御部Ｃｎｔを更に備えている。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。この制御部Ｃｎｔでは、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示することができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。
一実施形態では、制御部Ｃｎｔは、方法ＭＴ用の処理レシピに従い、方法ＭＴの各工程において、スイッチＳＷ、バルブ群４２の複数のバルブ、流量制御器群４４の複数の流量制御器、排気装置５０、第１の高周波電源６２、整合器６６、第２の高周波電源６４、整合器６８、チラーユニットＣＵ、ヒータ電源ＨＰ等のプラズマ処理装置１０の各部を制御する。
再び図１を参照して、方法ＭＴの説明を続ける。以下の説明では、図１と共に、図４〜図６を参照する。図４及び図５は、図１に示すエッチング方法の実行中の途中段階の被処理体の状態の一例を示す断面図である。また、図６は、図１に示すエッチング方法の実行後の被処理体の状態の一例を示す断面図である。
図１に示すように、方法ＭＴでは、まず、上述したように、工程ＳＴ１が実行される。工程ＳＴ１では、ウエハＷが、プラズマ処理装置の処理容器内に収容され、静電チャック上に載置される。プラズマ処理装置１０が用いられる場合には、ウエハＷは、静電チャック１８上に載置される。しかる後に、直流電源２２からの電圧が静電チャック１８の電極１８ａに与えられる。これにより、ウエハＷが静電チャック１８によって保持される。
次いで、方法ＭＴでは、工程ＳＴ２が実行される。工程ＳＴ２では、プラズマ処理装置の処理容器内において、第１の処理ガスのプラズマが生成される。第１の処理ガスは、一種以上のフルオロカーボンガス、及び酸素ガス（Ｏ２ガス）を含む。一実施形態では、第１の処理ガスは、フルオロカーボンガスとして、Ｃ４Ｆ６ガス及びＣ４Ｆ８ガスを含む。また、一実施形態では、第１の処理ガスは、ハイドロフルオロカーボンガス及び／又は希ガスを更に含んでいてもよい。ハイドルフルオロカーボンガスとしては、ＣＨ２Ｆ２ガスを用いることができる。希ガスとしては、任意の希ガスを用いることができる。例えば、希ガスとして、Ａｒガスを用いることができる。
工程ＳＴ２では、処理容器内の空間の圧力が所定の圧力に調整される。また、工程ＳＴ２では、静電チャックの温度が第１の温度に設定される。第１の温度は、後述する工程ＳＴ３において設定される静電チャックの温度である第２の温度より高い温度である。一実施形態では、第１の温度は、２０℃以上、４０℃以下の温度である。なお、ウエハＷはプラズマからの輻射熱を受けるので、ウエハＷの温度は静電チャックの温度よりも、１０℃〜１５℃程度高い温度となる。したがって、工程ＳＴ２では、ウエハＷの温度は、３０℃以上、５５℃以下の温度に設定される。さらに、工程ＳＴ２では、処理容器内に供給された第１の処理ガスが励起されて、プラズマが生成される。
プラズマ処理装置１０を用いる場合には、工程ＳＴ２において、ガスソース群４０の複数のガスソースのうち選択されたガスソースから第１の処理ガスが処理容器１２内に供給される。また、排気装置５０によって、処理容器１２内の空間の圧力が所定の圧力に調整される。また、チラーユニットＣＵ及び／又はヒータ１８ｈによって、静電チャック１８の温度が第１の温度に設定される。さらに、第１の高周波電源６２からの高周波及び第２の高周波電源６４からの高周波バイアスが下部電極１６に供給される。これにより、処理容器１２内で、第１の処理ガスのプラズマが生成される。
以下、工程ＳＴ２における各種条件の範囲を例示する。
Ｃ４Ｆ６ガスの流量：２０ｓｃｃｍ〜１００ｓｃｃｍ
Ｃ４Ｆ８ガスの流量：２０ｓｃｃｍ〜１００ｓｃｃｍ
ＣＨ２Ｆ２ガスの流量：２０ｓｃｃｍ〜１００ｓｃｃｍ
Ａｒガスの流量：１００ｓｃｃｍ〜５００ｓｃｃｍ
酸素ガスの流量：２０ｓｃｃｍ〜２００ｓｃｃｍ
第１の高周波電源６２の高周波の周波数：２７ＭＨｚ〜１００ＭＨｚ
第１の高周波電源６２の高周波の電力：１００Ｗ〜５０００Ｗ
第２の高周波電源６４の高周波バイアスの周波数：４００ｋＨｚ〜３ＭＨｚ
第２の高周波電源６４の高周波バイアスの電力：５００Ｗ〜７０００Ｗ
処理容器１２内の圧力：２．６６Ｐａ〜１３．３Ｐａ（２０ｍＴｏｒｒ〜１００ｍＴｏｒｒ）
処理時間：１８０秒〜６００秒
工程ＳＴ２では、図４に示すように、マスクＭＳＫの開口ＯＰを介して露出されている部分において第１領域Ｒ１がエッチングされ、当該第１領域Ｒ１にスペースＳＰ１が形成される。また、マスクＭＳＫの開口ＯＰを介して露出されている部分において第２領域Ｒ２がエッチングされ、当該第２領域Ｒ２にスペースＳＰ２が形成される。また、工程ＳＴ２のエッチング時には、マスクＭＳＫの表面、及び、エッチングによって形成されたスペースを画成する壁面に堆積物ＤＰが形成される。堆積物ＤＰは、炭素、フルオロカーボン、及び／又はエッチング副生成物等によって構成される。
工程ＳＴ２の第１の処理ガスのプラズマによるエッチングは、第１領域Ｒ１のエッチングレートよりも第２領域Ｒ２のエッチングレートが高いという特性を有する。また、第１の処理ガスのプラズマによるエッチングは、形成されるスペースの底部（深部）における歪みの程度が大きくなるという特性を有する。また、第１の処理ガスのプラズマによるエッチングは、静電チャックの温度、即ち、ウエハＷの温度が高温であるほど、第１領域Ｒ１のエッチングレートが低下するが、マスクＭＳＫの開口ＯＰの歪みの程度が小さくなるという特性を有する。なお、スペース及び開口の「歪み」とは、深さ方向に直交する平面における当該スペース及び開口の平面形状が所望の平面形状とは異なる形状となる現象であり、所望の平面形状が真円形状である場合には、実際に形成されたスペース及び開口の平面形状が真円形状とは異なる形状となる現象である。
第１の処理ガスのプラズマによるエッチングは上述した特性を有するので、工程ＳＴ２の実行後には、第１領域Ｒ１に形成されたスペースＳＰ１の深さよりも第２領域Ｒ２に形成されたスペースＳＰ２の深さが深くなる。また、スペースＳＰ１及びスペースＳＰ２の底部における歪みの程度が大きくなる。また、工程ＳＴ２では、静電チャックの温度が比較的高温の第１の温度に設定されるので、ウエハＷの温度が比較的高温に設定された状態で、第１の処理ガスのプラズマによるエッチングが行われる。したがって、工程ＳＴ２の実行後には、マスクＭＳＫの開口ＯＰの歪みの程度は小さくなる。
次いで、方法ＭＴでは、工程ＳＴ３が実行される。工程ＳＴ３では、プラズマ処理装置の処理容器内において、第２の処理ガスのプラズマが生成される。第２の処理ガスは、水素ガス（Ｈ２ガス）、三フッ化窒素ガス（ＮＦ３ガス）、臭化水素ガス（ＨＢｒガス）、及び炭素含有ガスを含む。第２の処理ガスに含まれる炭化水素ガスは、炭素を含む任意のガスであり、一例では、メタンガス（ＣＨ４ガス）といった炭化水素ガスであり得る。一実施形態では、第２の処理ガスは、ハイドロフルオロカーボンガス及び／又はフルオロカーボンガスを更に含んでいてもよい。ハイドロフルオロカーボンガスとしては、例えば、ＣＨ２Ｆ２ガスを用いることができる。また、フルオロカーボンガスとしてはＣＦ４ガスを用いることができる。
工程ＳＴ３では、処理容器内の空間の圧力が所定の圧力に調整される。また、工程ＳＴ３では、静電チャックの温度が第２の温度に設定される。第２の温度は、第１の温度より低い温度である。一実施形態では、第２の温度は、２０℃より低い温度である。なお、ウエハＷはプラズマからの輻射熱を受けるので、工程ＳＴ３では、ウエハＷの温度は３０℃よりも低い温度に設定される。さらに、工程ＳＴ３では、処理容器内に供給された第２の処理ガスが励起されて、プラズマが生成される。
プラズマ処理装置１０を用いる場合には、工程ＳＴ３において、ガスソース群４０の複数のガスソースのうち選択されたガスソースから第２の処理ガスが処理容器１２内に供給される。また、排気装置５０によって、処理容器１２内の空間の圧力が所定の圧力に調整される。また、チラーユニットＣＵ及び／又はヒータ１８ｈによって、静電チャック１８の温度が第２の温度に設定される。さらに、第１の高周波電源６２からの高周波及び第２の高周波電源６４からの高周波バイアスが下部電極１６に供給される。これにより、処理容器１２内において第２の処理ガスのプラズマが生成される。
以下、工程ＳＴ３における各種条件の範囲を例示する。
Ｈ２ガスの流量：５０ｓｃｃｍ〜３００ｓｃｃｍ
ＨＢｒガスの流量：５ｓｃｃｍ〜５０ｓｃｃｍ
ＮＦ３ガスの流量：５０ｓｃｃｍ〜１００ｓｃｃｍ
ＣＨ２Ｆ２ガスの流量：４０ｓｃｃｍ〜８０ｓｃｃｍ
ＣＨ４ガスの流量：５ｓｃｃｍ〜５０ｓｃｃｍ
ＣＦ４ガスの流量：２０ｓｃｃｍ〜１００ｓｃｃｍ
第１の高周波電源６２の高周波の周波数：２７ＭＨｚ〜１００ＭＨｚ
第１の高周波電源６２の高周波の電力：１００Ｗ〜５０００Ｗ
第２の高周波電源６４の高周波バイアスの周波数：４００ｋＨｚ〜１３．５６ＭＨｚ
第２の高周波電源６４の高周波バイアスの電力：１０００Ｗ〜７０００Ｗ
処理容器１２内の圧力：２．６６Ｐａ〜１３．３Ｐａ（２０ｍＴｏｒｒ〜１００ｍＴｏｒｒ）
処理時間：１８０秒〜６００秒
工程ＳＴ３では、図５に示すように、マスクＭＳＫの開口ＯＰを介して露出されている部分において第１領域Ｒ１が更にエッチングされ、スペースＳＰ１の深さが深くなる。また、マスクＭＳＫの開口ＯＰを介して露出されている部分において第２領域Ｒ２がエッチングされ、スペースＳＰ２の深さが深くなる。また、工程ＳＴ３のエッチング時においては、マスクＭＳＫの表面、及び、エッチングによって形成されたスペースを画成する壁面に堆積物ＤＰが形成される。堆積物ＤＰは、炭素、炭化水素、及び／又はエッチング副生成物等によって構成される。
工程ＳＴ３の第２の処理ガスのプラズマによるエッチングは、第２領域Ｒ２のエッチングレートよりも第１領域Ｒ１のエッチングレートが高く、形成されるスペースの底部における歪みの程度が小さいという特性を有する。また、第２の処理ガスのプラズマによるエッチングは、静電チャックの温度、即ち、ウエハＷの温度が低温であるほど、第１領域Ｒ１のエッチングレートが高くなるという特性を有する。また、第２の処理ガスのプラズマによるエッチングは、静電チャックの温度、即ち、ウエハの温度が低温である場合には、スペースが深さ方向の一部において横方向（深さ方向に直交する方向）に広がる現象を抑制することができるという特性を有する。
第２の処理ガスのプラズマによるエッチングは上述した特性を有するので、工程ＳＴ３の実行後には、第１領域Ｒ１に形成されたスペースＳＰ１の深さと第２領域Ｒ２に形成されたスペースＳＰ２の深さとの差異が低減又は解消される。また、工程ＳＴ２によって発生したスペースの底部における歪みの程度が、工程ＳＴ３の実行後には小さくなる。したがって、工程ＳＴ２及び工程ＳＴ３を順に行うことにより、第１領域Ｒ１と第２領域Ｒ２に形成されるスペースの深さが略同一となり、且つ、スペースの底部における歪みの程度が小さくなる。また、工程ＳＴ３では、静電チャックの温度が比較的低温の第２の温度に設定されるので、ウエハＷの温度が比較的低温に設定された状態で、第２の処理ガスのプラズマによるエッチングが行われる。したがって、工程ＳＴ３では、スペースの横方向への広がりが抑制され、且つ、第１領域Ｒ１のエッチングレートが高められる。
方法ＭＴでは、続く工程ＳＴＪにおいて、停止条件が満たされるか否かが判定される。停止条件は、工程ＳＴ２及び工程ＳＴ３を含むシーケンスの実行回数が所定回数に達しているときに満たされるものと判定される。この所定回数は、１回であってもよく、複数回であってもよい。所定回数が１回である場合には、工程ＳＴＪは不要である。所定回数が複数回である実施形態では、工程ＳＴＪにおいて停止条件が満たされないと判定される場合に、再び工程ＳＴ２及び工程ＳＴ３が順に実行される。一方、工程ＳＴＪにおいて停止条件が満たされると判定される場合には、工程ＳＴ２及び工程ＳＴ３を含むシーケンスの実行が終了する。なお、所定回数が複数回である実施形態では、各シーケンスにおける工程ＳＴ２の実行時間及び工程ＳＴ３の実行時間はそれぞれ、所定回数が１回である実施形態での工程ＳＴ２の実行時間及び工程ＳＴ３の実行時間よりも短く設定される。このように、工程ＳＴ２及び工程ＳＴ３を含む複数回のシーケンスを実行することにより、第１領域Ｒ１と第２領域Ｒ２に形成されるスペースの深さの差異及びスペースの歪みの程度を小さく保ちつつ、第１領域Ｒ１及び第２領域Ｒ２のエッチングを進行させることが可能となる。
一実施形態の方法ＭＴでは、工程ＳＴ２及び工程ＳＴ３は、下地層ＵＬが露出する直前まで、実行される。即ち、工程ＳＴ２及び工程ＳＴ３は、第１領域Ｒ１及び第２領域Ｒ２が下地層上に僅かに残されるように実行される。そして、工程ＳＴ４が実行される。工程ＳＴ４では、プラズマ処理装置の処理容器内において第３の処理ガスのプラズマが生成される。第３の処理ガスには、第１の処理ガスと同じ処理ガスを用いることができる。
工程ＳＴ４では、処理容器内の空間の圧力が所定の圧力に調整される。また、工程ＳＴ４では、静電チャックの温度が第３の温度に設定される。第３の温度は、第１の温度より高い温度である。一実施形態では、第３の温度は、７０℃以上の温度である。なお、ウエハＷはプラズマからの輻射熱を受けるので、ウエハＷの温度は静電チャックの温度よりも、１０℃〜１５℃程度高い温度となる。したがって、工程ＳＴ４では、ウエハＷの温度は、８０℃以上の温度に設定される。さらに、工程ＳＴ４では、処理容器内に供給された第３の処理ガスが励起されて、プラズマが生成される。
プラズマ処理装置１０を用いる場合には、工程ＳＴ４において、ガスソース群４０の複数のガスソースのうち選択されたガスソースから第３の処理ガスが処理容器１２内に供給される。また、排気装置５０によって、処理容器１２内の空間の圧力が所定の圧力に調整される。また、チラーユニットＣＵ及び／又はヒータ１８ｈによって、静電チャック１８の温度が第３の温度に設定される。さらに、第１の高周波電源６２からの高周波及び第２の高周波電源６４からの高周波バイアスが下部電極１６に供給される。これにより、処理容器１２内において第３の処理ガスのプラズマが生成される。
以下、工程ＳＴ４における各種条件の範囲を例示する。
Ｃ４Ｆ６ガスの流量：２０ｓｃｃｍ〜１００ｓｃｃｍ
Ｃ４Ｆ８ガスの流量：２０ｓｃｃｍ〜１００ｓｃｃｍ
ＣＨ２Ｆ２ガスの流量：２０ｓｃｃｍ〜１００ｓｃｃｍ
Ａｒガスの流量：１００ｓｃｃｍ〜５００ｓｃｃｍ
酸素ガスの流量：２０ｓｃｃｍ〜１００ｓｃｃｍ
第１の高周波電源６２の高周波の周波数：２７ＭＨｚ〜１００ＭＨｚ
第１の高周波電源６２の高周波の電力：５００Ｗ〜２７００Ｗ
第２の高周波電源６４の高周波バイアスの周波数：４００ｋＨｚ〜１３．５６ＭＨｚ
第２の高周波電源６４の高周波バイアスの電力：１０００Ｗ〜７０００Ｗ
処理容器１２内の圧力：２．６６Ｐａ〜１３．３Ｐａ（２０〜１００ｍＴ）
処理時間：１８０秒〜６００秒
工程ＳＴ４では、図６に示すように、マスクＭＳＫの開口ＯＰを介して露出されている部分において第１領域Ｒ１及び第２領域Ｒ２が更にエッチングされる。これにより、スペースＳＰ１及びスペースＳＰ２を介して下地層ＵＬが露出する。また、工程ＳＴ４のエッチング時には、工程ＳＴ２のエッチング時と同様に、マスクＭＳＫの表面、及び、エッチングによって形成されたスペースを画成する壁面に堆積物ＤＰが形成される。
工程ＳＴ４において用いられる第３の処理ガスのプラズマは、下地層を実質的にエッチングしない。また、工程ＳＴ４では、静電チャックの温度が比較的高温の第３の温度に設定されるので、ウエハＷの温度が高くなり、下地層ＵＬに対する活性種の付着係数が小さくなる。したがって、下地層ＵＬが露出する期間のエッチングに起因する下地層ＵＬの損傷を抑制することができる。
以上、実施形態の方法ＭＴについて説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、方法ＭＴの実行に用いられるプラズマ処理装置は、容量結合型プラズマ処理装置に限定されるものではなく、誘導結合型プラズマ処理装置、或いは、マイクロ波といった表面波をプラズマ源として用いるプラズマ処理装置であってもよい。また、方法ＭＴは工程ＳＴ４を含んでいるが、工程ＳＴ２及び工程ＳＴ３の実行によって下地層ＵＬを露出させ、工程ＳＴ４を省略してもよい。
以下、方法ＭＴの評価のために行った実験例について説明するが、本発明は実験例によって限定されるものではない。
（実験例１）
実験例１では、複数のシリコン酸化膜及び複数のシリコン窒化膜が交互に積層されることによって構成された多層膜と、当該多層膜上に略円形の開口を提供するマスクとを有する複数枚のウエハを準備した。各シリコン酸化膜の膜厚は５０ｎｍであり、各シリコン窒化膜の膜厚は５０ｎｍであり、シリコン酸化膜の層数は４８層であり、シリコン窒化膜の層数は４８層であった。また、マスクは、アモルファスカーボン製であり、１５００ｎｍの膜厚を有し、直径１２０ｎｍの略真円の平面形状の開口を提供するものであった。実験例１では、プラズマ処理装置１０を用いて第１の処理ガスのプラズマを生成して、多層膜をエッチングし、当該多層膜にホールを形成した。複数枚のウエハの多層膜のエッチング時には、静電チャックの温度を互いに異なる温度に設定した。以下、実験例１における静電チャックの温度以外の処理条件を示す。
＜実験例１における処理条件＞
Ｃ４Ｆ６ガスの流量：４０ｓｃｃｍ
Ｃ４Ｆ８ガスの流量：３０ｓｃｃｍ
ＣＨ２Ｆ２ガスの流量：２５ｓｃｃｍ
Ａｒガスの流量：４００ｓｃｃｍ
酸素ガスの流量：３５ｓｃｃｍ
第１の高周波電源６２の高周波の周波数：１００ＭＨｚ
第１の高周波電源６２の高周波の電力：１２５０Ｗ
第２の高周波電源６４の高周波バイアスの周波数：４００ｋＨｚ
第２の高周波電源６４の高周波バイアスの電力：７００Ｗ
処理容器１２内の圧力：３．３３３Ｐａ（２５ｍＴｏｒｒ）
処理時間：６００秒
そして、多層膜のエッチング後のマスクの開口のＳＥＭ画像及び多層膜に形成されたホールの底部のＳＥＭ画像を取得し、マスクの開口の真円度、及び、底部におけるホールの真円度を求めた。また、多層膜のエッチングレートも求めた。なお、マスクの開口の真円度として、ＳＥＭ画像においてマスクの開口の略中心を通過し、当該開口のエッジにて終端する２４本の線分を求め、当該２４本の線分の線分長のうち最小の線分長を最大の線分長で除した値を求めた。同様に、底部におけるホールの真円度として、ＳＥＭ画像において底部におけるホールの略中心を通過し、当該底部におけるホールのエッジにて終端する２４本の線分を求め、当該２４本の線分の線分長のうち最小の線分長を最大の線分長で除した値を求めた。マスクの開口の真円度、及び、ホールの底部における真円度は、何れも１に近いほど真円に近いことを表すパラメータである。
図７のグラフに、実験例１において求めたマスクの開口の真円度、ホールの底部における真円度、及び多層膜のエッチングレートを示す。図７において、横軸は多層膜のエッチング時の静電チャックの温度を示しており、左側の縦軸は真円度を示しており、右側の縦軸はエッチングレートを示している。図７に示すように、第１の処理ガスのプラズマによるエッチングは、静電チャックの温度が高温になるほど、多層膜のエッチングレートが低くなるという特性を有することが確認された。また、第１の処理ガスのプラズマによるエッチングによって形成されるホールの底部における真円度は、第２の処理ガスのプラズマによるエッチングによって形成される形成されるホールの底部における真円度（後述の実験例２の結果を参照）に対して、比較的小さいことが確認された。即ち、第１の処理ガスのプラズマによるエッチングによって形成されるスペースの底部における歪みの程度は、比較的大きいことが確認された。また、第１の処理ガスのプラズマによるエッチングは、静電チャックの温度が高温になるほど、マスクの開口の真円度が高くなるという特性を有することが確認された。即ち、第１の処理ガスのプラズマによるエッチングは、静電チャックの温度が高温になるほど、マスクの開口の歪みの程度が小さくなるという特性を有することが確認された。なお、静電チャックの温度が２０℃以上、４０℃以下の範囲内の温度に設定されることにより、１００ｎｍ／分以上のエッチングレートと０．９５以上のマスクの開口の真円度が得られることが確認された。
（実験例２）
実験例２では、実験例１で準備したウエハと同様の複数枚のウエハを準備した。そして、プラズマ処理装置１０を用いて第２の処理ガスのプラズマを生成して、多層膜をエッチングし、当該多層膜にホールを形成した。複数枚のウエハの多層膜のエッチング時には、静電チャックの温度を互いに異なる温度に設定した。以下、実験例２における静電チャックの温度以外の処理条件を示す。
＜実験例２における処理条件＞
Ｈ２ガスの流量：１０５ｓｃｃｍ
ＨＢｒガスの流量：４０ｓｃｃｍ
ＮＦ３ガスの流量：７０ｓｃｃｍ
ＣＨ２Ｆ２ガスの流量：６５ｓｃｃｍ
ＣＨ４ガスの流量：３５ｓｃｃｍ
第１の高周波電源６２の高周波の周波数：６０ＭＨｚ
第１の高周波電源６２の高周波の電力：２５００Ｗ
第２の高周波電源６４の高周波バイアスの周波数：４００ｋＨｚ
第２の高周波電源６４の高周波バイアスの電力：４０００Ｗ
処理容器１２内の圧力：４Ｐａ（３０ｍＴｏｒｒ）
処理時間：３３３秒
そして、多層膜に形成されたホールの上部、即ち、多層膜とマスクとの境界近傍におけるホールのＳＥＭ画像、及び、当該ホールの底部のＳＥＭ画像を取得し、上部におけるホールの幅、及び、底部におけるホールの真円度を求めた。また、多層膜のエッチングレートも求めた。なお、底部におけるホールの真円度については、実験例１と同様の手法によって求めた。
図８のグラフに、実験例２において求めた底部におけるホールの真円度を示し、図９のグラフに、実験例２において求めた上部におけるホールの幅及びエッチングレートを示す。図８において、横軸は多層膜のエッチング時の静電チャックの温度を示しており、縦軸は、真円度を示している。図９において、横軸は多層膜のエッチング時の静電チャックの温度を示しており、左側の縦軸は上部におけるホールの幅を示しており、右側の縦軸はエッチングレートを示している。図８に示すように、第２の処理ガスのプラズマによるエッチングは、静電チャックの温度に依存せず、底部におけるホールの真円度が高くなるという特性を有することが確認された。即ち、第２の処理ガスのプラズマによるエッチングは、静電チャックの温度に依存せず、形成されるスペースの底部における歪みの程度が小さくなるという特性を有することが確認された。また、図９に示すように、第２の処理ガスのプラズマによるエッチングは、静電チャックの温度が低くなるほど、高いエッチングレートが得られという特性を有することが確認された。また、第２の処理ガスのプラズマによるエッチングは、静電チャックの温度が低くなるほど、上部にけるホールの幅が小さくなるという特性を有することが確認された。即ち、第２の処理ガスのプラズマによるエッチングは、静電チャックの温度が低くなるほど、形成されるスペースの一部が横方向に広がる現象を効果的に抑制できることが確認された。また、第２の処理ガスのプラズマによるエッチング時に静電チャックの温度が２０℃よりも低い温度に設定されれば、十分なエッチングレートが得られ、スペースの横方向への広がりが十分に抑制されることが確認された。
１０…プラズマ処理装置、１２…処理容器、ＰＤ…載置台、１６…下部電極、１８…静電チャック、３０…上部電極、５０…排気装置、６２…第１の高周波電源、６４…第２の高周波電源、Ｃｎｔ…制御部、Ｗ…ウエハ、Ｒ１…第１領域、Ｒ２…第２領域、ＩＬ１…シリコン酸化膜、ＩＬ２…シリコン窒化膜、ＭＳＫ…マスク。

Claims (6)

  1. 被処理体の第１領域及び第２領域をエッチングする方法であって、該第１領域は、シリコン酸化膜及びシリコン窒化膜が交互に積層されることによって構成された多層膜を有し、該第２領域は、単層のシリコン酸化膜を有し、該被処理体は、該第１領域及び該第２領域上に開口を提供するマスクを有し、該方法は、
    前記被処理体をプラズマ処理装置の処理容器内に設けられた静電チャック上に載置する工程と、
    前記処理容器内で、フルオロカーボンガス及び酸素ガスを含む第１の処理ガスのプラズマを生成する工程と、
    前記処理容器内で、水素ガス、三フッ化窒素ガス、臭化水素ガス、及び炭素含有ガスを含む第２の処理ガスのプラズマを生成する工程と、
    を含み、
    第１の処理ガスのプラズマを生成する前記工程において前記静電チャックの温度が第１の温度に設定され、
    第２の処理ガスのプラズマを生成する前記工程において前記静電チャックの温度が前記第１の温度よりも低い第２の温度に設定される、
    方法。
  2. 前記第１の温度は２０℃以上、４０℃以下の温度であり、前記第２の温度は２０℃よりも低い温度である、請求項１に記載の方法。
  3. 前記開口は、ホールであることを特徴とする、請求項１に記載の方法。
  4. 前記被処理体は、前記第１領域及び前記第２領域の下地としてシリコン又はタングステンから形成された下地層を有し、
    第１の処理ガスのプラズマを生成する前記工程、及び、第２の処理ガスのプラズマを生成する前記工程が、前記下地層が露出する直前まで行われ、
    前記処理容器内で、フルオロカーボンガス、及び酸素ガスを含む第３の処理ガスのプラズマを生成する工程を更に含み、
    第３の処理ガスのプラズマを生成する前記工程において前記静電チャックの温度が前記第１の温度よりも高い第３の温度に設定される、
    請求項１〜３の何れか一項に記載の方法。
  5. 前記第３の温度は７０℃以上の温度である、請求項４に記載の方法。
  6. 各々が第１の処理ガスのプラズマを生成する前記工程、及び第２の処理ガスのプラズマを生成する前記工程を含む複数回のシーケンスが実行される、請求項１〜５の何れか一項に記載の方法。
JP2015109568A 2015-05-29 2015-05-29 エッチング方法 Active JP6541439B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015109568A JP6541439B2 (ja) 2015-05-29 2015-05-29 エッチング方法
CN201610346574.3A CN106206286B (zh) 2015-05-29 2016-05-24 蚀刻方法
KR1020160065017A KR102435288B1 (ko) 2015-05-29 2016-05-26 에칭 방법
US15/166,681 US9735021B2 (en) 2015-05-29 2016-05-27 Etching method
SG10201604315QA SG10201604315QA (en) 2015-05-29 2016-05-27 Etching Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015109568A JP6541439B2 (ja) 2015-05-29 2015-05-29 エッチング方法

Publications (2)

Publication Number Publication Date
JP2016225437A true JP2016225437A (ja) 2016-12-28
JP6541439B2 JP6541439B2 (ja) 2019-07-10

Family

ID=57399096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015109568A Active JP6541439B2 (ja) 2015-05-29 2015-05-29 エッチング方法

Country Status (5)

Country Link
US (1) US9735021B2 (ja)
JP (1) JP6541439B2 (ja)
KR (1) KR102435288B1 (ja)
CN (1) CN106206286B (ja)
SG (1) SG10201604315QA (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018206805A (ja) * 2017-05-30 2018-12-27 東京エレクトロン株式会社 プラズマ処理方法
KR20190002326A (ko) 2017-06-29 2019-01-08 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR20200118761A (ko) 2019-04-08 2020-10-16 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
US12033864B2 (en) 2021-01-28 2024-07-09 Tokyo Electron Limited Substrate processing method and substrate processing apparatus

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6159172B2 (ja) * 2013-06-26 2017-07-05 東京エレクトロン株式会社 温度制御方法及びプラズマ処理装置
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9837254B2 (en) 2014-08-12 2017-12-05 Lam Research Corporation Differentially pumped reactive gas injector
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US9406535B2 (en) 2014-08-29 2016-08-02 Lam Research Corporation Ion injector and lens system for ion beam milling
US9536748B2 (en) 2014-10-21 2017-01-03 Lam Research Corporation Use of ion beam etching to generate gate-all-around structure
US9620377B2 (en) 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US9384998B2 (en) 2014-12-04 2016-07-05 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9887097B2 (en) 2014-12-04 2018-02-06 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9543148B1 (en) 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US9997374B2 (en) * 2015-12-18 2018-06-12 Tokyo Electron Limited Etching method
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
JP2018046185A (ja) 2016-09-15 2018-03-22 東京エレクトロン株式会社 酸化シリコン及び窒化シリコンを互いに選択的にエッチングする方法
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
US10847374B2 (en) 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
JP6928548B2 (ja) * 2017-12-27 2021-09-01 東京エレクトロン株式会社 エッチング方法
CN108289381A (zh) * 2018-01-11 2018-07-17 昆山华晨电子有限公司 一种多层细密线路电路板的生产工艺及线路板加工系统
US10361092B1 (en) 2018-02-23 2019-07-23 Lam Research Corporation Etching features using metal passivation
JP2022522419A (ja) 2019-02-28 2022-04-19 ラム リサーチ コーポレーション 側壁洗浄によるイオンビームエッチング
WO2020198944A1 (en) 2019-03-29 2020-10-08 Yangtze Memory Technologies Co., Ltd. Memory stacks having silicon nitride gate-to-gate dielectric layers and methods for forming the same
CN110114879B (zh) 2019-03-29 2021-01-26 长江存储科技有限责任公司 具有氮氧化硅栅极到栅极电介质层的存储堆叠体及其形成方法
CN110459545A (zh) * 2019-07-18 2019-11-15 长江存储科技有限责任公司 存储器及其制作方法
US11384428B2 (en) * 2019-07-19 2022-07-12 Applied Materials, Inc. Carbon layer covered mask in 3D applications
JP7462444B2 (ja) * 2020-03-19 2024-04-05 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
CN112687537B (zh) * 2020-12-17 2024-05-17 北京北方华创微电子装备有限公司 金属硬掩膜刻蚀方法
US11538692B2 (en) * 2021-05-21 2022-12-27 Tokyo Electron Limited Cyclic plasma etching of carbon-containing materials

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133293A (ja) * 2001-10-30 2003-05-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP2010171372A (ja) * 2008-12-26 2010-08-05 Tokyo Electron Ltd 基板処理方法及び記憶媒体
JP2012109571A (ja) * 2010-11-17 2012-06-07 Samsung Electronics Co Ltd ３次元半導体素子及びその製造方法
US20130122712A1 (en) * 2011-11-14 2013-05-16 Jong Mun Kim Method of etching high aspect ratio features in a dielectric layer
WO2014069559A1 (ja) * 2012-11-01 2014-05-08 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2015046564A (ja) * 2013-07-31 2015-03-12 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203035A (ja) * 2005-01-21 2006-08-03 Tokyo Electron Ltd プラズマエッチング方法
US8937292B2 (en) * 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
JP4877747B2 (ja) * 2006-03-23 2012-02-15 東京エレクトロン株式会社 プラズマエッチング方法
JP5264834B2 (ja) * 2010-06-29 2013-08-14 東京エレクトロン株式会社 エッチング方法及び装置、半導体装置の製造方法
JP2012077983A (ja) 2010-09-30 2012-04-19 Daikin Industries Ltd 冷凍回路
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133293A (ja) * 2001-10-30 2003-05-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP2010171372A (ja) * 2008-12-26 2010-08-05 Tokyo Electron Ltd 基板処理方法及び記憶媒体
JP2012109571A (ja) * 2010-11-17 2012-06-07 Samsung Electronics Co Ltd ３次元半導体素子及びその製造方法
US20130122712A1 (en) * 2011-11-14 2013-05-16 Jong Mun Kim Method of etching high aspect ratio features in a dielectric layer
WO2014069559A1 (ja) * 2012-11-01 2014-05-08 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2015046564A (ja) * 2013-07-31 2015-03-12 東京エレクトロン株式会社 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018206805A (ja) * 2017-05-30 2018-12-27 東京エレクトロン株式会社 プラズマ処理方法
KR20190002326A (ko) 2017-06-29 2019-01-08 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 플라즈마 에칭 장치
US10714355B2 (en) 2017-06-29 2020-07-14 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
KR20200118761A (ko) 2019-04-08 2020-10-16 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
US11251049B2 (en) 2019-04-08 2022-02-15 Tokyo Electron Limited Etching method and plasma processing apparatus
US12033864B2 (en) 2021-01-28 2024-07-09 Tokyo Electron Limited Substrate processing method and substrate processing apparatus

Also Published As

Publication number Publication date
CN106206286B (zh) 2019-06-11
CN106206286A (zh) 2016-12-07
US9735021B2 (en) 2017-08-15
KR20160140467A (ko) 2016-12-07
SG10201604315QA (en) 2016-12-29
US20160351407A1 (en) 2016-12-01
KR102435288B1 (ko) 2022-08-23
JP6541439B2 (ja) 2019-07-10

Similar Documents

Publication Publication Date Title
JP6541439B2 (ja) エッチング方法
KR102426264B1 (ko) 에칭 방법
TWI743072B (zh) 蝕刻方法及蝕刻裝置
JP6211947B2 (ja) 半導体装置の製造方法
JP6396699B2 (ja) エッチング方法
JP6339961B2 (ja) エッチング方法
JP6423643B2 (ja) 多層膜をエッチングする方法
JP6339963B2 (ja) エッチング方法
JP6267953B2 (ja) 半導体装置の製造方法
JP6230930B2 (ja) 半導体装置の製造方法
JP2019046994A (ja) エッチング方法
KR102460168B1 (ko) 플라즈마 처리 장치
JP6529357B2 (ja) エッチング方法
JP6438831B2 (ja) 有機膜をエッチングする方法
JP6454492B2 (ja) 多層膜をエッチングする方法
JP6289996B2 (ja) 被エッチング層をエッチングする方法
JP6504989B2 (ja) エッチング方法
KR102362446B1 (ko) 에칭 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190611

R150 Certificate of patent or registration of utility model

Ref document number: 6541439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250